JPS59176928A - Transistor driving circuit - Google Patents

Transistor driving circuit

Info

Publication number
JPS59176928A
JPS59176928A JP58050852A JP5085283A JPS59176928A JP S59176928 A JPS59176928 A JP S59176928A JP 58050852 A JP58050852 A JP 58050852A JP 5085283 A JP5085283 A JP 5085283A JP S59176928 A JPS59176928 A JP S59176928A
Authority
JP
Japan
Prior art keywords
transistor
main
sub
base
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58050852A
Other languages
Japanese (ja)
Other versions
JPH0311573B2 (en
Inventor
Kenji Kawagishi
川岸 賢至
Masaharu Uko
宇高 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58050852A priority Critical patent/JPS59176928A/en
Publication of JPS59176928A publication Critical patent/JPS59176928A/en
Publication of JPH0311573B2 publication Critical patent/JPH0311573B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching

Abstract

PURPOSE:To decrease the switching loss of a main transistor (TR) by applying a base current of pulse train form having an intermittent time of a period shorter than that of a storage time of the main TR to the main TR so as to drive switchingly a sub-TR. CONSTITUTION:A signal e1 having a period tau1 and a pulse width tau2 is impressed to a terminal A and a signal e2 having a period tau3 and a pulse period tau4 sufficiently smaller than the period tau1 is impressed to a terminal B respectively. A TRQ3 is conductive at the pulse width tau4 of the signal e2, and since windings W2, W1 of a winding W3 of a transformer T1 are of opposite characteristic, no current flows to the winding W2, the main power TRQ1 and the sub- TRQ2 are cut off and the magnetic energy is stored in the transformer T1. The TRQ3 is cut off after the time tau4 and the energy in the transformer T1 is dissipated via the winding W2 and a diode D5. The TRQ2 is turned on by the signal e1, the base current IB1 of the TRQ1 flows, a high voltage is generated in the winding W2, the TRQ1 is conductive rapidly and a load current Ic flows. When the TRQ3 is turned on again, after the excessive carrier of the TRQ1 is is dissipated via diodes D1-D3, the current Ic of the TRQ1 is cut off.

Description

【発明の詳細な説明】 本発明はトランジスタ1堅動回路に係り、特にパワート
ランジスタの開閉駆動を行なう回路として、高周波で大
d力を開閉制御するチョッパ、インバータ等に好適なト
ランジスタ開閉、駆動回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor 1 stable circuit, and particularly as a circuit for driving the opening and closing of a power transistor, it is a transistor opening/closing and driving circuit suitable for choppers, inverters, etc. that control opening and closing of large d forces at high frequency. It is related to.

−)世に、パワートランジスタを開閉制御して重力を変
、l/lする回路/1.(j;においては、トランジス
タのスイッチング損失t失及び定常損失(VoE(sa
t)’を低減するために、パワートランジスタに、正、
逆トも十分に大きなベース駆!111J ’iJ、流を
高速に流す必要カアリ、しかも、パワートランジスタの
制?lql 性能が良好でなくてはならない。
-) A circuit that controls the opening and closing of power transistors to change gravity and l/l/1. In (j;, switching loss t loss and steady state loss (VoE (sa
In order to reduce t)', positive,
The base is big enough for Gyakuto! 111J 'iJ, it is necessary to flow the current at high speed, and what is more, is it necessary to control the power transistor? lql performance must be good.

従来、この種のトヲンジスタ、1駆動回路として、ii
’g 1図に示されるものが知られている。第1図ωは
従″−16の一例を示すパワートランジスタ駆・助回路
である。
Conventionally, this kind of transistor, one drive circuit, ii
'g The one shown in Figure 1 is known. FIG. 1 ω shows an example of a power transistor driving/auxiliary circuit.

第1図(a)に示す)枢艷:・0回路において、Qlは
主トランジスタで、主トランジスタQtのエミッタ(口
jlから直列に副トランジスタQ2が接続されている。
In the circuit shown in FIG. 1(a), Ql is a main transistor, and a sub-transistor Q2 is connected in series from the emitter (jl) of the main transistor Qt.

主トランジスタQ1のベースからはダイオードDl y
 D2 sD3が直列に副トランジスタQ2のエミッタ
に接。;・こされている。このpri 11iJ)回路
において、主トランジスタQlのターンオンは、主トラ
ンジスタQ0と副トランジスタQ、を同時に順方向にバ
イアスすることによって行なっており、ターンオフは、
副トランジスタQ、をターンオフすることによって行な
っている。とれを:¥)1しく説明すると、1ず副トラ
ンジスタQ1がターンオフすると主トランジスタQ、の
エミッタが瞬時にオープンされたことになる、しかし主
トランジスタQ0のベースは依然余剰キャリアで飽和し
たままであり、よってコレクl−ベース間の抵抗は低い
丑まである。その結果主トランジスタQ1のコレクター
Ii 流I Bは主トランジスタQtのベースから副ト
ランジスタQ、のエミッタ7こ接続されているダイオー
ドDIs D!* DSを通して流れる。この、1コ、
流よりは余剰キャリアを消し去ったのちコレクター回流
ICをしゃ断する。従って、主トランジスタQ1はター
ンオフする。
A diode Dly is connected from the base of the main transistor Q1.
D2 sD3 is connected in series to the emitter of sub-transistor Q2. ;・It is strained. In this circuit, the main transistor Ql is turned on by forward biasing the main transistor Q0 and the sub-transistor Q simultaneously, and the main transistor Ql is turned off by
This is done by turning off the sub-transistor Q. To explain: First, when the sub-transistor Q1 turns off, the emitter of the main transistor Q is instantaneously opened, but the base of the main transistor Q0 remains saturated with excess carriers. , Therefore, the resistance between collector l and base is even low. As a result, the collector Ii current IB of the main transistor Q1 is connected to the diode DIs D! from the base of the main transistor Qt to the emitter of the sub-transistor Q. * Flows through DS. This one piece,
Rather than the flow, after erasing the excess carrier, the collector circulation IC is cut off. Therefore, main transistor Q1 is turned off.

このターンオフのメカニス゛ムは副トランジスタを使用
することにより、パワートランジスタの高速スイッチン
グを大きな逆バイアス電源なしで可能にしている。しか
も、I′、%Un4圧化が蕃易である。
This turn-off mechanism uses secondary transistors to enable high-speed switching of the power transistor without a large reverse bias power supply. Moreover, it is easy to increase the pressure of I' and %Un4.

しかしながらパワートランジスタの高面1圧化と直流電
流増剤率hfeとは相反する関係にあるので、一般的に
この種のパワートランジスタのhfeは低い、この桔弔
主トランジスタを”1lltlバイアスす′S回路は大
きくなり、その111路に消i、J+tされるII4失
も大きくなる。ヰだその他の例として笛1図Φ)に示す
Fち・:111回路がらろ。2;)1図υに示す111
ス動回路ではパワートランジスタON用喫成詣′r1の
動作を!、條気エネルギー::Ii:J1j I!’;
とじて用いており、高速で大きい、ベース市流を流すこ
とができるものである。
However, since there is a contradictory relationship between the high surface voltage of the power transistor and the direct current increase rate hfe, the hfe of this type of power transistor is generally low. As the circuit becomes larger, the loss of II4, which disappears i and J+t in the 111 circuit, also becomes larger. Another example is the Fchi:111 circuit shown in Figure 1 Φ). 2;) In Figure 1 υ Show 111
In the power circuit, the operation of the power transistor ON signal 'r1! , Condition Energy::Ii:J1j I! ';
It is used in a closed manner and is capable of flowing large, high-speed base streams.

変成器′r1は、帰葆巻線W1を備えて訃り、これによ
す、一度主トランジスタQ1がONすると、そのベース
直流はコレクタール流により維持される方向に作用する
ので、ONに甥する。駆動側の11電力供給叶が低減で
きる。しかしこの変成器帰還方式は負荷3に供給する′
重力を0〜100%まで制御することができず、その制
御性能が惑いという欠点を持っている。このことを其体
的に説明すると、変成器T2が帰還巻線W1によって正
帰還を維持しようとすると必ず変成RMTtの1廐束を
リセットするりセット期間が・【4・ツとなり、このリ
セット期間が制御不能期間となるからであって、原理的
にも100%導涌(全4 i++1 )は、実現できな
い。これとは別に同じ変成器帰還方式で制御性を良くし
た方式もあるが今度は逆バイアス回路が大戦化し複雑と
なる。
The transformer 'r1 is equipped with a return winding W1, so that once the main transistor Q1 is turned on, its base direct current acts in the direction maintained by the collector current, so that it is forced to turn on. do. 11 power supply requirements on the drive side can be reduced. However, this transformer feedback method supplies load 3'
It has the disadvantage that it cannot control gravity from 0 to 100%, and its control performance is confusing. To explain this in detail, when the transformer T2 attempts to maintain positive feedback by the feedback winding W1, it always resets one flux of the transformer RMTt, and the set period becomes 4. This is because this becomes an uncontrollable period, and 100% control (all 4 i++1 ) cannot be achieved in principle. Apart from this, there is also a method using the same transformer feedback method that improves controllability, but this time the reverse bias circuit is complicated and complicated.

本発明は上記のような従来のものの欠点を除去するため
になされたもので、主トランジスタと、主トランジスタ
のエミッタに接続された副トランジスタと、主トランジ
スタのベースの副トランジスタのエミッタに接続された
ベースffi 1ijj回路と、同じく主トランジスタ
のベースと副)ランジスタのエミッタに接続されたダイ
オードより成るトランジスタ駆動回路を備え、前記ベー
ス駆動回路により、前記主トランジスタの蓄積時間より
も短かい周j9Jの断続時間を持つパルス列のベース電
流を前記主トランジスタに供給し、前記副トランジスタ
を開閉、駆動することにより、該主トランジスタを駆動
するようにしてなる構成を有し、この主トランジスタの
スイッチング損失、定常損失を低下させると共に、ベー
ス駆t’+iJ1回路を小形化し、制御性能を向上させ
るべくトランジスタ7% 動回路を提供することを目的
としている。
The present invention has been made in order to eliminate the drawbacks of the conventional ones as described above. A transistor drive circuit consisting of a base ffi 1ijj circuit and a diode connected to the base of the main transistor and the emitter of the sub-transistor is provided, and the base drive circuit enables an intermittent cycle j9J that is shorter than the storage time of the main transistor. It has a configuration in which the main transistor is driven by supplying a base current of a pulse train having a time to the main transistor and opening/closing and driving the sub-transistor, and switching loss and steady-state loss of this main transistor. The purpose of the present invention is to provide a transistor 7% drive circuit in order to reduce the power consumption, downsize the base drive t'+iJ1 circuit, and improve control performance.

以下、本発明の一実施例を図に従って説明する。An embodiment of the present invention will be described below with reference to the drawings.

f!52図は木イ11明の−′)y施例を示すパワート
ランジスタ11.I’4・・11回1烙1k(で烏って
、第11V、1と同等部分は1111− rF号を用い
て表示してあり、その詳細な説明11′省略する。
f! Figure 52 shows an example of a power transistor 11. I'4... 11th 1st heat 1k (11th V, 1st part equivalent to 1 is indicated using 1111-rF number, detailed explanation 11' will be omitted.

第2 j’21において、主パワートランジスタON用
変成器T1の3次巻線W3は、ON制御用トランジスタ
Q3直流°准源11とに直列に1′染続され、このON
制r叩用トランジスタQ3のベースにはON制(印用は
号が抵抗R1を介して入力される。
In the second j'21, the tertiary winding W3 of the main power transistor ON transformer T1 is connected 1' in series with the ON control transistor Q3 DC degree source 11, and this ON
An ON signal is input to the base of the resistor transistor Q3 via a resistor R1.

変成器TIの2次巻線W2は、3次巻線W3と、逆極性
の関係にあり、一方の端子が整流ダイオードD。
The secondary winding W2 of the transformer TI has a polarity opposite to the tertiary winding W3, and one terminal is connected to a rectifier diode D.

を介して主パワートランジスタQ1のベースニ接続すレ
、fib方の端子は=+I トランジスタQ2のエミッ
タに接続される。変成器T1の1次巻線W1は、2次巻
線W2と間両性の関係にあり、主パワートランジスタQ
1、副トランジスタQ2と負荷3とに直列に1%続され
、主回路側直流電源1から電流の供給が行なわれる。副
トランジスタQ2は変成器T1の1次巻線W1と、主パ
ワートランジスタQ、などに直列に接続されて、主パワ
ートランジスタQ1のベースから副トランジスタQ2の
エミッタに接続されているダイオードD、、D2. D
、と共に主パワートランジスタQ1のターンオフを主に
司る。S3図は第2図に示すパワートランジスタ、鳴動
回路における各部の出力波形図である。
The base terminal of the main power transistor Q1 is connected to the fib terminal via =+I, and the fib terminal is connected to the emitter of the transistor Q2. The primary winding W1 of the transformer T1 is in a bipolar relationship with the secondary winding W2, and the main power transistor Q
1. The sub transistor Q2 and the load 3 are connected in series at 1%, and current is supplied from the main circuit side DC power supply 1. The auxiliary transistor Q2 is connected in series with the primary winding W1 of the transformer T1, the main power transistor Q, etc., and has a diode D, D2 connected from the base of the main power transistor Q1 to the emitter of the auxiliary transistor Q2. .. D
, and mainly controls the turn-off of the main power transistor Q1. Figure S3 is an output waveform diagram of each part in the power transistor and ringing circuit shown in Figure 2.

次に、上記第2図に示される本発明の一実施例であるパ
ワートランジスタ駆動回路の動作について、第3図を参
照しながら説明する。
Next, the operation of the power transistor drive circuit shown in FIG. 2, which is an embodiment of the present invention, will be explained with reference to FIG. 3.

まず、主パワートランジスタQ1を周期τ1で、かつ導
通時間τ2で1駆動するものとして、この基本信号を第
3図(a)で示すe、とする。この信号e1とは無1)
η係に1Pi1期τ1に対して十分に小さいパルス幅τ
、で周期τ3のパルス列を作成し、この信号を第3図(
υに示すe2とする。上記の信号e4を第2図のA端子
、e2をB端子に入力したとすると、トランジスタQ3
は時間τ4の期間ONシ、時間τ3−74の期間OFF
する。
First, assuming that the main power transistor Q1 is driven by 1 with a period τ1 and a conduction time τ2, this basic signal is assumed to be e shown in FIG. 3(a). This signal e1 is nothing1)
Regarding η, the pulse width τ is sufficiently small for 1Pi1 period τ1.
, to create a pulse train with a period of τ3, and this signal is expressed as shown in Figure 3 (
Let it be e2 shown in υ. Assuming that the above signal e4 is input to the A terminal in Fig. 2, and e2 is input to the B terminal, the transistor Q3
is ON for a period of time τ4 and OFF for a period of time τ3-74.
do.

これによりトランジスタQ、がONする時、変成器T1
の各巻線W1 p W2 ; W3の電圧(航性は第2
図(a)の黒点で示す憶性がプラス電圧となるため、2
次巻線W2にはr電流が流れず、主パワートランジスタ
Q1はしゃ断状1歩となる。したがって、1次巻線W0
にも電流は?!Icれす、3次巻線W3のみにr電流が
流れて変1114 Rr7 Tlは、6;)気エネルギ
を蓄える。トランジスタQ3が時間T4後にOFFの法
律となると、変成器T1の磁電エネルギーlよ2次巻線
W2及び整流ダイオードl)、を介して枚出される。こ
の時副トランジスタQ2は信号e1によりON状態であ
るので主パワートランジスタQ1にベース″山:流IB
Iが流れる。このベース電流rB+は2次巻線W2が巻
線のインダクタンスにより高′11℃1Fが発生し得る
状態になっていたので、負株に流れ始める。これにより
、主パワートランジスタQ1は導ii+1シて負1f’
f7”i”i:流Icが流ILるので1次巻線W1にも
負荷・1:流が流′jt、この1次巻線W8と2次巻線
W2とは変流器の関係となり、主パワートランジスタQ
+のベース電流が帷持される。ところが、変成k T1
の磁束は、整流ダイオードD5の順方向″電圧と主パワ
ートランジスタQ+のベース・エミッタI?tl ’N
As a result, when transistor Q is turned on, transformer T1
The voltage of each winding W1 p W2 ; W3 (navigation is the second
Since the memory capacity shown by the black dots in figure (a) becomes a positive voltage, 2
No current flows through the next winding W2, and the main power transistor Q1 is in a cut-off state. Therefore, the primary winding W0
What about the current? ! The r current flows only through the tertiary winding W3, and 1114 Rr7 Tl stores energy. When the transistor Q3 turns off after a time T4, the magnetoelectric energy l of the transformer T1 is tapped off via the secondary winding W2 and the rectifier diode l). At this time, the sub-transistor Q2 is in the ON state due to the signal e1, so the base of the main power transistor Q1 is
I flows. This base current rB+ begins to flow in the negative direction because the secondary winding W2 is in a state where a high temperature of 11° C. 1 F can occur due to the inductance of the winding. This causes the main power transistor Q1 to conduct ii+1 to negative 1f'.
f7"i"i: Since the flow Ic flows, the primary winding W1 is also loaded. ・1: The flow is the flow 'jt, and the primary winding W8 and the secondary winding W2 are in the relationship of a current transformer. , main power transistor Q
+ base current is maintained. However, metamorphosis k T1
The magnetic flux of
.

圧と副トランジスタQ、の岨和電圧の積分により変化す
るので、変成Ri’i T1が上記のような変流器の関
係を維持しようとすると、この変成器T1の磁束は、い
ずれ、どちらか−力方向に飽和する。しかるに時間τ3
−τ、後にtIfびトランジスタQ3がONとなる“と
、主パワートランジスタQ1には整流ダイオードD5の
整流作用によりφ′f方向”;民法が流れないので、主
パワートランジスタQ1の蓄積時間により、主パワート
ランジスタQ1がしゃ断状叶にならない内に変成器T1
の磁束がリセットされ、この磁束のリセットにより再び
主パワートランジスタQ、のベースニハ1次巻線W1と
2次巻線W2との間の変流器の関係によって“r1主流
が供給される。したがって、トランジスタQ3に第3図
ら)に示すようなパルス列が印加され続ける限り、主パ
ワートランジスタQ1は導通状態を続ける。
If the transformer Ri'i T1 tries to maintain the relationship of a current transformer as described above, the magnetic flux of this transformer T1 will eventually change from one to the other. −Saturates in the force direction. However, time τ3
-τ, later tIf and transistor Q3 is turned ON, the main power transistor Q1 is in the φ′f direction due to the rectification action of the rectifier diode D5. Before the power transistor Q1 reaches the cutoff state, the transformer T1
The magnetic flux of is reset, and this reset of the magnetic flux causes the current transformer relationship between the base-side primary winding W1 and the secondary winding W2 of the main power transistor Q to supply the r1 main current again. As long as the pulse train shown in FIG. 3 continues to be applied to the transistor Q3, the main power transistor Q1 continues to be conductive.

次いで第3図■に示すように、時間T1において副トラ
ンジスタQ、のベースに加えられていた信号e1をしゃ
断する。すると副トランジスタQ、はしゃ断状態となり
、今まで流れていた主パワートランジスタQ、のベース
電流もしゃ断され、主パワートランジスタQ8のエミッ
タも瞬時にオープンされたことになる、しかも主パワー
トランジスタQ□のべ−スは依然余剰キャリアで飽和し
たままである、よってコレクターベース間の抵抗は低い
−Pまである。その情用主パワートヲンジスタQ1の?
[mIntは、主パワートランジスタQiのベースカラ
副トランジスタ02のエミッタに隅続されているダイオ
ードD、、 I)2. D、を110シて流れる。この
直流IBは、余剰キャリアを消し去ったのちコレクター
電流ICをしやlliする。従って主パワートランジス
タQ1は高i1!でターンオフする。
Next, as shown in FIG. 3, the signal e1 applied to the base of the sub-transistor Q at time T1 is cut off. Then, the sub-transistor Q becomes cut off, the base current of the main power transistor Q, which had been flowing until now, is also cut off, and the emitter of the main power transistor Q8 is also instantaneously opened. The base still remains saturated with excess carriers, so the collector-base resistance is down to low -P. Is that the lover of power transformer Q1?
[mInt is a diode D connected to the base of the main power transistor Qi and the emitter of the sub-transistor 02, I)2. D, flows through 110. This DC IB eliminates excess carriers and then reduces the collector current IC. Therefore, the main power transistor Q1 has a high i1! to turn off.

すなわち蓄(d時間tsもフォーフレタイムtfも非常
に小さいので損失も少ない。
That is, since the storage time ts and the foreclosure time tf are very small, there is little loss.

この時当然トランジスタQ3、全パワートランジスタQ
1のベース電流IB8 を供給しようとしまいと1九]
係はない。すなわち副トランジスタQ2とは無関係に!
11.!I 作し−〔も良い。したがってベース駆動回
路が17(1弔化する。
At this time, naturally transistor Q3, all power transistors Q
Whether or not the base current IB8 of 1 is supplied is 19]
There is no one in charge. In other words, it has nothing to do with the sub-transistor Q2!
11. ! I made - [also good. Therefore, the number of base drive circuits is reduced to 17 (1).

第2図(b)は剃トランジスタQ2にパワーMO5FE
TM2を使用したものであり、又第4図は本発明の他の
実施例であり副トランジスタQ、と1次巻線W8の位1
11を変えたものであるが同1手の効果が得られる。
Figure 2(b) shows the power MO5FE in the shaving transistor Q2.
TM2 is used, and FIG. 4 shows another embodiment of the present invention, in which the sub-transistor Q and the digit 1 of the primary winding W8 are used.
Although this is a different version of 11, the effect of the same move can be obtained.

以上のように、本発明に係るトランジスタ爪勤回路によ
れば、ベース駆動回路によりパワートランジスタの蓄積
時間よりも短かい周期の断続時間ヲ持つパルス列のベー
ス電流を上記パワートランジスタに供給し続け、副トラ
ンジスタを開閉することにより、このパワートランジス
タを11%動するようにした構成となしたので、少ない
1駆動電力で主トランジスタを駆動でき、かつ高周波ス
イッチング、高耐圧化が容易で、パワー損失も少ない高
性能のパワートランジスタ駆動回路が実現出来る優れた
効果を奏するものである。
As described above, according to the transistor drive circuit according to the present invention, the base drive circuit continues to supply the base current of the pulse train having the intermittent period shorter than the storage time of the power transistor to the power transistor, and By opening and closing the transistor, the power transistor is configured to operate by 11%, so the main transistor can be driven with less power per drive, and high-frequency switching and high voltage resistance are easy, with little power loss. This provides an excellent effect that enables a high-performance power transistor drive circuit to be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ω■は従来のパワートランジスタ、駆動を示す回
路図、第2図(a) (b)は本発明の−¥施例を示す
回路図、第3図(a)ないしくc)は第2図に示す回路
に分ける各部の出力波形図、第4図は本発明の他の実施
例を示す回路図である。 (1) j+I11・・・[げ流電棉、(3)・・・負
荷、Q4・・・主パワートランジスタ、Q、・・・副ト
ランジスタ、Q3・・・トランジスタ%T2・・・変成
器、D、・・・整流ダイオード、D、、D。 D3・・・ダイオード な皆、1図中、同一符号は同一、又(よ(゛目当部分を
示す。 代即人 葛野信− 第1図   (+)1 第2図 第;1r4 第4図 12
Fig. 1 ω■ is a circuit diagram showing a conventional power transistor and drive, Fig. 2 (a) and (b) are circuit diagrams showing an embodiment of the present invention, and Fig. 3 (a) to c) are FIG. 2 is an output waveform diagram of each section divided into the circuits shown in FIG. 2, and FIG. 4 is a circuit diagram showing another embodiment of the present invention. (1) j+I11... [current current, (3)... load, Q4... main power transistor, Q,... sub transistor, Q3... transistor %T2... transformer, D,... Rectifier diode, D,,D. D3... For all diodes, the same reference numerals in Figure 1 indicate the relevant parts. 12

Claims (6)

【特許請求の範囲】[Claims] (1)主トランジスタと、該主トランジスタのエミッタ
に接続された副トランジスタと、該主トランジスタのペ
ース・該副トランジスタのエミッタに接続されたベース
駆i初回路とより成るトランジスタ駆動回路を41i8
え、前記主トランジスタの蓄積時間よりも短かい周期の
断続時間を持つパルス列のベース′市流を該主トランジ
スタに供給し、該副トランジスタを開閉することにより
、核主トランジスタを1枢動するようにしてなる構成と
したことを特徴とするトランジスタ駆動回路。
(1) A transistor drive circuit consisting of a main transistor, a sub-transistor connected to the emitter of the main transistor, and a base drive circuit connected to the emitter of the main transistor and the base transistor is 41i8
Furthermore, by supplying a base current of a pulse train having an intermittent period shorter than the accumulation time of the main transistor to the main transistor and opening and closing the sub transistor, the main transistor is pivoted by one turn. What is claimed is: 1. A transistor drive circuit characterized by having a configuration consisting of:
(2)主トランジスタのペース・副トランジスタのエミ
ッタに接続されたベース駆動回路と並列にダイオードを
接続することを特徴とする特許請求の範囲εt1項記戦
のトランジスタ駆動回路。
(2) The transistor drive circuit according to claim 1, characterized in that a diode is connected in parallel with the base drive circuit connected to the pace of the main transistor and the emitter of the sub-transistor.
(3)ベース駆jlijju路より供給するベース電流
は、変成器を介して与乏るようにしたことを特徴とする
特許請求の範囲第1項または第2項記載のトランジスタ
駆動回路。
(3) The transistor drive circuit according to claim 1 or 2, wherein the base current supplied from the base drive path is supplied or depleted via a transformer.
(4) K 成器には、主トランジスタのコレクタ・エ
ミッタ間の通電電流が流れる帰還巻線が具備されている
ことを特徴とする特許請求の範囲第3項記載のトランジ
スタ、駆動回路。
(4) The transistor and drive circuit according to claim 3, wherein the K generator is provided with a feedback winding through which current flows between the collector and emitter of the main transistor.
(5)副トランジスタが電界効果トランジスタで構成さ
れていることを特徴とする特許請求の範囲第1項、第2
項、第3項または第4項のいずれかに記載のトランジス
タ駆動回路。
(5) Claims 1 and 2, characterized in that the sub-transistor is composed of a field effect transistor.
4. The transistor drive circuit according to claim 1, 3, or 4.
(6)副トランジスタが金属酸化被膜電界効果トランジ
スタで構成されていることを特徴とする特許請求の範囲
第1項、第2項、第3項または第4項のいずれかに記載
のトランジスタ駆動回路。
(6) The transistor drive circuit according to claim 1, 2, 3, or 4, wherein the sub-transistor is a metal oxide film field effect transistor. .
JP58050852A 1983-03-26 1983-03-26 Transistor driving circuit Granted JPS59176928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58050852A JPS59176928A (en) 1983-03-26 1983-03-26 Transistor driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58050852A JPS59176928A (en) 1983-03-26 1983-03-26 Transistor driving circuit

Publications (2)

Publication Number Publication Date
JPS59176928A true JPS59176928A (en) 1984-10-06
JPH0311573B2 JPH0311573B2 (en) 1991-02-18

Family

ID=12870247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58050852A Granted JPS59176928A (en) 1983-03-26 1983-03-26 Transistor driving circuit

Country Status (1)

Country Link
JP (1) JPS59176928A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178821A (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Transistor driving circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137461A (en) * 1974-04-11 1975-10-31
JPS5466066A (en) * 1977-11-05 1979-05-28 Toshiba Corp Base driver circuit for transistor
JPS54103145U (en) * 1977-12-28 1979-07-20

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137461A (en) * 1974-04-11 1975-10-31
JPS5466066A (en) * 1977-11-05 1979-05-28 Toshiba Corp Base driver circuit for transistor
JPS54103145U (en) * 1977-12-28 1979-07-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178821A (en) * 1983-03-29 1984-10-11 Mitsubishi Electric Corp Transistor driving circuit
JPH0311574B2 (en) * 1983-03-29 1991-02-18 Mitsubishi Electric Corp

Also Published As

Publication number Publication date
JPH0311573B2 (en) 1991-02-18

Similar Documents

Publication Publication Date Title
US3582758A (en) Rectifier using low saturation voltage transistors
US3663941A (en) Dc to ac to dc converter having transistor synchronous rectifiers
US3610963A (en) Switch drive circuit for the time ratio controlled transistor switching circuits
US3624485A (en) Surge current limiting circuitry for direct current to direct current chopper inverters
US4605865A (en) Input drive apparatus for power transistor
US3909701A (en) Linear energy conservative current source
JPS59176928A (en) Transistor driving circuit
US3473104A (en) Inverter with a saturable inductor
US4562361A (en) Power switching transistor drive circuit
US4066916A (en) Transistor drive circuits
JPH0311574B2 (en)
US4588906A (en) Regulator circuit
US4105957A (en) Full wave bridge power inverter
US3793580A (en) D. c. static switch circuit with a main switch device and a power sharing circuit portion
US3840275A (en) Switching circuit utilizing gate controlled switching device
JP3227048B2 (en) Driver circuit for bidirectional connection transistor
US3962626A (en) Current driven inverter
JPS5866600A (en) Drive device for pulse motor
JP2528421B2 (en) Driving circuit for switching semiconductor device
JPS58188929A (en) Transistor driving circuit
GB2132436A (en) Darlington transistor switch
US6297922B1 (en) Magnetic recording control circuit with current reducers
JPS6062230A (en) Base driving circuit of semiconductor switch
JPH0221231B2 (en)
JPH0328845B2 (en)