JPS59176892A - Analog data collection system - Google Patents
Analog data collection systemInfo
- Publication number
- JPS59176892A JPS59176892A JP5061483A JP5061483A JPS59176892A JP S59176892 A JPS59176892 A JP S59176892A JP 5061483 A JP5061483 A JP 5061483A JP 5061483 A JP5061483 A JP 5061483A JP S59176892 A JPS59176892 A JP S59176892A
- Authority
- JP
- Japan
- Prior art keywords
- analog data
- converter
- pulse
- data collection
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はセンサからのアナログデータを収集するアナロ
グデータ収集方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to an analog data collection method for collecting analog data from sensors.
(b)従来技術と間趙点
センサとA/Dコンバータとかりなる検出゛部全複数個
設け、これらの検出部からのデータを、順次収集する方
式としてはパルス分配方式が採用されている。この従来
方式を図によって説明する。(b) Conventional technology A pulse distribution method is adopted as a method in which a plurality of detection sections including a point sensor and an A/D converter are provided, and data from these detection sections is sequentially collected. This conventional method will be explained using figures.
第1図は従来方式の説明図であシ、lはパルス分配器、
2は処理装置、3は処理部゛、4はパルス発生部、Al
t At t As y Anはアナログデータ、D
llDa t DB 、 p Hはディジタルデータ、
Pはクロックパルス、R+ Ptt Pss Pnは分
配パルス、Qly C2。Figure 1 is an explanatory diagram of the conventional system, l is a pulse distributor,
2 is a processing device, 3 is a processing section, 4 is a pulse generation section, Al
t At t As y An is analog data, D
llDa t DB , pH is digital data,
P is the clock pulse, R+ Ptt Pss Pn is the distribution pulse, Qly C2.
Qs t Q n FiA / D −’ 7バータ、
S+ r S2 + Sst Snはセッサ;Tは周期
1.a、 b、 C1Zは接点である。Qs t Q n FiA / D −' 7 barter,
S+ r S2 + Sst Sn is seta; T is period 1. a, b, and C1Z are contacts.
41図(a)は従来方式のブロック図でア夛、パルス分
配器1は、パルス発生部4からのクロックパルスP(周
期二T′$)を各A/Dコノバー2(Q、〜Q榎に分配
する。第1図(b)は、この分配パルスP、〜Pnの時
間関係を示すタイムチャートであシ、谷分配パルス(P
i〜Pn)は、1秒毎に分配される。従って各A/Dコ
ンバータ(Q+ □ n)からのデータ収粂速度は、処
理装置2のクロックパルスPの周期Tによって犬走され
ることになる。このような方式において、さらにデータ
収集速度を向上させるには、クロツタパルスPの周期金
短かくすればよいが、この周期は、処理装置t2によっ
て定まるので、データ収集速度を、簡単には向上し得な
い欠点があった。FIG. 41(a) is a block diagram of the conventional system. The pulse distributor 1 distributes the clock pulse P (period 2 T'$) from the pulse generator 4 to each A/D converter 2 (Q, to Fig. 1(b) is a time chart showing the time relationship between the distribution pulses P, -Pn, and the valley distribution pulse (Pn).
i to Pn) are distributed every second. Therefore, the data collection speed from each A/D converter (Q+□n) is controlled by the period T of the clock pulse P of the processing device 2. In such a system, in order to further improve the data collection speed, it is sufficient to shorten the period of the crotter pulse P, but since this period is determined by the processing device t2, it is not possible to improve the data collection speed easily. There were no drawbacks.
(c) 発明の目的
本発明は上記の欠点’に解決するためになされたもので
、データの収集効率全向上するアナログデータ収集方式
の提供を目的とする。(c) Object of the Invention The present invention has been made to solve the above-mentioned drawbacks, and its object is to provide an analog data collection method that can completely improve data collection efficiency.
(d) 発明の構成
本発明は、センサとA/D変換器とが結ばれたN個の演
出部と、時間Tなる周期の刻時パルス金兄する処理装置
とを有し、該刻時パルス’iA/D変撲器に供給するこ
とによりセンサーからのアナログデータを収集するシス
テムにおいて、前記刻時パルスk T/Nなる時間だけ
遅延せしめる遅延中段を(N−1,1個設け、前記A/
D変換器のうち第lのA / D変換器には前記刻時パ
ルスを供給し、該第1のA/D変換器以外の各A/D変
換器にはT/Nなる時間だけj−犬遅延ざぜた刻時パル
スを、それぞれ供給することにより611ト己センTか
らのアナログデータを収集することを′待機とするアナ
ログデータ収集方式である。(d) Structure of the Invention The present invention includes N production units in which a sensor and an A/D converter are connected, and a processing device that generates a clock pulse with a period of time T. In a system that collects analog data from a sensor by supplying pulses to an A/D transformer, a delay intermediate stage (N-1) is provided to delay the clocked pulse k by a time equal to T/N, and A/
The clock pulse is supplied to the first A/D converter among the D converters, and the clock pulse is supplied to each A/D converter other than the first A/D converter for a time period T/N. This is an analog data collection method that waits to collect analog data from the 611 and 611 centimeters by supplying clock pulses with a delay.
(e) 発明の実厖例
第2図は本発明の一実施例を説明するブロック図及びタ
イムチャートでh L 14 + 14 + 14は遅
延回路 Pat Pt−Ps、Pnは遅延されたクロッ
クパルス、tは遅一時間であり、その他の記号は第1図
と同じである。第2図(a)にノ」りすように、A/D
コンバータQ、にはパルス発生部4からのクロックパル
スPを供給し、2番目のA/Dコンバータ吻には、tな
る時間だけ遅延されたクロックパルスP2を供給する0
同様に3七目以候のA/1)コンバータ(D3〜Dn)
には、それぞ111なる時間だけ遅延されたクロックパ
ルス(P3〜Pn)f供給する。第2図(b)は、上記
の時間関係tがすタイムチャートであシ、時1ijj
Tなる1局ルリ(P1〜Pt)の閾に、N個(クロック
パルスPI%及び遅達さ?したクロックパルスP2〜P
n)のパルス力、各A/Dコンバータ(Q、−Qn)に
供給されるので、谷センサS、〜Snからのアナログデ
ータム1〜An’liH収集−子ることがcIT能とな
る。(e) Practical Example of the Invention FIG. 2 is a block diagram and a time chart explaining one embodiment of the invention, where h L 14 + 14 + 14 is a delay circuit Pat Pt-Ps, Pn is a delayed clock pulse, t is the delay time, and other symbols are the same as in FIG. As shown in Figure 2(a), A/D
The converter Q is supplied with a clock pulse P from the pulse generator 4, and the second A/D converter is supplied with a clock pulse P2 delayed by a time t.
Similarly, A/1) converter (D3 to Dn) of 37th and above
are supplied with clock pulses (P3 to Pn) f delayed by a time of 111, respectively. FIG. 2(b) is a time chart showing the above time relationship t, and time 1ijj.
N (clock pulses PI% and delayed clock pulses P2 to Pt)
n) is supplied to each A/D converter (Q, -Qn), so that the analog datums 1 to An'liH from the valley sensors S, -Sn can be collected.
(f)@明の効果
以上のように本発明は、データ収集用のサンプリイブパ
ルスの周期が、処理装置の刻時パルスの周ルJヤ規制さ
れるシステムにおいても、高速にアナログデータを収集
しうる利点を有する。(f) Effect of @Akira As described above, the present invention allows analog data to be collected at high speed even in a system where the period of the sampling pulse for data collection is regulated by the period of the clock pulse of the processing device. It has possible advantages.
渠1図は従来方式を説明するブロック図及びタイムチャ
ート、第2図は本発明の一実施例を説明゛するブロック
図及びタイムチャートでおり、図中に用いた符号は次の
通りである。
一、if′iパルス分配器、2は処理装置、3は処理部
。
4はパルス発生部IA1yんt As s Anはアナ
ログデータ、店t Di + Ds p Dnはディジ
タルデータ。
LL、14 、Ls は遅延回路、Pはクロックパルス
。
P1+ P2’l Ps r P nは分配パルス+
Q+ + Qt、Qs + Q nはA/D:lンバー
タ+ S+ l St t sn l Snはセンサ
。
Tは周期、a、b、e、zは凄点HPH+ P21 P
a +Pnは遅延されたクロックI<パルス、tは遅延
時IUIを示す0Figure 1 is a block diagram and time chart for explaining a conventional system, and Figure 2 is a block diagram and time chart for explaining an embodiment of the present invention. The symbols used in the figures are as follows. 1, if'i pulse distributor; 2, a processing device; and 3, a processing section. 4 is the pulse generating section IA1 ynt As s An is analog data, and store t Di + Ds p Dn is digital data. LL, 14, Ls are delay circuits, P is a clock pulse. P1+ P2'l Ps r P n is distribution pulse +
Q+ + Qt, Qs + Q n is A/D: l inverter + S+ l St t sn l Sn is sensor. T is period, a, b, e, z are great points HPH+ P21 P
a +Pn is delayed clock I<pulse, t is 0 indicating IUI at the time of delay
Claims (1)
間Tなる周期の刻時パルスを発する処理−装置とを有し
、該刻時パルスをA/D変換器に供給することによりセ
ンサーからのアナログデータを収集するシステムに2い
て、前記刻時パルスをT/Nなる時間だけ遅延せしめる
遅延手段を(N−1)1固設け、前6己A/D変換器の
うち第1のA/D変換器には前記刻時パルスを供給し、
該第1のA/D変換器以外の谷A/D変供器には17′
Nなる時間だけ屓仄遅延させた刻時パルスをそnぞれ供
mlすることによL Mu記センサからのアナログデー
タを収集することに%徴とするアナログデータ収集方式
。It has N detection units in which the sensor and the A/D converter are connected, and a processing device that emits a clock pulse with a period of time T, and supplies the clock pulse to the A/D converter. Accordingly, in the system for collecting analog data from the sensor, a delay means (N-1) for delaying the clock pulse by a time T/N is fixedly provided, and one of the six A/D converters in front is supplying the clock pulse to a first A/D converter;
17' for valley A/D converters other than the first A/D converter.
An analog data collection method that collects analog data from the L Mu sensor by providing clock pulses that are delayed by N times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5061483A JPS59176892A (en) | 1983-03-26 | 1983-03-26 | Analog data collection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5061483A JPS59176892A (en) | 1983-03-26 | 1983-03-26 | Analog data collection system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59176892A true JPS59176892A (en) | 1984-10-06 |
Family
ID=12863847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5061483A Pending JPS59176892A (en) | 1983-03-26 | 1983-03-26 | Analog data collection system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59176892A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5053698A (en) * | 1988-10-28 | 1991-10-01 | Fujitsu Limited | Test device and method for testing electronic device and semiconductor device having the test device |
-
1983
- 1983-03-26 JP JP5061483A patent/JPS59176892A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5053698A (en) * | 1988-10-28 | 1991-10-01 | Fujitsu Limited | Test device and method for testing electronic device and semiconductor device having the test device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59176892A (en) | Analog data collection system | |
JPS5923647A (en) | Method of converting serial data signal and converting circuit | |
DE3482761D1 (en) | METHOD FOR DATA TRANSFER, AND STATION FOR IMPLEMENTING THE METHOD. | |
JPS5810921A (en) | Analog-to-digital converter | |
JPS58166424A (en) | Timing control system for interface part | |
JPS6427722U (en) | ||
RU1793450C (en) | Device for selecting elements of object image boundary | |
JP3144086B2 (en) | Disturbance addition signal generation circuit | |
JP2749057B2 (en) | Sequence controller | |
RU1837336C (en) | Device for tracing contours and their elements in object images | |
JPS608516B2 (en) | Video interpolation method | |
JPS6059461A (en) | Program memory device | |
JPS6142188Y2 (en) | ||
SU1427355A1 (en) | Device for synchronizing a computing system | |
SU750477A1 (en) | Binary-to-terniary 1,0,1 code converter | |
JPS60144364U (en) | Video signal delay circuit | |
JPH0828792B2 (en) | Image reading device | |
JPS59176893A (en) | Data collection system | |
JPS61156880A (en) | Driving system for charge transfer device | |
Lee et al. | A Study on the improvement a Resolution of the Ultrasound Imaging System | |
JPS59127357U (en) | M code data code conversion circuit | |
JP2003188713A (en) | Superconducting single magnetic flux quantum circuit | |
JPS60180052U (en) | information processing system | |
JPS60148634U (en) | Asynchronous trigger generator | |
JPS58538U (en) | Data speed conversion circuit |