JPS59175221A - Decoder circuit for traffic information district tone signal - Google Patents
Decoder circuit for traffic information district tone signalInfo
- Publication number
- JPS59175221A JPS59175221A JP59045725A JP4572584A JPS59175221A JP S59175221 A JPS59175221 A JP S59175221A JP 59045725 A JP59045725 A JP 59045725A JP 4572584 A JP4572584 A JP 4572584A JP S59175221 A JPS59175221 A JP S59175221A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- coupled
- terminal
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08G—TRAFFIC CONTROL SYSTEMS
- G08G1/00—Traffic control systems for road vehicles
- G08G1/09—Arrangements for giving variable traffic instructions
- G08G1/091—Traffic information broadcasting
- G08G1/094—Hardware aspects; Signal processing or signal properties, e.g. frequency bands
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、交通情報の地域トーン信号
(regional tone signal)を復号
するだめのデコーダ(復号〕回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a decoder circuit for decoding regional tone signals of traffic information.
この地域トーン信号は、受信した放送信号中に振幅変調
(AM変調〕されているキャリア(搬送波)の形態で含
まれている。この放送信号は従来のラジオ受信機内で、
すでに復調されているものである。This local tone signal is included in the received broadcast signal in the form of an amplitude modulated (AM modulated) carrier. This broadcast signal is transmitted within a conventional radio receiver.
It has already been demodulated.
刊行物″′Funkgchau ” (1974年、第
535〜538頁)Kよれば、西ドイツおよび他のヨー
ロッパ諸国において、ラジオ受信者に対しての交通情報
を放送するための最近のシステムが開示されている。こ
のシステムによればテリトリ−を、数個の交通情報地域
に分割して地域トーン信号を交通情報信号に付加してい
る。これらの地域トーン信号は低周波信号であシ、これ
の周波数、即ち地域トーン周波数は地域に関する情報で
ある。このトーン信号は、既知のシステムにおいては、
57 kHz (0周波数を有しキヤIJ 7にAM変
調されている。According to the publication ``Funkchau'' (1974, pp. 535-538), a recent system for broadcasting traffic information to radio receivers in West Germany and other European countries is disclosed. . According to this system, a territory is divided into several traffic information areas and regional tone signals are added to the traffic information signals. These regional tone signals are low frequency signals, and their frequency, ie, the regional tone frequency, is information about the region. In known systems, this tone signal is
57 kHz (AM modulated on carrier IJ 7 with zero frequency.
このような交通情報放送システムは、刊行物” Run
dfunktechnlsche Mitteilun
gen ”(1974年、第193〜2o2頁)K詳述
されている。この刊行物忙よれば、交通情報自動受信用
のデコーダ(復号9回路は、通常のアナログ信号処理用
受信回路とコン・gチプル性(両立性〕を有するように
システムノクラメータが選択されておシ、従ってこの受
信回路に妨害を与えないようになっている。この結果、
ここで使用されているデコーダ回路は同様にアナログ回
路となる。Such a traffic information broadcasting system is published in the publication “Run
dfunktechnlsche Mitteilun
gen” (1974, pp. 193-2o2) K. According to this publication, the decoder for automatic traffic information reception (9 decoding circuits are compatible with ordinary analog signal processing receiving circuits). The system node has been selected to be g-compatible and therefore not to interfere with this receiving circuit.
The decoder circuit used here is also an analog circuit.
本発明によれば、このような交通情報地域トーン信号を
デコード(複号)するための回路として集積回路を設け
、この回路をディジタル技術の原理に基いて作動させる
ので、この回路の大部分はディジタル・サブ回路よシ構
成されている。このようなディジタル回路は、1秒以下
、例えば300 mSの速い応答速度となると共に、各
地域を認識するに当ってはノイズから保護されている。According to the present invention, an integrated circuit is provided as a circuit for decoding (decoding) such a traffic information area tone signal, and this circuit is operated based on the principle of digital technology, so that most of this circuit is It consists of digital subcircuits. Such a digital circuit has a fast response speed of less than 1 second, for example 300 mS, and is protected from noise when recognizing each region.
本発明によれば、通常の方法で復調された放送信号を最
初に極めて低い中間周波数に変換し、その後にアナログ
形態からディジタル形態に変化させることを特徴とする
。The invention is characterized in that the broadcast signal demodulated in the usual way is first converted to a very low intermediate frequency and then changed from analog to digital form.
また、この地域トーン信号を高い信頼性を有して認識す
るために、4つの質条件を監視する。Additionally, four quality conditions are monitored in order to reliably recognize this regional tone signal.
これら4つの条件が同時に存在する場合のみに、デコー
ド(復号)された信号が使用されるようになる。これら
4つの条件とは、チャネル間隔合成チャネル間隔、変調
の深さおよびプリセット可能なタイム・スレッシユホー
ルドである。Only when these four conditions exist simultaneously will the decoded signal be used. These four conditions are channel spacing composite channel spacing, modulation depth and presettable time threshold.
本発明の回路の応答性能は、デコード(復号)性能を低
下させず姉向上(速く)できる。更に、この回路は実用
上、ノイズおよび妨害に対して強いものである。これら
4つの条件を監視するための構成にはコンノ母レータお
よびANDダートが含まれている。The response performance of the circuit of the present invention can be improved (fastened) without deteriorating the decoding performance. Furthermore, this circuit is practically noise and interference resistant. The configuration for monitoring these four conditions includes a controller and an AND dart.
以下図面を参照し乍ら本発明を詳述する。The present invention will be described in detail below with reference to the drawings.
第1図は、本発明によるデコード用集積回路の一実施例
であシ、これによって交通情報の地域トーン信号をデコ
ードすることができる。FIG. 1 shows an embodiment of a decoding integrated circuit according to the present invention, by means of which a local tone signal for traffic information can be decoded.
同図において、通常のラジオ受信機によって得られた復
調処理された放送信号(da )をミキサ(m8)に供
給する。このミキサmaの局発周波数(局部発振器の発
振周波数)fmは最も高い地域トーン信号周波数fbよ
り高くなっている。前述の2つの刊行物に記載されたシ
ステムにおいては、局発周波数fmld−1地域「F」
に割当てられた地域トーン周波数53.98 Hzよシ
高く設計されている。実際の回路では、との局発周波数
fmは223.5Hzとなって込る。ミキサmsによっ
てキャリアに変調された地域トーン信号の周波数を局発
周波数fmに変換している。In the figure, a demodulated broadcast signal (da) obtained by an ordinary radio receiver is supplied to a mixer (m8). The local oscillation frequency (oscillation frequency of a local oscillator) fm of this mixer ma is higher than the highest local tone signal frequency fb. In the systems described in the two aforementioned publications, the local frequency fmld-1 region "F"
The regional tone frequency assigned to the network is 53.98 Hz. In an actual circuit, the local oscillation frequency fm becomes 223.5 Hz. The frequency of the local tone signal modulated onto the carrier by the mixer ms is converted into the local frequency fm.
このミキサmaの出力信号を、アナログのローフ4スフ
イルタaf f介して〜勺コンバータ&Wの入力に供給
する。このローフ4スフイルタafの上側カットオフ周
波数は、最大でもめコンバータmWのサンプリング周波
数の半分とな、っている。The output signal of the mixer ma is supplied to the input of the converter &W via an analog loaf filter aff. The upper cutoff frequency of this loaf 4-filter af is half the sampling frequency of the maximum converter mW.
このA/i)コンバータjLWの出力端子をディジタル
のバンド/4’スフイルタbpの入力端子に接続する。The output terminal of this A/i) converter jLW is connected to the input terminal of a digital band/4' filter bp.
このフィルタbpの中間周波数f0はキャリーア周波数
ftと局発周波数fmとの差、即ちfa −ft” f
mに相当する。The intermediate frequency f0 of this filter bp is the difference between the carrier frequency ft and the local frequency fm, that is, fa − ft” f
Corresponds to m.
このA/bコンバータawの出力端子をマルチプライヤ
mの第1入力端子にも接続する。このマルチプライヤm
の第2入力端子をディジタルのパントノセスフィルタb
pの後段のディジタルクランプ回路Ktの出力端子に接
続する。このディジタルクランプ回路KLによって、正
および負の入力信号を正および負の最大値にそれぞれク
ランプする。これら最大値は入力された信号のデジット
数によって決定されるものである。The output terminal of this A/b converter aw is also connected to the first input terminal of a multiplier m. This multiplier m
The second input terminal of the digital pantonose filter b
Connected to the output terminal of the digital clamp circuit Kt at the subsequent stage of p. This digital clamp circuit KL clamps the positive and negative input signals to the positive and negative maximum values, respectively. These maximum values are determined by the number of digits of the input signal.
ここで、とのφコンパータawを第2図に示す変形され
た入力回路のように、ミキサmaに直接追従させること
もできる。この場合、めコンバータay ハデルタ/シ
グマコンハータトスルと共に、デジタル・パントノ?ス
フィルタbpノ入力端子とルΦコン/S−タaWの出力
端子との間に1デイジタルφローパスフイルタafを介
挿する必要がある。Here, the φ converter aw and can also be made to directly follow the mixer ma as in the modified input circuit shown in FIG. In this case, along with the converter ay delta/sigma converter, the digital pantone? It is necessary to insert a one-digital φ low-pass filter AF between the input terminal of the filter bp and the output terminal of the φ converter/S-controller aW.
ディジタル・バンドilスフィルタを設けることによっ
て、局発信号を回復でき、ディジタルクランプ回路KL
によってこの信号の振幅を標準化する。By providing a digital band filter, the local oscillator signal can be recovered, and the digital clamp circuit KL
Standardize the amplitude of this signal by .
一方、マルチプライヤmの出方端子には多数の信号通路
が接続されておシ、これら信号通路の1つの通路は各地
域のトーン周波数である。On the other hand, a large number of signal paths are connected to the output terminal of the multiplier m, and one of these signal paths corresponds to the tone frequency of each region.
第1図には通路a + b a /が図示されている・
各信号通路は、それぞれの地域トーン周波数/b用のデ
ィジタル共振フィルタrm h rb m r/から構
成されておシ、これら共振フィルタr&mrb * r
/の各々の後段にはディジタル絶対値形層?% ha
* bb + bfおよびディジタルローパスフィルタ
pa 、 pb r pfが接続されておシ、このフィ
ルタの上側のカットオフ周波数は最低の地域トーン周波
数の2倍よシ低い値に設定されている。前述した従来の
システムにおいては、地塘AK割当てられたこの最低の
地域トーン周波数は23.75Hzの値を有している。In FIG. 1, the passage a + b a / is illustrated.
Each signal path consists of a digital resonant filter rm h rb m r/ for a respective regional tone frequency /b, these resonant filters r & mrb * r
There is a digital absolute value type layer after each /? % ha
* bb + bf and digital low-pass filters pa, pbr pf are connected, the upper cut-off frequency of this filter being set to a value twice as low as the lowest regional tone frequency. In the conventional system described above, this lowest local tone frequency assigned to the local AK has a value of 23.75 Hz.
これら3つの信号通路a+b+fの各々における3個の
ザブ回路の機能は選択的レベル測定である。The function of the three subcircuits in each of these three signal paths a+b+f is selective level measurement.
ローフ4スフイルタplL h pb # pfの各々
ノ出力端子を、マルチデル・コンパレータ(掛算比較器
) vKの入力端子の1つに接続する。このコンパレー
タVKの第1の最大出力端子mX1より、信号通路を表
示する信号が供給される。この信号通路は最大の信号、
即ち、信号通路の数の為+7)7’イジタル・ワードを
伝送するものであシ、最大信号値が第1の最大出方端子
mX1に現われる。同様に、第2の最大出力端子mX2
よシ、第2の最大信号を伝送する信号通路の数を特定す
る信号が供給される。The output terminals of each of the loaf four filters plL h pb #pf are connected to one of the input terminals of a multidel comparator vK. The first maximum output terminal mX1 of this comparator VK supplies a signal indicating the signal path. This signal path is the largest signal,
That is, because of the number of signal paths +7)7' digital words are transmitted, the maximum signal value appears at the first maximum output terminal mX1. Similarly, the second maximum output terminal mX2
Alternatively, a signal is provided specifying the number of signal paths carrying the second maximum signal.
第1および第2の最大出力端子mX1およびmX2を、
第1および第2の電子的マルチデルスイッチSlおよび
S2の制御入力端子にそれぞれ接続する。これらスイッ
チs1およびs2の各々の入力端子を前述のローフ4ス
フイルタpa 、 pbおよびpfの出力端子に接続す
る。従って、これら2つのマルチプルスイッチsl 。The first and second maximum output terminals mX1 and mX2,
It is connected to the control input terminals of the first and second electronic multidel switches Sl and S2, respectively. The input terminals of these switches s1 and s2 are connected to the output terminals of the aforementioned loaf four filters pa, pb and pf. Therefore, these two multiple switches sl.
S2の入力端子は、信号通路の数と同様に沢山膜けられ
、第1および第2の最大出力端子m×1およびmX2に
おける信号に応じて、これらスイッチSt 、Sz’
に最大信号値および第2の最大信号値をそれぞれ伝送す
る信号通路に接続されるようになる。The input terminals of S2 are as many as the number of signal paths, and depending on the signals at the first and second maximum output terminals mx1 and mx2, these switches St, Sz'
are connected to signal paths that transmit a maximum signal value and a second maximum signal value, respectively.
第1のマルチプルスイッチS1の出力端子を第1定数マ
ルチプライヤm1を経て第1コンノ譬レータKLの被減
数入力端子に接続し、これの減数入力端子をマルチプル
アダー(加算! ) adの出力端子に接続する。この
アダーadの入力端子を前述のローパスフィルタpa’
+ pbおよびpfのそれぞれに接続する。第1マル
チゾルスイツチS1の出力端子を、また第2の定数マル
チプライヤm2を経て第2コンパレータに2の被減数入
力端子に接続する。このコンパレータに2の減数入力端
子を第2マルチプルスイツチS2の出力端子に接続する
。The output terminal of the first multiple switch S1 is connected to the minuend input terminal of the first converter KL via the first constant multiplier m1, and the subtrahend input terminal of this is connected to the output terminal of the multiple adder (addition!) ad. do. The input terminal of this adder ad is connected to the aforementioned low-pass filter pa'.
+ Connect to each of pb and pf. The output terminal of the first multisol switch S1 is also connected to the minuend input terminal of 2 to the second comparator via a second constant multiplier m2. The subtractive input terminal of 2 is connected to this comparator to the output terminal of the second multiple switch S2.
第2コンパレータに2および第2定数マルチプライヤm
2によって、定数係数を掛けた第1最大信号の振幅が第
2最大信号よシ大き因かどうかを決定する。この第2定
数マルチプライヤm2における掛算係数として用いられ
たこの定数によって、チャネル間隔が固定化できる。2 to the second comparator and a second constant multiplier m
2 determines whether the amplitude of the first maximum signal multiplied by a constant factor is greater than the second maximum signal. This constant, used as a multiplication factor in this second constant multiplier m2, allows the channel spacing to be fixed.
同様にして、第1定数マルチシライヤmノおよび第1コ
ン・母レータKIKよって、第1最大信号のレベルを他
の信号通路の信号値の合計値と比較する。この比較動作
はsA値の測定である。Similarly, the level of the first maximum signal is compared with the sum of the signal values of the other signal paths by means of the first constant multilayer m and the first controller KIK. This comparison operation is a measurement of the sA value.
マルチデルコンパレータvKの第1の最大出力端子mX
lを遅延素子Vgに接続し、この素子の出力端子を第3
のコンパレータに3の被減数入力端子に接続する。この
コン・やレータに3の減数入力端子を第1の最大出力端
子mX1に接続する。この第3コンパレータに3の”i
減数が減数に等しい″出力端子をイン・ぐ−タItを介
して、カウンタZのリセット入力端子erに接続し、こ
れの計数入力端子には、クロック信号tが現われる。こ
のカウンタ2の出力端子を第4のコン・ぞレータに4の
被減数入力端子に接続する。The first maximum output terminal mX of the multidel comparator vK
l is connected to the delay element Vg, and the output terminal of this element is connected to the third
Connect the minuend input terminal of 3 to the comparator of . The subtractive input terminal of 3 is connected to the first maximum output terminal mX1 of this converter. This third comparator has 3 “i”
The output terminal ``subtraction equals subtraction'' is connected via an input terminal It to the reset input terminal er of a counter Z, at whose counting input terminal the clock signal t appears. is connected to the minuend input terminal of 4 to the fourth converter.
スレッシ−ホールド値として用−られる定数Kを第4の
コン・ぐレータに4の減数入力端子に与えるようにする
。以上説明したサブ回路、即ち、遅延素子Vg、第3コ
ンパレータに3、インバータtt、カウンタ2および第
4コンパレータに4ニヨって、以下の条件の下で第4コ
ンパレータに4の゛被減数が減数よシ大きな″″出力端
子に信号が発生する。即ち、第1の最大信号が、クロッ
ク信号tおよび定数にの周波数によって決定された周期
だけ一定であった場合忙おいてのみ上述の信号が発生す
る。このようにして、タイムスレッシュホールドがこれ
らサブ回路によって実現される。A constant K used as a threshold value is applied to the subtractive input terminal of 4 to the fourth configurator. The sub-circuit described above, namely the delay element Vg, 3 in the third comparator, 4 in the inverter tt, counter 2 and 4 in the fourth comparator, under the following conditions, the minuend of 4 is in the fourth comparator. A signal is generated at the large ``'' output terminal. That is, the above-mentioned signal is generated only when the first maximum signal is constant for a period determined by the clock signal t and the constant frequency. In this way, time thresholds are realized by these subcircuits.
ディジタル・バンドパスフィルタbpの出力端子を追加
のディジタル・絶対値形成器bwに接続し、これに追加
のディジタル・ロー・母スフィルタpwを接続する。こ
のフィルタpwの上側のカットオフ周波数は前述のロー
パスフィルタpa。The output terminal of the digital bandpass filter bp is connected to an additional digital absolute value former bw, to which an additional digital low pass filter pw is connected. The upper cutoff frequency of this filter pw is the aforementioned low-pass filter pa.
pb 、pfのカットオフ周波数と等しく設定されてい
る。このフィルタpwの出力端子を第3およ ″び第4
の定数マルチプライヤm3pm4をそれぞれ介して第5
および第6コンノ4レータに5およびに6の減数入力端
子にそれぞれ接続する。It is set equal to the cutoff frequency of pb and pf. The output terminals of this filter pw are connected to the third and fourth output terminals.
the fifth through constant multipliers m3pm4, respectively.
and the sixth controller are connected to the subtraction input terminals 5 and 6, respectively.
これらコンパレータに5.に6の被減数入力端子を第1
のマルチプルスイッチS1の出力端子に接続する。第5
のコンパレータに5の6被減数が減数よし大きな”出力
端子および第6のコンパレータに6の゛被減数が減数よ
シ小さな”出力端子のそれぞれを第1のANDゲートU
1の2つの入力端子に接続する。まだ、とれらサブ回路
、即ち、追加の絶対値形成器by、追加のディジタル・
ローパスフィルタpw、定数マルチプライヤm 3 *
m 4、コンパレータに5.に6およびANT)r−
)IJlによって、地域トーン信号の変調の深さを監視
することができる。これは、ノイズが変調の深さが増大
するにつれて現われるためである。他方、非変調された
キャリア周波数によってノイズを発生させるからである
。5 to these comparators. The minuend input terminal of 6 is connected to the first
Connect to the output terminal of the multiple switch S1. Fifth
The first AND gate U outputs the output terminals of the comparator of 5 and 6 whose minuend is larger than the subtrahend, and the output terminal of the 6th comparator that shows that the minuend of 6 is smaller than the subtrahend.
Connect to the two input terminals of 1. Still, these sub-circuits, i.e. an additional magnitude former, an additional digital
Low-pass filter pw, constant multiplier m 3 *
m 4, 5 to the comparator. 6 and ANT) r-
) IJl allows the depth of modulation of the regional tone signal to be monitored. This is because noise appears as the depth of modulation increases. On the other hand, this is because the unmodulated carrier frequency generates noise.
この変調の深さを監視するために、第1の最大信号を、
上側および下側のスレッシュホールドに関して局発信号
の振幅と比較するようにする。To monitor the depth of this modulation, the first maximum signal is
The amplitude of the local signal is compared with respect to the upper and lower thresholds.
これらスレッシュホールドは第3および第4の定数マル
チプライヤm3お上びm4のそれぞれの定数によって決
定される。These thresholds are determined by the respective constants of third and fourth constant multipliers m3 and m4.
第2のANDグー)U2の4個の入力端子を第1、第2
および第4コンパレータに1.に2゜K4の°°被減数
が減数よシ大きな″出力端子および第1 ANDゲート
U1の出力端子にそれぞれ接続する。マルチデルコンバ
レーI VK (D M 1 (D最大出力端子mX1
をマルチデルAND f −)VUの並列入力端子に接
続し、このANDゲートVUの出力端子は集積回路の地
域トーン信号出力端子Saであり、第2のANDダート
U2の出力端子ヲマルチデルANDグー) VUの第2
ノラレル入力端子のすべてのターミナルに接続する。こ
の!うICLで第2のANDゲートU2によって監視す
べき4条件が同時に存在するかどうかをチェックするこ
とができる。そしてこの要件が満された場合のみにおい
て、これと組合された地域の数が上述の地域トーン信号
出力端子SaK伝送されるようになる。(2nd AND) Connect the four input terminals of U2 to the first and second
and 1 to the fourth comparator. is connected to the output terminal of 2°K4 whose minuend is larger than the subtrahend and to the output terminal of the first AND gate U1, respectively.
The output terminal of this AND gate VU is the regional tone signal output terminal Sa of the integrated circuit, and the output terminal of the second AND gate U2 is connected to the parallel input terminal of the multidel AND f-) VU. Second
Connect to all terminals of the Norarel input terminal. this! In the ICL, it is possible to check whether the four conditions to be monitored exist simultaneously by means of a second AND gate U2. Only when this requirement is met, the number of regions combined with this will be transmitted to the above-mentioned regional tone signal output terminal SaK.
従って、本発明によれば、4つの質条件を用いることに
よって、地域トーン信号を高い信頼性で確認することが
できる。これらの4条件が同時に存在する場合に限り、
根号された信号が集積回路よ多出力されるようになる。Therefore, according to the present invention, by using four quality conditions, regional tone signals can be verified with high reliability. Only when these four conditions exist simultaneously,
Multiple radical signals are output from the integrated circuit.
これらの4つの条件とは、チャネル間隔、合計チャネル
間隔、変調の深さおよびプリセット可能なタイム・スレ
ッンユホールド値である。このような4条件を監視する
ためには所容量の回路網を必要とするが、全体回路の応
答時間を、デコード性能を損うことなく短縮することが
できる。このことは本発明の特徴の1つである。更に、
本発明の回路は実際上ノイズおよび妨害に対して強い利
点がある。These four conditions are channel spacing, total channel spacing, modulation depth, and a presettable time threshold value. Although a circuit network with a certain capacity is required to monitor these four conditions, the response time of the entire circuit can be shortened without impairing decoding performance. This is one of the features of the present invention. Furthermore,
The circuit of the invention has practical advantages against noise and interference.
第3図は、ミキサmaの一実施例である。このミキサm
aは、ダイン″1”の増幅器■1および電子スイッチS
よ多構成されている。この電子スイッチSの制御信号は
局発信号fmである。従来のアナログ増幅器のよりなゲ
イン″1”の増幅器v1によって、これの入力信号に対
して180°だけ位相がシフトした信号を発生するよう
になる。また、この電子スイッチSの一方の位置に切換
えられると、この増幅器v1の入力端子にも供給される
放送信号daをこのスイッチSの出力側に直接出力し、
他方の位置に切換えられると、−この信号d8は、18
0°位相がシフトされて出力されるようになる。本例に
おりでは、前述の局発信号fmは矩形波信号である。FIG. 3 shows an embodiment of the mixer ma. This mixer m
a is a dyne "1" amplifier ■1 and an electronic switch S
It is made up of many things. The control signal for this electronic switch S is the local oscillation signal fm. The amplifier v1, which has a gain of "1" compared to a conventional analog amplifier, generates a signal whose phase is shifted by 180 degrees with respect to its input signal. Furthermore, when this electronic switch S is switched to one position, the broadcast signal da, which is also supplied to the input terminal of this amplifier v1, is output directly to the output side of this switch S,
When switched to the other position - this signal d8 becomes 18
The 0° phase is shifted and output. In this example, the aforementioned local oscillation signal fm is a rectangular wave signal.
第1図は本発明回路の一実施例のブロック線図、第2図
は第1図の入力部分の変形例のブロック線図、第3図は
第1図のミキサの具体的カー実施回路図である。
m8・・・ミキサ、af・・・アナログ・ローノ臂スフ
ィルタ、aW・・・L勺コンバータ1 palpbIp
fIpw・・・ディジタル・ローノ平スフィルタ、ad
・・・アタ−1Vx・・・マルチデルコンツクレータ、
Kl。
K2 、に3 、に4 #に5 、に6・・・コンノぐ
レータ、m r m 1 z m 2 * m 3 *
m 4・・・マルチプライヤ、S1#S2 ・・・電
子スイッチ、2・・・カウンタ。FIG. 1 is a block diagram of an embodiment of the circuit of the present invention, FIG. 2 is a block diagram of a modification of the input section of FIG. 1, and FIG. 3 is a specific circuit diagram of the mixer of FIG. 1. It is. m8...mixer, af...analog low back filter, aW...L converter 1 palpbIp
fIpw...Digital Rohno flat filter, ad
...Ata-1Vx...Multi-Delconts Crater,
Kl. K2, ni 3, ni 4 #, ni 5, ni 6... Connogrator, m r m 1 z m 2 * m 3 *
m 4... Multiplier, S1#S2... Electronic switch, 2... Counter.
Claims (1)
交通情報の地域トーン信号を復号するに当シ、 この復調された放送信号を受信すると共に、前記地域ト
ーン信号の最も高い周波数よシ高い周波数を有する局部
発振器に結合されたミキサと、 とのミキサの出力端子に結合された帥コンバータと、 この帥コンバータの出力端子に結合され、ドパスフィル
タと、 このディジタル・バンドiJ?スフィルタの出力端子に
結合された入力端子と、正および負の値の信号を前記入
力信号のディジット数によってそれぞれ決定される正お
よび負の最大値にクランプするように作動するディジタ
ル・クランプ回路と、 前記帥コンバータの出力端子に結合された第1入力端子
と、前記ディジタル・クランプ回路の出力端子に結合さ
れた第2入力端子とを有するマルチプライヤと、 前記第2の電子マルチプルスイッチを、第2の最大値7
を有する前記複数個の入力端子の1つがこの電子マルチ
プルスイッチの出力端子に結合されるように前記第2の
最大値に応答するようにし、 前記複数個のディジタル・ローパスフィルタの1つの出
力端子のそれぞれに結合された複数個の入力端子と、出
力端子とを有するマルチプルアダーと、 このマルチプルアダーの出力端子に結合された第1入力
端子と、第2入力端子と出力端子とヲ有スる第1コンパ
レータと、 前記第1電子マルチプルスイツチの出力端子全前記マル
チデルアダーの第2入力端子に結合させる第1の定数マ
ルチプライヤと、 前記第2電子マルチプルスイツチの出力端子に結合され
た第1入力端子と、第2入力端子と、出力端子とを有す
る第2コンパレータと、前記第1電子マルチプルスイツ
チの出力端子を前記第2コンパレータの第2入力端子に
結合させる第2の定数マルチプライヤと、 前記第1最大出力端子に結合された第1入力端子と第2
入力端子と出力端子とを有する第3のコンパレータと、 前記第1最大出力端子を前記第3コンパレータの第2入
力端子に結合させる遅延素子と、クロック信号を受信す
るための計数入力端子と、計数出力端子と、リセット入
力端子とを有するカウンタと、 前記第3のコンパレータの出力端子を前記リセット入力
端子に結合させる回路手段と、とのカウンタの出力端子
に結合された第1入力端子と、スレッシ−ホールド値と
して作用する定数を受信する第2入力端子と、出力端子
とヲ有スる第4のコンパレータと、 前記ディジタル・バンドパスフィルタの出力端子に結合
されたディジタル・絶対値形成器と、前記絶対値形成器
の出力端子に結合され、予め決められた上側のカットオ
フ周波数を有する第2のディジタル・ローフ9スフイル
タト、前記ディジタル・ローフ9スフイルタにソレソれ
結合され、それぞれ出力端子を有する第3および第4の
定数マルチプライヤと、 前記第3の定数マルチプライヤの出方端子に結合された
第1の入力端子と、前記第1マルチプル電子スイツチの
出力端子に結合された第2の入力端子と、出力端子とを
有する第5コンノ9レータと、 前記第4の定数マルチプライヤの出力端子に結合された
第1の入力端子と、前記第1のマルチデル電子スイッチ
の出力端子に結合された第2の入力端子と、出力端子と
を有する第6コンパレータと、 前記第1、第2、第4、第5および第6コンパレータに
結合され、ダート信号を発生する第10シツク手段と、 前記第1の最大出力端子に結合された入力端子と、前記
デート信号を受信するダート入力端子と、出力端子とを
有し、前記ダート信号に応答して前記第1の最大出力端
子 8 し 婬、りタ調ミ段−に結合Y枦て地域トーン信号出力を発
生させる第20シツク手段と、 前記マルチプライヤの出力端子に結合された入力端子を
それぞれ有する複数個の信号通路と、これら信号通路の
各々に前記地域トーン信号の1倍号を組合せ、この信号
通路に、ディジタル・絶対値形成器およびディジタル・
ロー・母スフィルタが後段に接続されたディジタル共振
フィルタを設け、このローパスフィルタの上側のカット
オフ周波数を前地域トーン信号の最低周波数の2倍より
低く設定し、 複数個の入力端子と、第1および第2の最大出力端子を
有するマルチプルコン・母レータとを具え、 前記ロー・母スフィルタの各々に、前記マルチデルコン
ノ4レータの入力端子の1つに結合された第1の出力端
子を設け、 前記第1および第2の電子マルチプルスイッチに前記マ
ルチプルコン/4’レータの第1および第2最大値出力
端子にそれぞれが接続された制御入力端子を設け、更に
、複数個の入力端子を設ケ、前記ディジタル・ロー/I
Pスフィルタニ、前記第1のマルチデルスイッチの複数
個の入力端子の1つを結合させると共に前記第2のマル
チゾルスイッチの複数個の入力端子の1つを結合させた
出力端子を設け、更にそれぞれに出力端子を設け、前記
第1のマルチプルスイッチを前記第1の最大出力に応答
して、第1の最大値を有する前記複数個の入力端子の1
つを前記第1のマルチデルスイッチの出力端子に結合す
るようにしたことを特徴とするラジオ受信機と組合され
た交通情報の地域トーン信号用デコーダ回路。 2、 前記交通情報の地域トーン信号を復号する回路を
集積回路で形成したことを特徴とする特許請求の範囲第
1項記載の回路。 3、 前記ミキサおよび前記帥コンバータの間に結合さ
れ、前記予め決められたカットオフ周波数を有するアナ
ログ・ローパスフィルタを設けたことを特徴とする特許
請求の範囲第1項記載の回路。 4、 前記予め決められたカットオフ周波数を前記帥コ
ンバータのサンプリング周波数の1/2より高くないよ
うに設定したことを特徴とする特許請求の範囲第3項記
載の回路。 5、前記帥コンバータをシグマ/デルタコンバータとし
たことを特徴とする特許請求の範囲第1項記載の回路。 6、 前記酌コンバータと前記ディジタル・バンドノリ
フィルタとの間にディジタル・ロー・ヤスフィルタを結
合させたことを特徴とする特許請求の範囲第5項記載の
回路。 7、 前記ミキサに、 2つの入力端子、制御入力端子および出力端子を有する
電子スイッチと、 反転用ダイン°゛1″の増幅器とを設け、この増幅器の
出力端子を前記電子スイッチの2つの入力端子の一方に
接続し、これら2つの入力端子の他方およびこの増幅器
の入力端子によって前記復調された放送信号を受信する
ようにし、前記電子スイッチの制御入力端子を前記局部
発振器に結合させると共に、ここから矩形波信号を受信
するようにしたことを特徴とする特許請求の範囲第1項
記載の回路。 8、 前記ミキサに、 2つの入力端子、制御入力端子および出方端子を有する
電子スイッチと、 反転用ディン61″の増幅器とを設け、この増幅器の出
力端子を前記2つの入力端子の一方に接続し、前記2つ
の入力端子の他方およびこの増幅器の入力端子によって
前記復調された放送信号を受信するようにし、 前記電子スイッチ制御入力端子を前記局部発振器に結合
させると共に、ここから矩形波信号を受信するようにし
たことを特徴とする特許請求の範囲第2項記載の回路。 9、 前記ミキサに、 2つの入力端子、制御入力端子および出力端子を有する
電子スイッチと、 反転用ダイン゛1″の増幅器とを設け、この増幅器の出
力端子を前記電子スイッチの2つの入力端子の一方に接
続し、これら2つの入力端子の他方およびこの増幅器の
入力端子によって前記復調された放送信号を受信するよ
うにし、前記電子スイッチの制御入力端子を前記局部発
振器に結合させると共に、ここから矩形波信号を受信す
るようにしたことを特徴とする特許請求の範囲第3項記
載り回路。 10、前記ミキサに、 2つの入力端子、制御入力端子および出力端子を有する
電子スイッチと、 反転用ダイン゛′1″の増幅器とを設け、この増幅器の
出力端子を前記電子スイッチの2つの入力端子の一方に
接続し、これら2つの入力端子の他方およびこの増幅器
の入力端子によって前記復調された放送信号を受信する
ようにし、前記電子スイッチの制御入力端子を前記局部
発振器に結合させると共に、ここから矩形波信号を受信
するようにしたことを特徴とする特許請求の範囲第4項
記載の回路。 11、前記ミキサに、 2つの入力端子、制御入力端子および出力端子を有する
電子スイッチと、 反転用ゲイン″′1′″の増幅器とを設け、この増幅器
の出力端子を前記電子スイッチの2つの入力端子の一方
に接続し、これら2つの入力端子の他方およびこの増幅
器の入力端子によって前記復調された放送信号を受信す
るようにし、前=r−電子スイッチの制御入力端子を前
記局部発振器に結合させると共に、ここから矩形波信号
を受信するようにしたことを特徴とする特許請求の範囲
第5項記載の回路。 12 前記ミキサに、 2つの入力端子、制御入力端子および出力端子を有する
電子スイッチと、 反転用ダイン″′l”の増幅器とを設け、この増幅器の
出力端子を前記電子スイッチの2つの入力端子の一方に
接続し、これら、2つの入力端子の他方およびこの増幅
器の入力端子によって前記復調された放送信号を受信す
るようにし、前記電子スイッチの制御入力端子を前記局
部発振器に結合させると共に、ここから矩形波信号を受
信するようにしたことを特徴とする特許請求の範囲第6
項記載の回路。[Claims] 1. In order to decode a regional tone signal for traffic information that is amplitude-modulated with a demodulated broadcast signal carrier, while receiving this demodulated broadcast signal, the most of the regional tone signals are a mixer coupled to a local oscillator having a higher frequency; a double converter coupled to the output terminal of the mixer; a dopass filter coupled to the output terminal of the double converter; iJ? an input terminal coupled to an output terminal of the filter, and a digital clamp circuit operative to clamp positive and negative valued signals to maximum positive and negative values respectively determined by the number of digits of said input signal. , a multiplier having a first input terminal coupled to an output terminal of the third converter and a second input terminal coupled to an output terminal of the digital clamp circuit; Maximum value of 2 is 7
one of the plurality of input terminals having an output terminal of the plurality of digital low-pass filters is coupled to an output terminal of the electronic multiple switch in response to the second maximum value; a multiple adder having a plurality of input terminals and an output terminal respectively coupled to each other; a first input terminal coupled to the output terminal of the multiple adder; a second input terminal having a second input terminal and an output terminal; a first constant multiplier coupling all output terminals of the first electronic multiple switch to a second input terminal of the multidel adder; and a first input coupled to an output terminal of the second electronic multiple switch. a second comparator having a terminal, a second input terminal, and an output terminal; a second constant multiplier coupling the output terminal of the first electronic multiple switch to the second input terminal of the second comparator; a first input terminal coupled to the first maximum output terminal;
a third comparator having an input terminal and an output terminal; a delay element coupling the first maximum output terminal to a second input terminal of the third comparator; a counting input terminal for receiving a clock signal; a first input terminal coupled to the output terminal of the counter; and circuit means for coupling the output terminal of the third comparator to the reset input terminal; - a fourth comparator having a second input terminal receiving a constant serving as a hold value and an output terminal; a digital magnitude former coupled to the output terminal of the digital bandpass filter; a second digital loaf filter coupled to the output terminal of the absolute value former and having a predetermined upper cutoff frequency; a second digital loaf nine filter coupled to the digital loaf nine filter, each having an output terminal; 3 and a fourth constant multiplier; a first input terminal coupled to the output terminal of the third constant multiplier; and a second input terminal coupled to the output terminal of the first multiple electronic switch. and an output terminal; a first input terminal coupled to the output terminal of the fourth constant multiplier; and a first input terminal coupled to the output terminal of the first multidel electronic switch. a sixth comparator having two input terminals and an output terminal; tenth chic means coupled to the first, second, fourth, fifth and sixth comparators for generating a dart signal; an input terminal coupled to a maximum output terminal of the first maximum output terminal, a dart input terminal for receiving the date signal, and an output terminal, the first maximum output terminal being responsive to the dart signal. a plurality of signal paths each having an input terminal coupled to an output terminal of the multiplier; A digital absolute value former and a digital absolute value generator are combined in this signal path.
A digital resonant filter is provided which is followed by a low-pass filter, and the upper cutoff frequency of the low-pass filter is set lower than twice the lowest frequency of the previous regional tone signal. a multiple converter generator having a first and a second maximum output terminal, each of the low bus filters having a first output terminal coupled to one of the input terminals of the multidel converter generator; the first and second electronic multiple switches are provided with control input terminals respectively connected to the first and second maximum value output terminals of the multiple converter/4'converter; further comprising a plurality of input terminals; Establishment of the digital law/I
an output terminal coupled to one of the plurality of input terminals of the first multisol switch and one of the plurality of input terminals of the second multisol switch; a plurality of input terminals having a first maximum value;
A decoder circuit for a local tone signal for traffic information combined with a radio receiver, characterized in that a decoder circuit for a local tone signal for traffic information is coupled to an output terminal of the first multidel switch. 2. The circuit according to claim 1, wherein the circuit for decoding the local tone signal of the traffic information is formed of an integrated circuit. 3. The circuit of claim 1 further comprising an analog low-pass filter coupled between the mixer and the third converter and having the predetermined cutoff frequency. 4. The circuit according to claim 3, wherein the predetermined cutoff frequency is set to be no higher than 1/2 of the sampling frequency of the converter. 5. The circuit according to claim 1, wherein the triple converter is a sigma/delta converter. 6. The circuit according to claim 5, characterized in that a digital low/yas filter is coupled between the converter and the digital band Nori filter. 7. The mixer is provided with an electronic switch having two input terminals, a control input terminal and an output terminal, and an inverting dyne 1" amplifier, and the output terminal of this amplifier is connected to the two input terminals of the electronic switch. the demodulated broadcast signal is received by the other of these two input terminals and the input terminal of this amplifier, and the control input terminal of the electronic switch is coupled to the local oscillator and from there. 8. The circuit according to claim 1, wherein the circuit receives a rectangular wave signal. 8. The mixer includes: an electronic switch having two input terminals, a control input terminal and an output terminal; an amplifier of 61'' for use, the output terminal of this amplifier is connected to one of the two input terminals, and the demodulated broadcast signal is received by the other of the two input terminals and the input terminal of this amplifier. 3. The circuit of claim 2, wherein the electronic switch control input terminal is coupled to and receives a square wave signal from the local oscillator. 9. The mixer is provided with an electronic switch having two input terminals, a control input terminal and an output terminal, and an amplifier with an inverting die of "1", and the output terminal of this amplifier is connected to the two input terminals of the electronic switch. the demodulated broadcast signal is received by the other of these two input terminals and the input terminal of this amplifier, and the control input terminal of the electronic switch is coupled to the local oscillator and from there a rectangular 10. The mixer includes: an electronic switch having two input terminals, a control input terminal and an output terminal; and an inverting dyne. an amplifier of "1", the output terminal of this amplifier is connected to one of the two input terminals of the electronic switch, and the demodulated broadcast signal is transmitted by the other of these two input terminals and the input terminal of this amplifier. 5. The circuit according to claim 4, wherein a control input terminal of said electronic switch is coupled to said local oscillator and receives a square wave signal from said local oscillator. 11. The mixer is provided with an electronic switch having two input terminals, a control input terminal and an output terminal, and an amplifier with an inverting gain of ``1'', and the output terminal of this amplifier is connected to the two input terminals of the electronic switch. one of the terminals so that the demodulated broadcast signal is received by the other of these two input terminals and the input terminal of this amplifier, and the control input terminal of the electronic switch is coupled to the local oscillator. 6. The circuit according to claim 5, wherein a rectangular wave signal is also received from the circuit. 12. The mixer is provided with an electronic switch having two input terminals, a control input terminal and an output terminal, and an amplifier of inverting dyne "'l", the output terminal of this amplifier being connected to the two input terminals of the electronic switch. the demodulated broadcast signal is received by the other of the two input terminals and the input terminal of this amplifier, and the control input terminal of the electronic switch is coupled to the local oscillator; Claim 6, characterized in that a rectangular wave signal is received.
The circuit described in section.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP83102412A EP0119280B1 (en) | 1983-03-11 | 1983-03-11 | Integrated circuit for decoding radio broadcast traffic area identification signals |
EP831024120 | 1983-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59175221A true JPS59175221A (en) | 1984-10-04 |
Family
ID=8190338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59045725A Pending JPS59175221A (en) | 1983-03-11 | 1984-03-12 | Decoder circuit for traffic information district tone signal |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0119280B1 (en) |
JP (1) | JPS59175221A (en) |
DE (1) | DE3364612D1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117529A (en) * | 1987-07-27 | 1989-05-10 | Prs Corp | Broadcast receiver |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2719618A1 (en) * | 1977-05-03 | 1978-11-09 | Koerting Radio Werke Gmbh | Phase-locked loop decoder with frequency indicating light signals - selectively indicates reception of stereo and traffic radio signals |
DE2916171A1 (en) * | 1979-04-21 | 1980-10-30 | Licentia Gmbh | Microprocessor controlled heterodyne receiver - has two mixers fed by tunable frequency selective front end input stage |
-
1983
- 1983-03-11 DE DE8383102412T patent/DE3364612D1/en not_active Expired
- 1983-03-11 EP EP83102412A patent/EP0119280B1/en not_active Expired
-
1984
- 1984-03-12 JP JP59045725A patent/JPS59175221A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117529A (en) * | 1987-07-27 | 1989-05-10 | Prs Corp | Broadcast receiver |
Also Published As
Publication number | Publication date |
---|---|
EP0119280A1 (en) | 1984-09-26 |
DE3364612D1 (en) | 1986-08-28 |
EP0119280B1 (en) | 1986-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3962551A (en) | Methods and systems for providing stereo decoding signals | |
US4561115A (en) | Decoder for traffic information regional tone signals | |
JPS59175221A (en) | Decoder circuit for traffic information district tone signal | |
EP0048729A1 (en) | Am stereophonic decoder. | |
US4164624A (en) | Demodulation circuits of FM stereophonic receivers | |
US4633517A (en) | Circuit for decoding traffic information message tone signals | |
US3198885A (en) | F.m. stereophonic radio signal receivers having combined pre-detection deemphasis and filtering circuit | |
US4399324A (en) | Multiplex demodulation circuit | |
US3124653A (en) | Subcarrier | |
JPS60124105A (en) | Frequency modulation detector | |
US3128345A (en) | Limiter control system for stereophonic radio receiver | |
US3061683A (en) | Gain-control circuit for stereophonic radio receivers | |
JPS6214762Y2 (en) | ||
US4489430A (en) | FM Stereo demodulation circuit | |
US3114004A (en) | Radio signal receivers | |
JPS5843941B2 (en) | AM stereo receiver | |
US3172053A (en) | Balanced frequency detector circuit | |
US3519748A (en) | Stereo receiver suitable for integrated circuit construction | |
JP2710461B2 (en) | Stereo / SAP detection circuit | |
US3310632A (en) | Fm stereo multiplex doubling circuit | |
JPH10224192A (en) | Ppm modulation circuit | |
JPH09116338A (en) | Delayed em demodulation circuit | |
JP3190096B2 (en) | Distribution line carrier receiver | |
JP2000244343A (en) | Fm modulation circuit and fm demodulation circuit | |
US2373562A (en) | Frequency modulation receiver |