JPS59172813A - Circuit for generating muting control signal - Google Patents

Circuit for generating muting control signal

Info

Publication number
JPS59172813A
JPS59172813A JP58046803A JP4680383A JPS59172813A JP S59172813 A JPS59172813 A JP S59172813A JP 58046803 A JP58046803 A JP 58046803A JP 4680383 A JP4680383 A JP 4680383A JP S59172813 A JPS59172813 A JP S59172813A
Authority
JP
Japan
Prior art keywords
circuit
control signal
output
input
muting control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58046803A
Other languages
Japanese (ja)
Other versions
JPH02884B2 (en
Inventor
Yoshiaki Sano
芳昭 佐野
Yasuhide Katagase
康英 片ケ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58046803A priority Critical patent/JPS59172813A/en
Publication of JPS59172813A publication Critical patent/JPS59172813A/en
Publication of JPH02884B2 publication Critical patent/JPH02884B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To generate a muting control signal for preventing an unpleasant shock sound at switch changeover by providing an exclusive logical circuit at the input stage, a charge pump circuit and an exclusive logical circuit at an output stage. CONSTITUTION:An input circuit E1 using the exclusive logical circuit so as to detect the change in plural switch inputs, the charge pump circuit CP whose charge/discharge is controlled by the output of the input circuit E1, and the exclusive logical circuit E2 of the output stage taking an output of the input circuit E1 and an output of the charge pump circuit CP as two inputs and generating a muting control signal for a prescribed time only when one of the inputs to the input circuit E1 is changed, are provided. Thus, the muting control signal to prevent the unpleasant shock sound generated at the changeover of switches SW1, SW2 is generated in this way.

Description

【発明の詳細な説明】 発明の技術分野 本発明は、切換回路を付加した増幅器の該切換回路の切
換動作に伴う雑音(ボッ音)を除去するミュート回路の
制御信号発生回路に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a control signal generation circuit for a mute circuit that eliminates noise (bopping noise) accompanying the switching operation of a switching circuit of an amplifier to which the switching circuit is added.

従来技術と問題点 ゛  第1図はオートリバース型テープデツキに内蔵さ
れる増幅回路の一例で、1は磁気テープのA面から検出
された入力Aを増幅する増幅器、2はそのB面から検出
された入力Bを増幅する増幅器である。この型のテープ
デツキは4ヘツドを備え、にれらはプレイ状態では磁気
テープに接触し、4ヘツドのうちの2ヘツドがフォワー
ド時再生ステレオ出力を生じ、残りの2ヘツドがリバー
ス時再往ステレオ出力を生じる。入力Aとは該フォワー
ド時再生ステレオ出力の一方を示しく他方は図示を省略
)、入力Bとはリバース時のそれを示し、A面、B面と
は上記各2ヘツドが接触するテープ面をいう。増幅器1
.2の出力は、テープ走行方向F/R(Fはフォワード
、Rはリバース)に応じて切換えられるF/R切換スイ
ッチSWbを通して出力段の増幅器3に入力し、これに
よりF/R選択がなされる。S W aは増幅器1〜3
を含む増幅回路の特性を変更する切換スイッチで、使用
する磁気テープがメタル(M)かノーマル(N)かに応
じてM側又はN側に切換られる。
Prior Art and Problems ゛ Figure 1 shows an example of an amplifier circuit built into an auto-reverse type tape deck, where 1 is an amplifier that amplifies the input A detected from the A side of the magnetic tape, and 2 is the amplifier that amplifies the input A detected from the B side of the magnetic tape. This is an amplifier that amplifies input B. This type of tape deck has four heads, which are in contact with the magnetic tape in the playing state, two of the four heads produce stereo playback output when in forward mode, and the remaining two heads produce stereo playback output when in reverse mode. occurs. Input A indicates one of the playback stereo outputs in forward mode (the other is not shown), input B indicates that in reverse mode, and side A and side B refer to the tape surface with which each of the above two heads comes into contact. say. amplifier 1
.. The output of 2 is input to the output stage amplifier 3 through the F/R changeover switch SWb, which is switched according to the tape running direction F/R (F is forward, R is reverse), and F/R selection is thereby made. . S W a is amplifier 1 to 3
This is a changeover switch that changes the characteristics of the amplifier circuit including the magnetic tape, and is switched to the M side or the N side depending on whether the magnetic tape used is metal (M) or normal (N).

オートリバース型のテープデツキでは再生時の走行方向
を図示しないスイッチにより切換え、このスイッチとF
’/ R切換スイッチSWbは連動している。そしてこ
れらのスイッチが切換えられるとき、ボッというショッ
ク音がスピーカから発生するが、これを避けφために通
常ミュート回路を使用する。ミュート回路は増幅器の信
号線をグランドへ接続する等して、音声出力をスピーカ
へ与えないようにする機能を有した回路であるが、この
回路をボッ音が出る切換時のみ一時的に作動させるため
には適切なミューティング制御信号発生回路が必要とな
る。ボッ音はM/N切換スイッチSWaを操作したとき
も発生するから、このスイッチS W aに対してもミ
ューティング制御信号発生回路が必要になる。
In an auto-reverse type tape deck, the running direction during playback is changed by a switch (not shown), and this switch and F
'/R changeover switch SWb is interlocked. When these switches are switched, a shock sound is generated from the speaker, but to avoid this, a mute circuit is usually used. The mute circuit is a circuit that has the function of preventing audio output from being sent to the speaker by connecting the amplifier's signal line to the ground, etc., but this circuit is activated temporarily only when switching causes a popping sound. This requires an appropriate muting control signal generation circuit. Since the popping sound also occurs when the M/N changeover switch SWa is operated, a muting control signal generation circuit is also required for this switch SWa.

第2図fal (b)は従来例である。同図(a)はス
イッチSWをオンにするとミューティング制御信号OU
Tが生じるが、スイッチSWがオンの間該信号OUTが
常に生じる回路方式であるため、単純に該スイッチSW
を第1図の切換スイッチSWaまたはSWbと連動させ
た使い方はできない。即ち一方の状態では常にミュー1
−がかかってしまう。この回路を使用するには切換スイ
ッチSWa等が切換え動作を行なう間だけスイッチSW
が閉じるようにする等の工夫が必要であるが、不充分、
不完全さが残るのは避けられない。一方、第2図fbl
はコンデンサ4,5を用いてスイッチ信号を微分化し、
オンオフ時に一時的にのみミューティング制御信号が発
生するようにしたものであるが、集積回路上で容量の大
きなコンデンサ4,5を作ることがむずかしく、このた
めに外付部品が増加する欠点がある。また入力を追加す
る場合、1人力に対しコンパレータを6,7又は8.9
等と2個必要とするので回路が複雑となる。
FIG. 2 fal (b) shows a conventional example. In the same figure (a), when the switch SW is turned on, the muting control signal OU
However, since the circuit system is such that the signal OUT always occurs while the switch SW is on, simply
cannot be used in conjunction with the selector switch SWa or SWb shown in FIG. That is, in one state, mu1 is always
- is applied. In order to use this circuit, switch SWa etc. is used only while changeover switch SWa etc. is performing switching operation.
It is necessary to take measures such as closing the door, but it is insufficient.
It is inevitable that imperfections will remain. On the other hand, Fig. 2 fbl
differentiates the switch signal using capacitors 4 and 5,
The muting control signal is generated only temporarily during on/off, but it is difficult to create capacitors 4 and 5 with large capacitance on an integrated circuit, and this has the disadvantage of increasing the number of external components. . Also, when adding input, use a comparator of 6, 7 or 8.9 times per person.
etc., making the circuit complicated.

発明の目的 本発明は、複数の切換スイッチを備えた増幅器において
、スイッチの切換時に発生する耳障りなショック音を防
止するためのミュート回路を制御する効果的なそして集
積回路化容易なミュート制御信号発生回路を提供しよう
とするものである。
OBJECTS OF THE INVENTION The present invention provides an effective and easy-to-integrate mute control signal generation method for controlling a mute circuit in an amplifier equipped with a plurality of changeover switches in order to prevent the harsh shock sound generated when switching the switches. It is intended to provide a circuit.

発明の構成 本発明は、排他的論理和回路を1もしくは複数個用いて
複数のスイッチ入力の変化を検出する入力回路と、該回
路の出力によって充放電が制御されるチャージポンプ回
路と、該入力回路の出力と該チャージポンプ回路の出力
を2人力として該入力回路の入力の1つに変化が生じた
とき一定時間だけミューティング制御信号を発生する出
力段の排他的論理和回路とを備えてなることを特徴と量
るが、以下図示の実施例を参照しながらこれを詳細に説
明する。
Structure of the Invention The present invention provides an input circuit that uses one or more exclusive OR circuits to detect changes in a plurality of switch inputs, a charge pump circuit whose charging and discharging is controlled by the output of the circuit, and an input circuit that detects changes in a plurality of switch inputs using one or more exclusive OR circuits; and an exclusive OR circuit at an output stage that uses the output of the circuit and the output of the charge pump circuit as two inputs and generates a muting control signal for a certain period of time when a change occurs in one of the inputs of the input circuit. This will be described in detail below with reference to the illustrated embodiment.

発明の実施例 第3図は本発明の一実施例を示す概略構成図で、El、
E2は排他的論理和(以下EORと略す)回路、N1〜
N3はインバータ、SW+ 、SW2はスイッチ、C3
a、C3bは定電流源、Caはコンデンサである。この
回路構成でスイッチ人力1.2とも論理H(ハイ)であ
るとEOR回路E+El力aは論理L(ロー)であるか
ら、インバータN2の出力はHである。従ってスイッチ
SW+がオン(スイッチSW2はオフ)しているのでコ
ンデンサCaは充電されている。この状態で一方の入力
1をLとすると(第5図のタイミングチャート■) 、
EOR回路E1によりa点はL−+HとなりスイッチS
W2がオンしくS−W +はオフ)、同時にインバータ
NIによりb点はH−Lとなる。
Embodiment of the Invention FIG. 3 is a schematic diagram showing an embodiment of the present invention.
E2 is an exclusive OR (hereinafter abbreviated as EOR) circuit, N1~
N3 is inverter, SW+, SW2 is switch, C3
a and C3b are constant current sources, and Ca is a capacitor. In this circuit configuration, when both switches 1 and 2 are logic H (high), EOR circuit E+El power a is logic L (low), so the output of inverter N2 is H. Therefore, since switch SW+ is on (switch SW2 is off), capacitor Ca is charged. In this state, if one input 1 is set to L (timing chart ■ in Fig. 5),
By EOR circuit E1, point a becomes L-+H and switch S
(W2 is on and S-W+ is off), and at the same time, point b becomes H-L due to inverter NI.

スイッチSW2がオンするとコンデンサCaの電荷が定
電流回路csbを通り放電されるのでC点の電位Ecは
直線的に低下するが、インバータN3のしきい電圧■T
h以下とならないうちはd点はL−Hとならない。ゆえ
に入力1をLとした時点■よりEc≦vThとなるまで
の間はFOR回路E2の2つの入力す、  dはどちら
もLであって出力δはLを保つ。ミューティング制御信
号として意味を持つのはこの出力百のレベルであるが、
その継続期間は入力1に変化が生じてからEc≦VTh
となるまでに限られ、EC≦vthになると出力OはH
に反転してミュートを解く。
When the switch SW2 is turned on, the charge in the capacitor Ca is discharged through the constant current circuit csb, so the potential Ec at point C decreases linearly, but the threshold voltage ■T of the inverter N3
Point d does not become L-H until it becomes less than h. Therefore, from the point (2) when the input 1 is set to L until Ec≦vTh, the two inputs of the FOR circuit E2, i, d, are both L, and the output δ remains L. It is this output level of 100 that has meaning as a muting control signal,
The duration is Ec≦VTh after a change occurs in input 1.
When EC≦vth, the output O becomes H.
Flip to to unmute.

この後、入力1がLのままで他方の入力2をLとすると
(第5図■)スイッチS W +が再度オンして定電流
源C3aによってコンデンサCaが充、電されるが、同
様の理由でd点はEc≧VThとなるまでH−Lとなら
ない。この間、つまり入力2をLにしてからEc≧■T
hとなるまでの間は出力Oがパルス状にT、となるので
、これがミューティング制御信号となる。この信号の後
縁は、b点が直ちにL−Hとなっているので、Ec≧”
Thとなってd点がL−Hになった時点である。このよ
うにして、入力1,2の立下りから一定時間だけミュー
ティング制御信号が発生されたが、同様の動作原理から
入力1.2の立上り(第5図の■■)から一定時間も同
種のミューティング制御信号が発生される。
After this, when input 1 remains L and the other input 2 is set to L (Fig. 5 ■), switch S W + is turned on again and capacitor Ca is charged and energized by constant current source C3a. For this reason, point d does not become HL until Ec≧VTh. During this time, that is, after input 2 is set to L, Ec≧■T
Since the output O becomes T in a pulsed manner until it reaches h, this becomes the muting control signal. At the trailing edge of this signal, point b immediately becomes L-H, so Ec≧”
This is the point when point d becomes L-H at Th. In this way, the muting control signal is generated for a certain period of time from the fall of inputs 1 and 2, but based on the same operating principle, the muting control signal is also generated for a certain period of time from the rise of inputs 1 and 2 (■■ in Figure 5). A muting control signal is generated.

第4図は第1図の切換スイッチSWa、SWbを入力1
,2として上述のミューティング制御信号dを発生する
回路の具体例である。この回路は切換スイッチSWa、
SWbによって制御される電子的な切換スイッチS W
 a’、  S W b’を内蔵しており、これが第1
図の増幅器切換えに利用される。
Figure 4 shows input 1 of changeover switches SWa and SWb in Figure 1.
, 2 is a specific example of a circuit that generates the above-mentioned muting control signal d. This circuit includes a selector switch SWa,
Electronic transfer switch SWb controlled by SWb
a', S W b' are built in, and this is the first
It is used to switch the amplifier shown in the figure.

トランジスタQ?、QBはEOR回路EIを、またトラ
ンジスタQ、、、 Q2oはEOR回路E2を構成する
。トランジスタQ2□はインバータN1に相当し、1点
鎖線枠C戸内はインバータN2からインパークN3に至
るチャージポンプ回路である。
Transistor Q? , QB constitute an EOR circuit EI, and transistors Q, . . . Q2o constitute an EOR circuit E2. The transistor Q2□ corresponds to the inverter N1, and the area inside the dashed-dotted line frame C is a charge pump circuit extending from the inverter N2 to the impark N3.

このうちトランジスタQI3〜Q15はスイッチS W
 + 。
Of these, transistors QI3 to Q15 are switches SW
+.

SW2、定電流源Csbに相当し、トランジスタQ16
はコンデンサCaの電圧検出用、ダイオードD3〜D4
はレベルシフト用である。この場合、第5図のVThは
トランジスタQ、7を含めてVBE3段上ってトランジ
スタQ16のVBEI段下ったところであるから、VB
E2段分の1.4Vである。詳しい説明は省略するがQ
1〜Q23はトランジスタ、ZDI〜ZD3はツェナー
ダイオード、D1〜D5はダイオード、C3+〜C3l
oは定電流源、Qはミューティング用のトランジスタで
、出力すの反転信号O′を受けて信号線りを流れる信号
をグランドへ落とす。尚、この回路では電源Vccの電
圧が低下すると定電流源C3+oがオフとなるので出力
dは常にLとなり、反転信号d′は常にHレベルになる
。このため電源低下で増幅器の出力が異常になった場合
には自動的にミュートがかかる利点がある。また同様の
理由から電源のオン、オフ時にもミュートがかかる。
SW2, corresponds to constant current source Csb, transistor Q16
are for voltage detection of capacitor Ca, diodes D3 to D4
is for level shifting. In this case, VTh in FIG. 5 is 3 stages above VBE including transistors Q and 7 and below VBEI stage of transistor Q16, so VB
It is 1.4V for 2 stages of E. I will omit the detailed explanation, but Q
1 to Q23 are transistors, ZDI to ZD3 are Zener diodes, D1 to D5 are diodes, C3+ to C3l
o is a constant current source, and Q is a muting transistor, which receives the inverted signal O' from the output and drops the signal flowing through the signal line to the ground. In this circuit, when the voltage of the power supply Vcc decreases, the constant current source C3+o is turned off, so the output d is always at L level and the inverted signal d' is always at H level. Therefore, there is an advantage that muting is automatically applied when the output of the amplifier becomes abnormal due to a power drop. For the same reason, muting is also applied when the power is turned on and off.

上記実施例では2人力(切換スイッチが2個)の場合を
例としたが、入力段のFOR回路E1を第6図のように
構成すればさらに多くのスイッチ入力に対しても共通の
回路でミューティング制御信号を発生できる。
In the above embodiment, the case of two-man power operation (two changeover switches) was used as an example, but if the input stage FOR circuit E1 is configured as shown in Fig. 6, a common circuit can be used for even more switch inputs. Can generate muting control signals.

発明の効果 以上述べたように本発明によれば、複数のスイッチ入力
に対し共通の回路を利用して変化点から一定時間だけミ
ューティング制御信号を発生できる。
Effects of the Invention As described above, according to the present invention, a muting control signal can be generated for a certain period of time from a change point using a common circuit for a plurality of switch inputs.

しかも、使用するコンデンサは1つであるから外付部品
が少なく、また端子数も少なくて済む利点がある。
Furthermore, since only one capacitor is used, there are advantages in that there are fewer external components and fewer terminals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は切換スイッチ付増幅回路の一例を示す構成図、
第2図は従来のミューティング制御信号発生回路の構成
図、第3図は本発明の一実施例を示す構成図、第4図は
その具体例を示す回路図、第5図は第3図の各部信号波
形図、第6図は多大力に適用する入力段の構成図である
。 図中、Elは入力段の排他的論理回路(入力回路)、c
pはチャージポンプ回路、E2は出力段の排他的論理和
回路である。 出願人 冨士通株式会社
Figure 1 is a configuration diagram showing an example of an amplifier circuit with a changeover switch.
Fig. 2 is a block diagram of a conventional muting control signal generation circuit, Fig. 3 is a block diagram showing an embodiment of the present invention, Fig. 4 is a circuit diagram showing a specific example thereof, and Fig. 5 is a block diagram of a conventional muting control signal generation circuit. FIG. 6 is a diagram showing the configuration of the input stage applied to a large amount of power. In the figure, El is an exclusive logic circuit (input circuit) at the input stage, and c
p is a charge pump circuit, and E2 is an exclusive OR circuit at the output stage. Applicant Fujitsu Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 排他的論理和回路を1もしくは複数個用いて複数のスイ
ッチ入力の変化を検出する入力回路と、該回路の出力に
よって充放電が制御されるチャージポンプ回路と、該入
力回路の出力と該チャージポンプ回路の出力を2人力と
して該入力回路の入力の1つに変化が生じたとき一定時
間だけミューティング制御信号を発生する出力段の排他
的論理和回路とを備えてなることを特徴とするミューテ
ィング制御信号発生回路。
An input circuit that uses one or more exclusive OR circuits to detect changes in a plurality of switch inputs, a charge pump circuit whose charging and discharging is controlled by the output of the circuit, and an output of the input circuit and the charge pump. and an exclusive OR circuit at an output stage that generates a muting control signal for a certain period of time when one of the inputs of the input circuit generates the output of the circuit by two people. control signal generation circuit.
JP58046803A 1983-03-19 1983-03-19 Circuit for generating muting control signal Granted JPS59172813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58046803A JPS59172813A (en) 1983-03-19 1983-03-19 Circuit for generating muting control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58046803A JPS59172813A (en) 1983-03-19 1983-03-19 Circuit for generating muting control signal

Publications (2)

Publication Number Publication Date
JPS59172813A true JPS59172813A (en) 1984-09-29
JPH02884B2 JPH02884B2 (en) 1990-01-09

Family

ID=12757485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58046803A Granted JPS59172813A (en) 1983-03-19 1983-03-19 Circuit for generating muting control signal

Country Status (1)

Country Link
JP (1) JPS59172813A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165915U (en) * 1987-04-16 1988-10-28
JPH0719025A (en) * 1993-06-29 1995-01-20 Tsuyoshi Aoi Method and device for exhaust gas emission control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165915U (en) * 1987-04-16 1988-10-28
JPH0719025A (en) * 1993-06-29 1995-01-20 Tsuyoshi Aoi Method and device for exhaust gas emission control

Also Published As

Publication number Publication date
JPH02884B2 (en) 1990-01-09

Similar Documents

Publication Publication Date Title
US6107700A (en) Semiconductor device of hierarchical power source structure
JP2803410B2 (en) Semiconductor integrated circuit
US7138880B2 (en) Turbo-charged relaxation oscillator method and apparatus
EP0570655B1 (en) Audio amplifier on-off control circuit
JPS594223A (en) Clock generating circuit
JPS59172813A (en) Circuit for generating muting control signal
JP3144574B2 (en) Muting control circuit
JPH10106160A (en) Signal reproducing circuit for optical disk
JP2613919B2 (en) Combination circuit
JPH018026Y2 (en)
JP2626915B2 (en) Output buffer circuit
JPS58219820A (en) Controlling system of circuit apparatus
JPS5914810Y2 (en) power control circuit
JPH0955000A (en) Generation circuit of recording and reproducing control signal and automatic control recording circuit
JP3646457B2 (en) Amplifier circuit for sound
JPS6112581Y2 (en)
KR900006809Y1 (en) Control and noise reduction circuit of double deck cassette
JPH0635554A (en) Constant-voltage circuit
JPH0447362B2 (en)
JPS6324323B2 (en)
JPS6139713A (en) Automatic gain control circuit
JPS5972690A (en) Automatic music selector of tape recorder
JPS6052517B2 (en) semiconductor memory circuit
JPH0773201B2 (en) Timing generator circuit
JPS59156081A (en) Voice erasing device