JPS59170948A - Address control system of microprogram - Google Patents

Address control system of microprogram

Info

Publication number
JPS59170948A
JPS59170948A JP4542483A JP4542483A JPS59170948A JP S59170948 A JPS59170948 A JP S59170948A JP 4542483 A JP4542483 A JP 4542483A JP 4542483 A JP4542483 A JP 4542483A JP S59170948 A JPS59170948 A JP S59170948A
Authority
JP
Japan
Prior art keywords
address
information
microinstruction
microprogram
microinstruction word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4542483A
Other languages
Japanese (ja)
Inventor
Mitsuaki Fujita
藤田 光章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4542483A priority Critical patent/JPS59170948A/en
Publication of JPS59170948A publication Critical patent/JPS59170948A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute easily the change or correction of a microprogram by writing the existence of the change of each microinstruction, substitute address information and a substitute microinstruction word in an unused area in a microprogram memory. CONSTITUTION:If it is supposed that an error is detected in a microinstruction word stored in address ''N'' of a microprogram memory 1 and address ''Q'' is unused address, change indication information indicating the changes of address part information and instruction part information are additionally written in a change indication part in address ''N''. In addition, ''Q'' is additionally written in a substitute address part as substitute address information and a correct microinstruction word is additionally written in the address ''Q''. An address control circuit 5 can detect the stored address ''Q'' of a microinstruction to be executed successively by said substituted address information.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、マイクロプログラミング方式演算処理装置に
おけるマイクロプログラムのアドレス制御方式に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a microprogram address control system in a microprogramming type arithmetic processing device.

〔従来技術〕[Prior art]

従来において、新たに実行すべき演算処理内容を指示す
る命令部と、次に実行すべきマイクロ命令語の格納され
たマイクロプログラムメモリの番地を指示するアドレス
部とからなるマイクロ命令語に基づき演算処理を順次実
行するマイクロプログラミング方式の演算処理装置が知
られている。
Conventionally, arithmetic processing is performed based on a microinstruction word, which consists of an instruction part that instructs the content of the new arithmetic processing to be executed, and an address part which instructs the address of the microprogram memory where the microinstruction word to be executed next is stored. A microprogramming type arithmetic processing device that sequentially executes the following is known.

第1図は、従来におけるこの種の演算処理装置の構成を
示すブロフク図である。同図において、(1)は命令部
とアドレス部とから成るマイクロ命令語を複数記憶した
マイクロプログラムメモリ、(2)は命令部情報を記憶
する第ルジスタ部(21)とアドレス情報を記憶する第
2レジスタ部(22)とから成るマイクロ命令レジスタ
であり、第ルジスタ部(21)から出力される命令部情
報は情報線(31)を介して演算制御回路(4)に与え
られている。1だ、第2レジスタ部(22)から出力さ
れるアドレス部情報は情報線(32)を介してアドレス
制御回路(5)に与えられている。この場合、演算制御
回路(4)からは演算結果などを示すステータス情報が
発生されるが、このステータス情報は情報線(41)を
介してアドレス制御回路(5)に入力されている。
FIG. 1 is a block diagram showing the configuration of a conventional arithmetic processing device of this type. In the figure, (1) is a microprogram memory that stores a plurality of microinstruction words consisting of an instruction part and an address part, and (2) is a microprogram memory that stores a plurality of microinstruction words consisting of an instruction part and an address part. This is a microinstruction register consisting of two register sections (22), and the instruction section information output from the register section (21) is given to the arithmetic control circuit (4) via an information line (31). 1, the address section information output from the second register section (22) is given to the address control circuit (5) via the information line (32). In this case, the arithmetic control circuit (4) generates status information indicating the arithmetic result, and this status information is input to the address control circuit (5) via the information line (41).

一方、マイクロプログラムメモリ(1)にはアドレス制
御回路(5)からマイクロアドレス線(51)を介して
アドレス情報が与えられている。
On the other hand, address information is given to the microprogram memory (1) from an address control circuit (5) via a microaddress line (51).

このような構成において、マイクロプログラムメモリ(
1)から読出されたマイクロ命令語は、マイクロ命令レ
ジスタ(2)に現在記憶されているマイクロ命令語に基
づく演算処理の終了後に、新たに実行すべきマイクロ命
令語としてマイクロ命令レジスタ(2)に記憶される。
In such a configuration, microprogram memory (
The microinstruction word read from 1) is stored in the microinstruction register (2) as a new microinstruction word to be executed after the arithmetic processing based on the microinstruction word currently stored in the microinstruction register (2) is completed. be remembered.

すると、演算制御回路(4)はこのレジスタ(2)から
与えられるマイクロ命令語の命令部情報に基づいて演算
を実行する。また、アドレス制御回路(5)は情報線(
32)から与えられるマイクロ命令語のアドレス部情報
と演算制御回路(4)から与えられるステータス情報と
に基、づき、次に実行すべきマイクロ命令語が格納され
ているマイクロプログラムメモリ(1)のアドレスを決
定し、マイクロアドレス線(51)を介してマイクロプ
ログラムメモリ(1)に力える。
Then, the arithmetic control circuit (4) executes an arithmetic operation based on the instruction part information of the microinstruction word given from this register (2). Further, the address control circuit (5) is connected to the information line (
Based on the address part information of the microinstruction word given from 32) and the status information given from the arithmetic control circuit (4), the microprogram memory (1) in which the microinstruction word to be executed next is stored is The address is determined and applied to the microprogram memory (1) via the microaddress line (51).

以上のような動作が繰返し行われることによってマイク
ロプログラムメモリ(1)に予め記憶されたマイクロ命
令語群に対応した演算結果を得ることができる。
By repeating the above operations, it is possible to obtain calculation results corresponding to the microinstruction word group stored in advance in the microprogram memory (1).

ところで、この種の演算処理装置においてマイクロプロ
グラムメモリ(1)は読出し専用メモリで構成されるの
が一般的であり、またマイクロ命令語はこの読出し専用
メモリにその実行順序に従って順に記憶されるのが一般
的である。
By the way, in this type of arithmetic processing device, the microprogram memory (1) is generally configured as a read-only memory, and microinstructions are stored in this read-only memory in order according to their execution order. Common.

しかしながら、マイクロプログラムメモリ(1)に記憶
させるマイクロ命令語の組合せは常に完壁なものとは限
らず時には間違いが検出されることがある。このため、
マイクロ命令語の組合せに間違いが発見された場合、正
しい組合せのマイクロ命令語を記憶させた読出し専用メ
モリと交換するか、元の記憶内容を全て消去した後圧し
い組合せのマイクロ命令語を順に記憶させるという作業
が必要になり、マイクロ命令語の変更作業が極めて面倒
であるという欠点が生じている。
However, the combination of microinstructions stored in the microprogram memory (1) is not always perfect, and errors may sometimes be detected. For this reason,
If a mistake is found in the combination of micro-instructions, either replace it with a read-only memory that stores the correct combination of micro-instructions, or delete all the original memory contents and then store the most difficult combination of micro-instructions in order. The disadvantage is that changing the microinstruction word is extremely troublesome.

〔発明の概要〕[Summary of the invention]

本発明はこのような欠点を解決するためになされたもの
で、その目的はマイクロプログラムの変更や修正を極め
て簡単に行うことができるマイクロプログラムのアドレ
ス制御方式を提供することにある。
The present invention has been made to solve these drawbacks, and its purpose is to provide a microprogram address control system that allows microprograms to be changed and modified extremely easily.

このために本発明は、各マイクロ命令語を、アドレス部
および命令部の内容の変更の有無を指示する変更指示部
と、代替番地を指示する代替アドレス部とを付加した構
成とし、誤りのあるマイクロ命令語が発見された場合に
はこのマイクロ命令語にアドレス部情報および命令部情
報の変更指示情報と代替アドレス情報とを追加すると共
に、代替アドレス情報で示される未使用のアドレスに正
しいマイクロ命令語を新たに記憶させておき、変更指示
情報の付加されたマイクロ命令語が読出された条件では
代替アドレス情報で指示されているマイクロ命令語を実
行させるようにしたものである。
To this end, the present invention has a structure in which each microinstruction word is provided with a change instruction section that indicates whether or not the contents of the address section and instruction section should be changed, and an alternative address section that indicates an alternative address. When a micro-instruction word is discovered, address section information and instruction section information change instruction information and alternative address information are added to this micro-instruction word, and the correct micro-instruction is added to the unused address indicated by the alternative address information. The microinstruction word is newly stored, and the microinstruction word specified by the alternative address information is executed under the condition that the microinstruction word to which change instruction information is added is read.

し発明の実施例〕 第2図は本発明の一実施例を示すプロンク図であって、
第1図と同一部分は同一記号で示している1、第2図に
おいて、第1図と異なる点はマイクロ命令レジスタ(2
)にアドレス部情報および命令部情報の変更指示情報を
記憶する第3レジスタ部(23)と代替アドレス情報を
記憶する第4レジスタ部(24)とを付加し、変更指示
情報は情報線(33)を介して演算制御回路(4)およ
びアドレス制御回路(5)に供給し、代替アドレス情報
は情報線(34)を介してアドレス制御回路(5)に供
給するようにしたことである。
Embodiment of the invention] FIG. 2 is a pronk diagram showing an embodiment of the invention,
The same parts as in Fig. 1 are indicated by the same symbols 1. In Fig. 2, the difference from Fig. 1 is the microinstruction register (2).
) is added with a third register section (23) that stores change instruction information of address section information and instruction section information and a fourth register section (24) that stores alternative address information, and the change instruction information is sent to the information line (33). ) to the arithmetic control circuit (4) and the address control circuit (5), and alternative address information is supplied to the address control circuit (5) via the information line (34).

このような構成において、仮りにマイクロプログラムメ
モリ(1)の番地Nに記憶されているマイクロ命令語が
間違っていることがわかり、番地Qが未使用番地であっ
たと仮定すると、このような場合には番号Nにおける変
更指示部にアドレス情報および命令部情報の変更がある
ことを示す変更指示情報を追加して摺込み、さらに代替
アドレス部に代替アドレス情報として“Q”を追加して
書込み、番地Qには正しいマイクロ命令語を追加して1
:込む作業が行われる。
In such a configuration, if it turns out that the microinstruction word stored at address N of the microprogram memory (1) is incorrect, and assuming that address Q is an unused address, in such a case, Adds and writes change instruction information indicating that there is a change in address information and instruction section information in the change instruction section at number N, and then adds and writes "Q" as alternative address information in the alternative address section. Add the correct microinstruction word to Q and add 1
: A process of filling is performed.

このようにしておくと、番地Nのマイクロ命令語がマイ
クロ命令レジスタ(2)に記憶嘔れた後、このマイクロ
命令語を構成する変更指示情報が演算制御回路(4)お
よびアドレス制御回路(5)K与えられる。すなわち、
番地Nのマイクロ命令語には変更があることが演算制御
回路(4)およびアドレス制御回路(5)に伝達される
By doing this, after the microinstruction word at address N is stored in the microinstruction register (2), the change instruction information constituting this microinstruction word is transferred to the arithmetic control circuit (4) and the address control circuit (5). ) K is given. That is,
The fact that the microinstruction word at address N has been changed is transmitted to the arithmetic control circuit (4) and address control circuit (5).

すると、演算制御回路(4)は情報線(31)を介して
与えられた命令部情報を一切無視して何も実行しない。
Then, the arithmetic control circuit (4) completely ignores the instruction part information given via the information line (31) and does not execute anything.

一方、アドレス制御回路(5)は代替アドレス情報によ
って次に実行すべきマイクロ命令語の格納番地が“Q”
であることを知り、マイクロアドレス線(51)に“Q
”に対応するアドレス情報を出力する。、このような動
作によp、変更指示情報を追加書込みした番地Nのマイ
クロ命令語に基づく演算処理は同等実行されず、次の制
御サイクルにおいて代替アドレス情報で指定した番地Q
のマイクロ命令語に基づく演算処理が実行される。
On the other hand, the address control circuit (5) determines that the storage address of the next microinstruction word to be executed is "Q" based on the alternative address information.
Knowing this, I put “Q” on the micro address line (51).
”. With such an operation, the arithmetic processing based on the microinstruction word at address N where p and change instruction information are additionally written will not be executed in the same way, and the alternative address information will be output in the next control cycle. Address Q specified by
Arithmetic processing based on the microinstruction word is executed.

従って、変更指示情報、代替アドレス情報および代替の
マイクロ命令語のみを追加するだけで正しいマイクロ命
令語の組付せに変更することかできる。
Therefore, by simply adding change instruction information, alternative address information, and alternative microinstructions, it is possible to change the combination of microinstructions to the correct one.

なお、代替アドレス情報は代替アドレスを直接指定する
ものだけでなく、間接的に指定するものであってもよい
Note that the alternative address information may not only directly specify an alternative address, but may also indirectly specify an alternative address.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれは、各マイクロ命令語に変更
かあることを表示できるようにしたため、マイクロプロ
グラムメモリに未使用の領域が存在する限り、変更指示
情報、代替アドレス情報お↓び代替のマイクロ命令語を
追加して書込むだけでマイクロプログラムの変更や修正
を極めて容易に行うことができる。
As described above, according to the present invention, since it is possible to display that each microinstruction word has been changed, as long as there is an unused area in the microprogram memory, change instruction information, alternative address information, and alternative address information can be displayed. The microprogram can be changed or modified extremely easily by simply adding and writing the following microinstruction words.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来におけるマイクロプログラミング方式演算
処理装置の構成を示すブロック図、第2図は本発明の一
実施例を示すブロック図である。 (1)・・・・マイクロプログラムメモリ、(2)・・
・・マイクロ命令レジスタ、(4)・・・・演算制御回
路、(5)アドレス制御回路。 代理人葛 野 信 − 第1図 第2図
FIG. 1 is a block diagram showing the configuration of a conventional microprogramming type arithmetic processing device, and FIG. 2 is a block diagram showing an embodiment of the present invention. (1)...Micro program memory, (2)...
... Microinstruction register, (4) ... Arithmetic control circuit, (5) Address control circuit. Agent Shin Kuzuno - Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 新たに実行すべき演算処理内容を指示する命令部と、次
に実行すべきマイクロ命令語の格納されたマイクロプロ
グラムメモリの番地を指示するアドレス部とから成るマ
イクロ命令語に基づき演算処理を順次実行する演算処理
装置において、各マイクロ命令語を、アドレス部および
命令部の内容の変更の有無を指示する変更指示部と、代
替番地を指示する代替アドレス部とを付加した構成とし
、上記変更指示部により上記アドレス部および命令部の
内容の変更が指示されている条件では上記代替アドレス
部により指示されているアドレス情報をマイクロプログ
ラムメモリに与え、当該アドレスに記憶されているマイ
クロ命令語を実行させることを特徴とするマイクロプロ
グラムのアドレス制御方式。
Arithmetic processing is executed sequentially based on microinstructions, which consists of an instruction part that instructs the content of the new arithmetic processing to be executed, and an address part which instructs the address of the microprogram memory where the microinstruction to be executed next is stored. In an arithmetic processing unit, each microinstruction word has a structure in which a change instruction part that instructs whether or not the contents of the address part and the instruction part are to be changed, and an alternative address part that instructs an alternative address, and the change instruction part Under the condition that the contents of the address field and the instruction field are instructed to be changed by , the address information indicated by the alternative address field is given to the microprogram memory, and the microinstruction word stored at the address is executed. A microprogram address control method featuring:
JP4542483A 1983-03-18 1983-03-18 Address control system of microprogram Pending JPS59170948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4542483A JPS59170948A (en) 1983-03-18 1983-03-18 Address control system of microprogram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4542483A JPS59170948A (en) 1983-03-18 1983-03-18 Address control system of microprogram

Publications (1)

Publication Number Publication Date
JPS59170948A true JPS59170948A (en) 1984-09-27

Family

ID=12718891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4542483A Pending JPS59170948A (en) 1983-03-18 1983-03-18 Address control system of microprogram

Country Status (1)

Country Link
JP (1) JPS59170948A (en)

Similar Documents

Publication Publication Date Title
KR860003552A (en) Micro programmable system
JPS59170948A (en) Address control system of microprogram
JP3190945B2 (en) Micro program control circuit
JPS62182929A (en) Micro instruction correcting circuit
JPH0239812B2 (en)
JPS60193046A (en) Detecting system for instruction exception
JPH0226252B2 (en)
JPS58166452A (en) Data processor
JPS6198452A (en) Test device
JPH01162944A (en) Self-diagnostic system
JPH0298746A (en) System for evading failure of microprocessor
JPS58172753A (en) Microprogram control system
JPH05120155A (en) Microprogram controller
JPS6132140A (en) Information processor with rom relieve function
JPS62221030A (en) Microprogram control system
JPS6237745A (en) Integrated microprogram control system
JPS6250854B2 (en)
JPS6112577B2 (en)
JPS6319039A (en) Control storage device
JPS6028014B2 (en) microprocessor
JPH01133148A (en) Microprogram control circuit
JPH0320830A (en) System for evading fault of microprocessor
JPS6367212B2 (en)
JPH0326860B2 (en)
JPS61143848A (en) Microprogram controller