JPS59166B2 - Receiver tuning device - Google Patents

Receiver tuning device

Info

Publication number
JPS59166B2
JPS59166B2 JP10582278A JP10582278A JPS59166B2 JP S59166 B2 JPS59166 B2 JP S59166B2 JP 10582278 A JP10582278 A JP 10582278A JP 10582278 A JP10582278 A JP 10582278A JP S59166 B2 JPS59166 B2 JP S59166B2
Authority
JP
Japan
Prior art keywords
voltage
channel selection
pulse signal
receiver
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10582278A
Other languages
Japanese (ja)
Other versions
JPS5533352A (en
Inventor
昭夫 徳毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP10582278A priority Critical patent/JPS59166B2/en
Publication of JPS5533352A publication Critical patent/JPS5533352A/en
Publication of JPS59166B2 publication Critical patent/JPS59166B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は受信機の選局装置に関し、特にラジオ受信機に
おける電子式選局装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel selection device for a receiver, and more particularly to an electronic channel selection device for a radio receiver.

近時の受信装置においては、同調素子として可変容量ダ
イオードを用いることによりプリセット選局や装置の小
型化を可能としている。
In recent receiving devices, variable capacitance diodes are used as tuning elements to enable preset channel selection and miniaturization of the device.

この可変容量ダイオードへの印加電圧は電子同調チュー
ナにおける最高及び最低受信周波数により決定されるか
ら、必要な受信周波数帯を十分にカバーする)ためには
高い印加電圧が必要とされる。
Since the voltage applied to this variable capacitance diode is determined by the highest and lowest receiving frequencies in the electronically tuned tuner, a high applied voltage is required to sufficiently cover the required receiving frequency band.

自動車用及びポータプル用受信機においては、セット電
源電圧が一定値以下に抑えられている関係上、可変容量
ダイオードへの印加制御電圧は当該セット電源電圧以上
とすることは不可能となる。
In automotive and portable receivers, since the set power supply voltage is suppressed below a certain value, it is impossible for the control voltage applied to the variable capacitance diode to be higher than the set power supply voltage.

従って、先述した如く必要な受信周波数帯域をすべてカ
バーするために十分な制御電圧を得る手段として次の如
き方法が採られています。
Therefore, as mentioned above, the following method is used to obtain sufficient control voltage to cover all the necessary reception frequency bands.

すなわち当該制御電圧を発生する電圧発生回路例えばチ
ューニングパルス発生部、コントローラ部、D/A変換
部等の動作電源として、セットの電源(バッテリー)を
DC−DCコンバータにより昇圧しその昇圧出力を更に
高精度のレギュレータにより安定化した電圧を用いてい
る。
In other words, as an operating power source for a voltage generating circuit that generates the control voltage, such as a tuning pulse generating section, a controller section, a D/A converting section, etc., a set power source (battery) is boosted by a DC-DC converter, and its boosted output is further increased. A voltage stabilized by a precision regulator is used.

かメる構成においては、DC−DCコンバータ及びレギ
ュレータの容量がいきおい大とならざるを得す、その結
果大型の装置となる欠点がある。
This configuration has the disadvantage that the capacity of the DC-DC converter and regulator must be relatively large, resulting in a large-sized device.

本発明の目的は可変容量ダイオードの印加制御電圧を十
分大とするために必要なりC−DCコンバータ及びレギ
ュレータ等の電源部を小型化することのできる受信機の
選局装置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a receiver channel selection device that can downsize the power supply section such as a C-DC converter and regulator, which is necessary to sufficiently increase the control voltage applied to a variable capacitance diode. .

以下、本発明を図面を参照して説明する。Hereinafter, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示す回路ブロック図である
FIG. 1 is a circuit block diagram showing one embodiment of the present invention.

アンテナ1からの入力信号INはRF増幅及びIF増幅
回路2に印加される。
Input signal IN from antenna 1 is applied to RF amplification and IF amplification circuit 2 .

この増幅回路2においては、同調回路を構成する容量素
子として可変容量ダイオード10を用い、このダイオー
ド10への逆方向印加電圧Vjを選局操作に応じて可変
することにより受信4号の選択がなされることになる。
In this amplifier circuit 2, a variable capacitance diode 10 is used as a capacitive element constituting a tuning circuit, and the selection of reception number 4 is performed by varying the reverse direction applied voltage Vj to this diode 10 in accordance with a tuning operation. That will happen.

増幅回路2のIF倍信号検波回路等を含む増幅回路3に
より電力増幅されてスピーカ4を駆動する。
The power is amplified by an amplifier circuit 3 including an IF multiplied signal detection circuit of the amplifier circuit 2 and drives a speaker 4 .

可変容量ダイオード10への印加制御電圧Vfを発生す
るための回路構成は次のとおりである。
The circuit configuration for generating the control voltage Vf applied to the variable capacitance diode 10 is as follows.

すなわち、チューニングダイヤル操作に連動してチュー
ニングパルス列信号がチューニングパルス発生回路5か
ら発生される。
That is, a tuning pulse train signal is generated from the tuning pulse generation circuit 5 in conjunction with the tuning dial operation.

このパルス列はコントローラ6に入力され、コントロー
ラ6の出力パルスはD/A変換手段としての積分回路7
により直流電圧に変換されて印加電圧Vfとなる。
This pulse train is input to the controller 6, and the output pulses of the controller 6 are converted into an integrating circuit 7 as a D/A conversion means.
is converted into a DC voltage and becomes the applied voltage Vf.

またコントローラ内の・パルスカウンタ(図示せず)の
内容はプリセットボタンによりメモリ9に転送でき、ま
たメモリ内容はセレクトボタン(選局ボタン)8により
カウンクヘ読出すことによりプリセット選局が可能とな
っている。
In addition, the contents of the pulse counter (not shown) in the controller can be transferred to the memory 9 by pressing the preset button, and the contents of the memory can be read out to the counter by pressing the select button (tuning button) 8, allowing preset tuning. There is.

カウンタの内容はデコーダ11を介してデジタル表示器
12を駆動して選局表示なされる。
The contents of the counter are displayed by driving the digital display 12 via the decoder 11 to select a channel.

本発明においては、コントローラ6からのチューニング
パルス列信号をD/A変換すべく積分回路7へ入力する
前に、°図示の如く当該パルス信号に応答して増幅度が
飽和する増幅回路13を用いて増幅するものである。
In the present invention, before inputting the tuning pulse train signal from the controller 6 to the integrating circuit 7 for D/A conversion, an amplifier circuit 13 whose amplification saturates in response to the pulse signal as shown in the figure is used. It is something that amplifies.

第2図は当該増幅回路13と積分回路7の具体例を示す
回路図であり、増幅回路13は、正電源VDと接地間に
直列接続された一対の相補型MO8(メタル・オキサイ
ド・セミコンダクタ)電界効果トランジスタQP及びQ
Nにより成っている。
FIG. 2 is a circuit diagram showing a specific example of the amplifier circuit 13 and the integrating circuit 7. The amplifier circuit 13 consists of a pair of complementary MO8s (metal oxide semiconductors) connected in series between the positive power supply VD and the ground. Field effect transistors QP and Q
It consists of N.

すなわちPチャンネルトランジスタのソースは正電源V
Dに、Nチャンネルトランジスタのソースは接地ライン
にそれぞれ接続され、両トランジスタのゲートは共通接
続されて入力端子INとなり、またドレインは共通接続
されて出力端子OUTとなっている。
In other words, the source of the P-channel transistor is connected to the positive power supply V.
In D, the sources of the N-channel transistors are each connected to a ground line, the gates of both transistors are commonly connected to form an input terminal IN, and the drains are commonly connected to form an output terminal OUT.

この出力端子の出力電圧は抵抗Rを介して積分用コンデ
ンサCを充電するもので、コンデンサの端子電圧が可変
容量ダイオードへの印加電圧Vfとなる。
The output voltage of this output terminal charges the integrating capacitor C via the resistor R, and the terminal voltage of the capacitor becomes the voltage Vf applied to the variable capacitance diode.

第2図において、チューニングパルス信号の高レベルに
よりトランジスタQNがオンとなり、QPがオフとなっ
て出力OUTは実質的に0ボルトになる。
In FIG. 2, the high level of the tuning pulse signal turns on transistor QN and turns off QP, causing the output OUT to be essentially 0 volts.

またチューニングパルス信号の低レベルによりトランジ
スタQPがオン、QNがオフとなって出力OUTは実質
的に正電圧+VDボルトとなる。
Further, due to the low level of the tuning pulse signal, the transistor QP is turned on and the transistor QN is turned off, so that the output OUT becomes substantially a positive voltage +VD volts.

よって正電圧子VDを十分高くすることにより、チュー
ニングパルスの振幅を実質的に+VDボルトとすること
ができることになる。
Therefore, by making the positive voltage element VD sufficiently high, the amplitude of the tuning pulse can be made substantially +VD volts.

従って、入力信号としてのチューニングパルス振幅カ小
であっても、増幅回路13の飽和増幅度を定める動作電
源電圧VDが高くかつ一定であれば積分回路7の出力V
fは、入力パルス数に正確に対応しかつ十分範囲の広い
電圧となりうろことがわかる。
Therefore, even if the amplitude of the tuning pulse as an input signal is small, if the operating power supply voltage VD that determines the saturation amplification degree of the amplifier circuit 13 is high and constant, the output V of the integrating circuit 7
It can be seen that f corresponds accurately to the number of input pulses and has a sufficiently wide voltage range.

その結果第1図に示す如く、増幅回路13の電源のみを
、DC−DCコンバータ14によりセット電源子Bを昇
圧して、更に安定化電源(レギュレータ)15により安
定化した電源VDを用いるようにし、他の回路はセット
電源子Bをそのま5印加する構成とすることが可能とな
る。
As a result, as shown in FIG. 1, only the power supply of the amplifier circuit 13 is boosted by the set power supply element B by the DC-DC converter 14, and the power supply VD stabilized by the stabilized power supply (regulator) 15 is used. , other circuits can be configured to apply 5 sets of power supply elements B as they are.

よって、コンバータ14及びレギュレータ15の容量は
極めて小となり、特に増幅回路13として第2図に示す
C−MOSインバータを用いれば消費電流は積分回路7
のコンデンサCの充電々流のみとなるから、前記容量は
著しく小となり、装置の小型化が図れる。
Therefore, the capacitance of the converter 14 and the regulator 15 becomes extremely small, and especially if the C-MOS inverter shown in FIG.
Since only the charging current flows through the capacitor C, the capacitance becomes extremely small, and the device can be miniaturized.

増幅度が飽和する増幅器13としてC−MOSインバー
タ構成としたが、例えはバイポーラトランジスタを飽和
動作させてスイッチング動作せしめることにより上記目
的は達成されることは明白であり、また他の回路構成を
用いてもよいことは勿論である。
Although a C-MOS inverter configuration is used as the amplifier 13 whose amplification degree is saturated, it is clear that the above objective can be achieved by, for example, making a bipolar transistor operate in saturation and perform a switching operation, and it is also possible to use other circuit configurations. Of course, it is possible.

以上詳述した如く、本発明によればコンバータ及びレギ
ュレータの容量を著しく小とすることができるので装置
全体の小型が可能となり、セット電源電圧が限られた車
載用やポータプル受信機等においては特に有効となる。
As detailed above, according to the present invention, the capacitance of the converter and regulator can be significantly reduced, making it possible to downsize the entire device, which is particularly useful for automotive and portable receivers with limited set power supply voltages. It becomes effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は第1
図の一部具体的回路図である。 主要部分の符号の説明、5・・・・・・チューニング′
/X)レス発生器、6・・・・・・コントローラ、7・
・・・・・積分回路、8・・・・・・選局ボタン、9・
・・・・・メモ1バ 10・・・・・・可変容量ダイオ
−へ13・・・・・・増幅回路、QN、QP・・・・・
・MOSトランジスタ。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
It is a specific circuit diagram of a part of the figure. Explanation of symbols of main parts, 5...Tuning'
/X)Res generator, 6... Controller, 7.
...Integrator circuit, 8...Tuition selection button, 9.
... Memo 1 bar 10 ... To variable capacitance diode 13 ... Amplifier circuit, QN, QP ...
・MOS transistor.

Claims (1)

【特許請求の範囲】 1 選局操作に応答してパルス信号を発生する信号発生
手段と、前記パルス信号を入力として該信号に応答して
増幅度が飽和する増幅手段と、前記増幅手段の出力に応
じた直流電圧を発生する直流電圧発生手段と、同調回路
の同調周波数を定めかつ前記直流電圧により容量値が制
御される可変容量素子とを含む受信機の選局装置であっ
て、装置電源をDC−DCコンバータにより昇圧して前
記増幅手段の動作電源として用いることにより、前記直
流電圧のレベル範囲が受信周波数帯を十分にカバー可能
としてなることを特徴とする受信機の選局装置。 2 前記増幅手段は前記動作電源間に直列に接続された
一対の相補型電界効果トランジスタを有し、前記トラン
ジスタのゲート共通接続点に前記パルス信号が印加され
、前記トランジスタのドレイン共通接続点から出力を導
出することを特徴とする特許請求の範囲第1項記載の受
信機の選局装置。
[Scope of Claims] 1. Signal generation means that generates a pulse signal in response to a channel selection operation, amplification means that receives the pulse signal and whose amplification saturates in response to the signal, and an output of the amplification means. A channel selection device for a receiver, comprising a DC voltage generating means for generating a DC voltage according to the voltage, and a variable capacitance element that determines the tuning frequency of a tuning circuit and whose capacitance value is controlled by the DC voltage, the device comprising: A channel selection device for a receiver, characterized in that the DC voltage is boosted by a DC-DC converter and used as an operating power source for the amplification means, thereby making it possible for the level range of the DC voltage to sufficiently cover the receiving frequency band. 2 The amplification means has a pair of complementary field effect transistors connected in series between the operating power supplies, the pulse signal is applied to a common connection point of the gates of the transistors, and the pulse signal is output from the common connection point of the drains of the transistors. A channel selection device for a receiver according to claim 1, characterized in that it derives the following.
JP10582278A 1978-08-30 1978-08-30 Receiver tuning device Expired JPS59166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10582278A JPS59166B2 (en) 1978-08-30 1978-08-30 Receiver tuning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10582278A JPS59166B2 (en) 1978-08-30 1978-08-30 Receiver tuning device

Publications (2)

Publication Number Publication Date
JPS5533352A JPS5533352A (en) 1980-03-08
JPS59166B2 true JPS59166B2 (en) 1984-01-05

Family

ID=14417750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10582278A Expired JPS59166B2 (en) 1978-08-30 1978-08-30 Receiver tuning device

Country Status (1)

Country Link
JP (1) JPS59166B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5081132B2 (en) * 2008-11-18 2012-11-21 アルプス電気株式会社 Electronics

Also Published As

Publication number Publication date
JPS5533352A (en) 1980-03-08

Similar Documents

Publication Publication Date Title
US4068295A (en) Voltage multiplier for an electronic time apparatus
JP3425900B2 (en) Switching regulator
US5939945A (en) Amplifier with neuron MOS transistors
US5057702A (en) Duty radio control circuit apparatus
US5206609A (en) Current controlled oscillator with linear output frequency
US10075139B2 (en) Linear high voltage driver with programmable differential and common mode gain
JPH05276737A (en) Booster circuit
FI65518C (en) DIGITALREGLERSYSTEM
US6940985B2 (en) Shock sound prevention circuit
US4021756A (en) Electric remote control transmitter
KR0157187B1 (en) Controlled pc voltage stabilizer
US6211744B1 (en) Ring oscillator having an externally adjustable variable frequency
US3949322A (en) Stable pulse width control for astable multivibrators and the like
JPS59166B2 (en) Receiver tuning device
EP3809598A1 (en) Radio frequency apparatus and voltage generating device thereof
JP3324527B2 (en) Gain control circuit and control method thereof
KR20030072527A (en) Generator of dc-dc converter
JP2006060549A (en) Digital amplifier
JPS59167B2 (en) Receiver tuning device
JP2011065208A (en) Constant current generation circuit, semiconductor device using the same, and electronic equipment
US7830197B2 (en) Adjustable integrator using a single capacitance
US20240204761A1 (en) Discrete time analog circuit
US6566938B2 (en) System for a constant current source
JP3497022B2 (en) Filter circuit
US4591811A (en) Generator for generating an amplitude modulated signal corresponding to a carrier signal modulated by an information signal