JPS59166994A - Electronic type entry display - Google Patents

Electronic type entry display

Info

Publication number
JPS59166994A
JPS59166994A JP58040769A JP4076983A JPS59166994A JP S59166994 A JPS59166994 A JP S59166994A JP 58040769 A JP58040769 A JP 58040769A JP 4076983 A JP4076983 A JP 4076983A JP S59166994 A JPS59166994 A JP S59166994A
Authority
JP
Japan
Prior art keywords
lines
line
contact
memory
entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58040769A
Other languages
Japanese (ja)
Inventor
長嶋 佐恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunpak KK
Original Assignee
Sunpak KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunpak KK filed Critical Sunpak KK
Priority to JP58040769A priority Critical patent/JPS59166994A/en
Publication of JPS59166994A publication Critical patent/JPS59166994A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、ノートまたは黒板のように、手書きて所望の
文字、図形、記号等を任意に記入し、かつ、記入したも
のを即座に表示することができる゛亀子的な記入表示装
置を提供することを目的とするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a "kameko" system in which desired characters, figures, symbols, etc. can be arbitrarily written by hand, and the written contents can be displayed immediately, like on a notebook or a blackboard. The purpose of the present invention is to provide a writing/displaying device that is easy to use.

このような装置−はいまだ実用化なれていない。Such a device has not yet been put into practical use.

しかし、小さいものではメモ化りに、大きいものでは黒
板の代りにと、その用途は広く、需要は多いものと考え
られる。
However, their uses are wide-ranging, such as small ones for memos and large ones to replace blackboards, and they are thought to be in high demand.

従って、本発明の目的は上記電子式記入表示装置を提供
することである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an electronic fill-in and display device as described above.

以下、図示の実施例に基すいて本発明を説明する。本実
施例は、小型のノートの代りに使用するものである。1
00は記入及び表示部であり、ここに先端を細くした細
長い剛性のある林からなる記入具(図示せず)で記入す
ることによって、ここにその記入したものをそのまま表
示させる所である。この記入及び表示部100に添って
スインチ群101が取り付けられている。このスイフチ
J+’fのRボタンはリセットスイッチであり、1から
10までの数字で示されたボタンはページ選択スイッチ
であり、押された数字のページが記入及び表示部100
に現われる。本実施例は10ページ選択可能である。こ
の選択スイツチは、1個のスイッチで1回押すごとに1
ページづつ代って行くように構成させてもよい。またペ
ージ数を多くして10個のボタ゛yLvQから9までの
数字を記し、その数字の組み合わせによってページを選
択するようにしてもよい。OFFボタンは、記入及び表
示部100に表示されているものを消去するための消去
スイッチである。この消去スイッチは、単に表示を消す
だけであり、記憶内容をも消去するものではない。最後
のEボタンは釘止スイッチであり、記入した内容が部分
的に違っていて、その部分のみを消したい(記憶内容と
も)場合に使用するためのものである。このEボタンを
押して表示すしている箇所を表示部りになぞることによ
って消去させるものである。すなわち、鉛筆で潟いたと
きの消しゴム、黒板に書いたときの黒板拭きに該当する
ものである。これらのスイッチ11 i 。
The present invention will be explained below based on the illustrated embodiments. This embodiment is used in place of a small notebook. 1
00 is an entry and display section, where an entry is made using a writing tool (not shown) consisting of a long, narrow, rigid forest with a tapered tip, and the entry is displayed as is. A sinch group 101 is attached along with this entry and display section 100. The R button of this swift J+'f is a reset switch, and the buttons indicated with numbers from 1 to 10 are page selection switches, and the page of the pressed number is entered and displayed on the display section 100.
appears in In this embodiment, 10 pages can be selected. This selection switch is one switch, and each time you press it, the
It may be configured so that the pages change one by one. Alternatively, the number of pages may be increased, and numbers from 10 buttons yLvQ to 9 may be written, and pages may be selected by a combination of the numbers. The OFF button is an erase switch for erasing what is written and displayed on the display section 100. This erase switch merely erases the display and does not erase the stored contents. The last E button is a lock switch, and is used when the information you have written is partially incorrect and you want to erase only that part (also known as the stored content). By pressing this E button and tracing the displayed area on the display section, it is erased. In other words, it corresponds to an eraser when used with a pencil, and a blackboard wipe when writing on a blackboard. These switches 11i.

lの各ボタンの取り(ツは箇所は任意であり、記入及び
表示部100から切り離してもよい。
The location of each button is arbitrary and may be separated from the entry and display section 100.

本実施例の電気的回路のブロンク図は、第2図に丞す通
りであり、CPU102、メモリー103、インターフ
ェイス素子104、記入検出回路7、ページ選択回路1
08、部分消去選択回路109からなる。
A block diagram of the electrical circuit of this embodiment is as shown in FIG.
08, a partial erase selection circuit 109.

記入検出回路105は第3図に示す通りである。縦に6
4本の縦ライン110を等間隔で配し、横に80本の横
ライン111を等間隔で配しである。縦ラインは4木づ
つ1組として半導体スイッチ112の入力に接続されて
いる。縦ライン、横ラインとも例えばネサコートのよう
な、透明導電体で細長く直線状に形成され、かつ縦ライ
ンと横ラインとの間には絶縁性の透明シートを介在させ
、相互間を絶縁すると同時に双方のラインの交差する箇
所に孔を明は細長いもので上から押すことにより、双方
のラインの交点が互いに接触するように構成されている
。半導体スイッチ112は、16個用意され、2個づつ
1組として使用している。半導体スイッチ112の出力
はインターフェイス素子104へ接続される8木のデー
タ線113に接続されている。一方、横ライン111は
16本1組として一つのデコーダ114の出力に接続さ
れている。デコーダは5個用意されている。こめ各デコ
ーダ114への入力は、アドレス選択回路107へ接続
されている8木のアドレス線115へ接続されている。
The writing detection circuit 105 is as shown in FIG. 6 vertically
Four vertical lines 110 are arranged at equal intervals, and 80 horizontal lines 111 are arranged at equal intervals laterally. The vertical lines are connected to the input of the semiconductor switch 112 as a set of four trees. Both the vertical and horizontal lines are made of a transparent conductor, such as Nesacoat, and are formed into long, thin, straight lines, and an insulating transparent sheet is interposed between the vertical and horizontal lines to insulate them and at the same time to insulate them. By pressing a hole from above with a long and thin object at the intersection of the two lines, the intersection points of both lines come into contact with each other. Sixteen semiconductor switches 112 are prepared, and two of them are used as one set. The output of the semiconductor switch 112 is connected to eight data lines 113 which are connected to the interface element 104. On the other hand, the horizontal lines 111 are connected to the output of one decoder 114 as a set of 16 lines. Five decoders are available. The input to each decoder 114 is connected to eight address lines 115 which are connected to address selection circuit 107.

横ライン114は前記のように、80木設けられており
、最下段のライン1llaがシフトレジスタ116の入
力に接続されている。このシフトレジスタ116の出力
は、半導体スイッチ112の信号線に接続され、半導体
スイッチを順次切り変えていく。前記のように半導体ス
イッチは2個づつ組となっているので、1本の出力線が
2本の半導体スイッチの信号線に接続され、2個づつ順
次切り変えられる。
As described above, 80 horizontal lines 114 are provided, and the lowest line 1lla is connected to the input of the shift register 116. The output of this shift register 116 is connected to the signal line of the semiconductor switch 112, and the semiconductor switches are sequentially switched. As described above, since the semiconductor switches are arranged in pairs, one output line is connected to the signal lines of the two semiconductor switches, and two semiconductor switches are switched in sequence.

アドレス線115には、CPU102から、常時デコー
ダ114を介して横ライン111に上から最下段のライ
ン111aまで順番に信号が与えらるようにインターフ
ェイス素子IQ4を介して信−胃がテえられている。最
下段の横ライン111aに信号が加えられると、シフト
レジスタ116に人力し、次ぎの半導体スイッチが動作
するようにする。この動作を8回繰り変えずことにより
記入及び表示部100に現れている表示部全体を走査す
ることしこなる。本実施例では、この−回の走査に要す
る時間は20f]1.s程度である。この走査中に棒状
の筆記具で記入及び表示部100の表面に書き込むと、
その圧力によって双方のラインの交点で絶縁シートに設
けられた孔で接触し、そのデータが半導体スイッチ11
2、インターフェイス回路104を介してCPU102
に取り込まれる。そのデータとメモリ103に記憶され
ていたデータとを演算した結果を再びインターフェイス
回路104を介して表示部に送ると同時に、同しデータ
をメモリ103に記憶yせる。記入及び表示部100全
体を走査する時間は20m5程度であるので、かなり速
く書いても十分に追従することができる。このようにし
て記入及び表示部100に書き込んだものをメモリ10
3に記憶させることができる。
A signal is connected to the address line 115 via an interface element IQ4 so that signals are constantly applied from the CPU 102 to the horizontal line 111 in order from the top to the bottom line 111a via the decoder 114. There is. When a signal is applied to the lowermost horizontal line 111a, it is applied to the shift register 116 to operate the next semiconductor switch. By repeating this operation eight times, the entire display section appearing on the writing and display section 100 can be scanned. In this embodiment, the time required for this -times of scanning is 20f]1. It is about s. If you write on the surface of the display unit 100 with a stick-shaped writing instrument during this scanning,
Due to the pressure, the two lines come into contact through a hole provided in the insulating sheet at the intersection, and the data is transferred to the semiconductor switch 11.
2. CPU 102 via interface circuit 104
be taken in. The result of calculating the data and the data stored in the memory 103 is sent again to the display unit via the interface circuit 104, and at the same time, the same data is stored in the memory 103. The time it takes to write and scan the entire display section 100 is about 20 m5, so even if you write at a fairly high speed, it can be followed sufficiently. The information entered and written in the display section 100 in this way is stored in the memory 10.
3 can be stored.

次ぎに、表示回路106であるが、これは第4図に示す
ように記入検出回路と実質的に同じである。同様に縦ラ
イン120、横ライン121を有し、縦ラインは半導体
スイッチ122に接続され、データ線123によってイ
ンターフェース回路104を介してCP U 1.02
からメモリ103に記憶されたデータと同一のデータが
与えられる。横ライン121は前記同様にデコーダ12
4に各々接続され、アドレス線125を通してCPU 
i O2からアドレス信号が与えられる。縦及び横ライ
ンの走査のさせがたも同様であり、デコーダ124によ
る横ライン121の」ニ段から最下段まで111次走査
し、シフトレジスタ126によって半導体スイッチ12
2を切り変え、横ラインの走査を繰り返し行なうことに
よって記入及び表示部lOO全体を走査させる。本実施
例の記入表示部100には、各ラインの交点に対応する
位置に5120個の液晶のドツトが配置されている。各
液晶ドツトは、第5図に示すように、双方のラインに信
号がきたときにオンとなるトランジスタ127によって
駆動するように接続されている。
Next is the display circuit 106, which is substantially the same as the writing detection circuit as shown in FIG. Similarly, it has a vertical line 120 and a horizontal line 121, the vertical line is connected to a semiconductor switch 122, and a data line 123 connects the CPU 1.02 through an interface circuit 104.
The same data as the data stored in the memory 103 is given from the memory 103. The horizontal line 121 is connected to the decoder 12 as described above.
4, respectively, and are connected to the CPU through address lines 125.
An address signal is given from i O2. The vertical and horizontal lines are scanned in the same manner.The decoder 124 scans the horizontal line 121 from the second stage to the lowest stage, and the shift register 126 scans the semiconductor switch 12.
2 and repeats horizontal line scanning to scan the entire writing and display area lOO. In the entry display section 100 of this embodiment, 5120 liquid crystal dots are arranged at positions corresponding to the intersections of each line. As shown in FIG. 5, each liquid crystal dot is connected to be driven by a transistor 127 which is turned on when a signal is received on both lines.

に記構成になる本実施例の作用は次の通りである。まず
ページ選択ボタンのいずれかを押すと、ページ選択回路
108によってメモリ103の該当するメモリを読みだ
す。ページが選択されると、もし前に何か記入してあり
、記憶させてあったなら記入及び表示部100にそれが
表示される。もし何も記憶させていないページなら記入
及び表示部100には何も現われない。いずれにしても
走査は行なわれている。記入及び表示部100の上から
、棒状のもので記入すると、記入検出回路105の双方
のライン110.111の交点の棒状の先端で押された
所は、絶縁シートの孔によってツカが接触する。個々の
交点の接触した又は接触しない情報がCPU10.2に
送られ、メモリ103のデータとCPU内で演算され、
その結果がメモリに記憶される。同時に、その情報が表
示回路の縦及び横ラインに送られ、記入検出回路105
で接触させられた交点に該当する縦ライン120と横ラ
イン121に接続されたトランジスタ127がオンとな
り、このトランジスタに接続され、該尭する交点に配置
された液晶が駆動される。記入具により接触させられた
全て9交点に配置された液晶ドツトが各々駆動されるの
で、記入されたものがそのまま表示される。
The operation of this embodiment having the structure described in is as follows. First, when one of the page selection buttons is pressed, the page selection circuit 108 reads out the corresponding memory in the memory 103. When a page is selected, if anything has been previously entered and stored, it will be displayed in the entry and display section 100. If the page does not store anything, nothing will appear on the entry and display section 100. In any case, scanning is being performed. When writing with a rod-shaped object from above the writing and display section 100, the point pressed by the tip of the rod at the intersection of both lines 110 and 111 of the writing detection circuit 105 is brought into contact with the hole in the insulating sheet. Contact or non-contact information of each intersection point is sent to the CPU 10.2 and calculated in the CPU with the data in the memory 103.
The results are stored in memory. At the same time, the information is sent to the vertical and horizontal lines of the display circuit, and the writing detection circuit 105
The transistor 127 connected to the vertical line 120 and the horizontal line 121 corresponding to the intersection brought into contact is turned on, and the liquid crystal connected to this transistor and arranged at the intersection is driven. Since the liquid crystal dots placed at all nine intersections contacted by the writing tool are driven, what is written is displayed as is.

以1−のように、本実施例によれば記入及び表示部10
0に記入具で記入した通りのものが表示されると同時に
、メモリ103に記憶される。本実施例を使用するため
ページを選択した際に、前に記憶されていたものが表示
され、それがこれから記入するものと関係がない場合に
は、スイッチ群101のRボタンを押せば当該ページの
メモリ103に記憶されていた内容が消去され、記入及
び表示部100には何も表示されなくなる。その後記入
すればよい。部分的に消去させたい場合には、スインチ
群101のEボタンを押すと部分消去選択回路109が
動作し、メモリ103に対して、記入検出回路105の
各ラインの交点を接触させると、接触信号が消去信号と
なり、記憶内容を消去させる。記入し、記憶させたもの
を見たいときには、弔にページを選択するだけでよいの
は前記の通りである。
As described in 1- below, according to this embodiment, the entry and display section 10
The information entered in 0 with the filling tool is displayed and simultaneously stored in the memory 103. When you select a page to use this embodiment, if the previously stored information is displayed and it is unrelated to what you are about to fill in, press the R button in the switch group 101 to display the page. The contents stored in the memory 103 are erased, and nothing is displayed on the entry/display section 100. You can then fill it out. If you want to partially erase, press the E button of the switch group 101 to activate the partial erase selection circuit 109, and when you touch the intersection of each line of the writing detection circuit 105 to the memory 103, a touch signal is generated. becomes an erase signal and erases the memory contents. As mentioned above, when you want to see what you have written and memorized, you only need to select the page for condolence.

以上詳細に説明したように本発明によれば、電気的に記
入及び表示を行なうことができる。本実施例にわいては
、記入検出回路105の縦ラインと横ラインとの間に孔
のあいた絶縁シートを介在させたが、他の手段によって
上から細長いもので押したときに交点が接触するものな
らどのようなものでまよい。
As described above in detail, according to the present invention, it is possible to electrically write and display information. In this embodiment, an insulating sheet with holes is interposed between the vertical line and the horizontal line of the writing detection circuit 105, but the intersection points can be brought into contact when pressed with a long and thin object from above by other means. Any kind of thing is fine.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明実施例の平面図、第2図は、本発明実
施例の電気回路のブロック図、第3図は、上記実施例の
記入検出回路のブロック図、第4図は、その表示回路の
ブロンク図、第5図は発光ダイオードを点灯させるため
の回路図。 100:記入及び表示部、101:スイッチ群、102
:CPU、103:メモリ、104:インターフェイス
回路、105・記入検出回路、110.120:縦ライ
ン、111.121:横ライン。 特許出願人 株式会社 サンパック 代理人 弁理士 紺野正幸 第1図 第5図 工 特開昭59−166994 (4) 第2因 +06
FIG. 1 is a plan view of the embodiment of the present invention, FIG. 2 is a block diagram of the electric circuit of the embodiment of the present invention, FIG. 3 is a block diagram of the writing detection circuit of the embodiment described above, and FIG. FIG. 5 is a block diagram of the display circuit, and FIG. 5 is a circuit diagram for lighting a light emitting diode. 100: Entry and display section, 101: Switch group, 102
: CPU, 103: Memory, 104: Interface circuit, 105/Writing detection circuit, 110.120: Vertical line, 111.121: Horizontal line. Patent Applicant Sunpac Co., Ltd. Agent Patent Attorney Masayuki Konno Figure 1 Figure 5 Japanese Patent Publication No. 59-166994 (4) 2nd cause +06

Claims (1)

【特許請求の範囲】[Claims] 透明な4電性細線からなる縦ラインと横ラインとを薄い
透明絶縁シートを介して上下に配置し、前記絶縁シート
の縦及び横ラインの交差する部分に孔を設は上から細長
いものの先端で押されたときに、前記孔を通して双方の
ラインが接触し、その接触した情報をメモリに送る記入
検出回路と、該記入検出回路により双方のラインの接触
により情報を得た際に、当該箇所と同一の箇所が点灯す
る発光素子を配置した表示回路とを崩することを!1−
1I徴とする電子式記入表示装置
A vertical line and a horizontal line made of transparent four-electrode thin wires are placed one above the other through a thin transparent insulating sheet, and a hole is provided at the intersection of the vertical and horizontal lines of the insulating sheet at the tip of the elongated line from above. When pressed, both lines come into contact through the hole, and an entry detection circuit sends the contact information to the memory, and when the entry detection circuit obtains information from the contact of both lines, it detects the contact point and To destroy the display circuit with light emitting elements that light up at the same location! 1-
1I electronic entry and display device
JP58040769A 1983-03-14 1983-03-14 Electronic type entry display Pending JPS59166994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58040769A JPS59166994A (en) 1983-03-14 1983-03-14 Electronic type entry display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58040769A JPS59166994A (en) 1983-03-14 1983-03-14 Electronic type entry display

Publications (1)

Publication Number Publication Date
JPS59166994A true JPS59166994A (en) 1984-09-20

Family

ID=12589833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58040769A Pending JPS59166994A (en) 1983-03-14 1983-03-14 Electronic type entry display

Country Status (1)

Country Link
JP (1) JPS59166994A (en)

Similar Documents

Publication Publication Date Title
US4639720A (en) Electronic sketch pad
US3894183A (en) Stylus actuated electrical devices
US4839833A (en) Programmable display engineering scale
JPH046997B2 (en)
JPS61157931A (en) Apparatus for inputting input information into data processor while display output information therefrom
JPS60218178A (en) Picture recorder
JPS59166994A (en) Electronic type entry display
JPS6129016B2 (en)
US6304276B1 (en) Data processing device and data processing method
US7148883B2 (en) Information recording and reproducing apparatus
JPH0350621A (en) Interactive electronic data processing/ storage equipment with data display
CN1033539A (en) The device and method of hand-written and character display figure
JPS59181389A (en) Display control system
JPS5856084A (en) Erasure system for character and graph on tablet
JP2002297089A (en) Display device and input system
JPS5924387A (en) Electronic memo
JPS62114370A (en) Electronic blackboard instrument
JPS5852255B2 (en) Interactive character/graphic/symbol input/output device
JPS59230754A (en) Electronic appliance
JPS6137634B2 (en)
KR950003386B1 (en) Electronic signboard
JPH0462590B2 (en)
JPH0348319A (en) Hand-written input display device
JPS5937821Y2 (en) Refresh type CRT display device
JPS5882295A (en) Display