JPS59165958A - Snubber circuit of self-extinguishing type semiconductor element - Google Patents

Snubber circuit of self-extinguishing type semiconductor element

Info

Publication number
JPS59165958A
JPS59165958A JP4007583A JP4007583A JPS59165958A JP S59165958 A JPS59165958 A JP S59165958A JP 4007583 A JP4007583 A JP 4007583A JP 4007583 A JP4007583 A JP 4007583A JP S59165958 A JPS59165958 A JP S59165958A
Authority
JP
Japan
Prior art keywords
circuit
current
turn
gto
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4007583A
Other languages
Japanese (ja)
Inventor
Chihiro Okatsuchi
千尋 岡土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4007583A priority Critical patent/JPS59165958A/en
Publication of JPS59165958A publication Critical patent/JPS59165958A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To reduce the loss without decreasing the efficiency at the normal time by reducing a snubber capacitor at a light load time. CONSTITUTION:When the turning OFF current of a GTO1 is small, a Zener diode 20 does not conduct, and transistors 17, 22 hold OFF state. A thyristor 14 remains OFF. When the turning OFF current of the GTO1 becomes large, a current is flowed to the diode 20, a transistor 22 is conducted, a transistor 17 is conducted, and the thyristor 14 is fired. When the thyristor 14 is fired, a capacitor 12 is connected as a snubber circuit.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ゲートターンオフサイリスタ(以下、GTO
)等の自己消弧形半導体素子に係り、特にターンオフ時
においてGTOに加わる過電圧による破壊を防止するた
めのスナバ々回路に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a gate turn-off thyristor (hereinafter referred to as a GTO).
), etc., and particularly relates to a snubber circuit for preventing destruction due to overvoltage applied to the GTO during turn-off.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

第1図にGTOおよびそれに付属せられたスナバ々回路
の一般的な例を示す。
FIG. 1 shows a general example of a GTO and its attached snubber circuits.

まず、GTO/のターンオフ時に関して説明する。GT
O/をターンオフさせるためには、トランジスタ乙のペ
ースにターンオフ信号を与えてトランジスタ乙をオンさ
せ、直流電源!よりGTO/のゲートに負のゲート電流
工gを注入する。つまり、GTO/のペース層からゲー
トを通じてキャリアを取出すわけであるうこのターンオ
フ時の過渡状態を第2図に示す。
First, the turn-off time of GTO/ will be explained. GT
To turn off O/, give a turn-off signal to the pace of transistor O, turn on transistor O, and turn on the DC power supply! A negative gate current g is injected into the gate of GTO/. In other words, FIG. 2 shows a transient state during turn-off of the gate, in which carriers are taken out from the GTO/ space layer through the gate.

第2図において、時刻t0でゲート電流工gが注入され
るものとする。すると1時刻t2においてGTO/がタ
ーンオフを開始し、アノ−P電流工 の減少とともにG
 T 、0 /のアノード・カッ−A ド間電圧(以下、アノード電圧という。いT Aか上昇
を開始する。このアノード電圧■□の急激な上昇に伴な
ってGTO/の電力損失も急激に増加し始める。
In FIG. 2, it is assumed that a gate current g is injected at time t0. Then, at time t2, GTO/ starts to turn off, and as the Anno-P current decreases, GTO/ starts to turn off.
The anode-to-A voltage (hereinafter referred to as anode voltage) of T,0/ starts to rise.With this rapid rise in anode voltage, the power loss of GTO/ also rapidly increases. begins to increase.

次に1時刻t3において、アノード上流の値はGTO内
の残留電荷が流れ出すためのテイル電流部に入り、ゆる
やかに下降する、なお、時刻t3直後にみられるアノー
ド電圧■6 の谷部分(佳GTO/を含めた配録の浮遊
インダクタンスの影秤によるものである。一方、GTO
/の電力損失P(・ま時刻t3付近で最大となる。とい
うの(・プ;、アノード電流工 の急峻な減少に伴うア
ノード重圧の急激な立上りによって生じろものである。
Next, at time t3, the value upstream of the anode enters the tail current section where the residual charge in the GTO flows out, and gradually decreases. This is due to the influence of the stray inductance of the distribution including /.On the other hand, GTO
The power loss P(・maximizes around time t3. This is caused by the sudden rise in the anode pressure due to the sudden decrease in the anode current.

この電力損失Pの最大値か当該G T Oに設定された
許容値を超えると、GTO/のエレメントに局部的な発
熱が起り、電圧阻止能力の喪失(永久劣化)に到ること
となる。したがって、転流失敗を生じ、ひいては機器の
破損を招来することとなる。
When the maximum value of this power loss P exceeds the allowable value set for the GTO, local heat generation occurs in the element of the GTO, resulting in loss of voltage blocking ability (permanent deterioration). Therefore, commutation failure may occur, resulting in damage to the equipment.

最後に、時刻t4においてアノード電流工えが零になる
と同時にゲート電流■8もほとんど流れなくなり、GT
Oノのターンオフが完了する。
Finally, at time t4, at the same time as the anode current becomes zero, the gate current ■8 also almost stops flowing, and the GT
Ono's turn-off is complete.

さて、GT○/を安全に、しかも極力大きなアノード電
流ターンオフさせるためには、ターンオフ時の電力損失
Pが許容値を超過しないようにしなければならない。そ
の最も有効な方法は、アノ−1−′電圧■□の立上りを
ゆるやかにして電力損失P(−vA×工A)を抑制すれ
ばよい。かかる目的をもって付設されたのがスナバ々回
路である。
Now, in order to turn off the GT○/ safely and with as large an anode current as possible, it is necessary to prevent the power loss P at the time of turn-off from exceeding a permissible value. The most effective method is to suppress the power loss P (-vA x engineering A) by making the rise of the anno-1-' voltage ■□ gradual. Snubber circuits are added for this purpose.

ここで、スナバ々回路はGTO/のアノ−1−”Aとカ
ソード(K)間に跨って接続されたコンデンサー、ダイ
オード3およびこれに並列な抵抗グの回路で構成される
。すなわち、アノード電流工。が減少してアノード電圧
Vカが立上りを開始すると。
Here, the snubber circuit is composed of a capacitor connected between the anode 1-''A of the GTO/ and the cathode (K), a diode 3, and a resistor circuit in parallel with this. In other words, the anode current When the voltage decreases and the anode voltage V begins to rise.

その電圧はコンデンサコおよびダイオード3の直列回路
を通じて吸収(コンデンサコの充電)されることにより
急激な立上りを抑制するものである。
The voltage is absorbed through the series circuit of the capacitor and diode 3 (charging of the capacitor), thereby suppressing a sudden rise.

コンデンサλに蓄積された電荷は抵抗りのループを通じ
て放電される。
The charge stored in the capacitor λ is discharged through the resistor loop.

さて、ターンオフ時の電力損失を適正な値に抑制するた
めには、スナバ回路のコンデンサコの静電容危を増加さ
せればよい、ところ711)、コンデンサコの容量を増
加することはスナバ回路の損失が大きくなり、効率が低
下するという不具合が発生する。コンデンサ2の放電に
ヱる損失はコンデンサーの容量に比例し、GTO/のス
イッチング周波数に比例するからである。例えば、DO
IoV。
Now, in order to suppress the power loss at turn-off to an appropriate value, it is sufficient to increase the electrostatic capacity of the capacitor in the snubber circuit. Problems arise in that losses increase and efficiency decreases. This is because the loss caused by discharging the capacitor 2 is proportional to the capacitance of the capacitor and proportional to the switching frequency of the GTO/. For example, D.O.
IoV.

コンデンサコμF 、uKH2でスイッチングきせた場
合のスナバ回路の損失は’rto wにもなる。
The loss of the snubber circuit when switching is performed using capacitors μF and uKH2 is as high as 'rtow.

〔発明の目的〕[Purpose of the invention]

そこで1本発明は定常時の効率を低下させることな(、
かつ、過負荷時(又は過隠流時)においては極力大きな
電流をしゃ断しうろ自己消弧形半導体素子のスナバ回路
を提供することを目的とする。
Therefore, one aspect of the present invention is to avoid reducing the efficiency in steady state (,
Another object of the present invention is to provide a snubber circuit for a self-extinguishing semiconductor element that cuts off as large a current as possible during overload (or overflow).

〔発明の概要〕[Summary of the invention]

上記目的を達成するために1本発明によるスナバi回路
は、定常運転時において機能する常設のスナバ回路の他
に、アノードとカンード間の電圧の上昇率が設定値以上
になったとき前記スナバ回路に第ユのコンデンサを投入
するようにした点に特徴を有する。
In order to achieve the above object, 1 the snubber i circuit according to the present invention includes a permanently installed snubber circuit that functions during steady operation, and a snubber i circuit that operates when the rate of increase in voltage between the anode and the cand exceeds a set value. The feature is that the second capacitor is inserted into the circuit.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を図示する実施例に基づいて詳述する。第
3図に本発明によるスナバ回路の第1の実施例を示す。
Hereinafter, the present invention will be described in detail based on illustrated embodiments. FIG. 3 shows a first embodiment of the snubber circuit according to the present invention.

第3図において第7図と重複する部分は同一の符号を付
してその説明は省略する。
In FIG. 3, parts that overlap with those in FIG. 7 are given the same reference numerals, and their explanation will be omitted.

第3図に示す回路は、大別して、GTO/を含む主回路
と、G’l’O/のゲート消弧回路100と。
The circuit shown in FIG. 3 can be roughly divided into a main circuit including GTO/ and a gate extinguishing circuit 100 for G'l'O/.

GTO/に並列に接続された第1スナバ回路200と、
過渡時(故障時)に第2スナバ回路−〇〇に並列に投入
されろ第コスナパ回路300と、第2スナバ回路300
を投入するためにサイリスク/りを点弧するゲート点弧
回路す00とにより構成される。
a first snubber circuit 200 connected in parallel to GTO/;
The second snubber circuit 300 and the second snubber circuit 300 are connected in parallel to the second snubber circuit - 〇〇 during a transient period (failure).
It consists of a gate ignition circuit 00 for igniting the sirisk and the iris.

第ユスナパ回路3θOは、第ユコンデンサ7.2とスイ
ッチング素子としてのサイリスタフグとが直列に接続さ
れ、かつ、全体として第1スナバ回路コθOに並列(し
たがって、GTO/のA−に間に並列)に接続されてい
る。抵抗/3とダイオ−Y/sは第一コンデンサ/2の
放電回路を形成している。
In the first snubber circuit 3θO, the first snubber circuit 3θO is connected in series with the thyristor hook as a switching element, and is parallel to the first snubber circuit θO as a whole (therefore, parallel to A− of GTO/ )It is connected to the. Resistor /3 and diode Y/s form a discharge circuit for first capacitor /2.

ゲート点弧回路aOθは、GT○/のアノードとカン−
1間の電圧Vカの変化率eLvA/   をコンit デンサig 、抵抗/qにより検出し avA/  が
設定t 値以上になるとツェナーダイオード20.抵抗ノ/を通
じてトランジスタ〃のペースに電流を流し、トランジス
タΩがオンすると抵抗:131/Cよりtランジスタ/
? (7) ペースに電流が流れ、トランジスタ/7が
オンして電流を流し、ザイリスタ/グをオンさせるよう
になっている。
The gate ignition circuit aOθ connects the anode and can of GT○/.
The rate of change eLvA/ of the voltage V between 1 and 1 is detected by the capacitor ig and the resistor /q, and when avA/ exceeds the set value t, the Zener diode 20. Current flows through the resistor / to the pace of the transistor 〃, and when the transistor Ω is turned on, the resistance: 131/C flows through the transistor 〃.
? (7) When current flows through the pace, transistor/7 turns on, causing current to flow and turning on the Zyristor/G.

次に、動作を説明する(第9図参照)、GT○/の電流
を王□ 、GTO/のアノ−Pとカン−1間電圧を■よ
、■6の変化率をclVA、/a2.サイリスタフグの
オン−オフ動作を/グとしてそれぞれの波形を表わす。
Next, the operation will be explained (see Fig. 9). The current of GT○/ is □, the voltage between anno-P and can-1 of GTO/ is 2, the rate of change of 6 is clVA, /a2. The on-off operation of the thyristorog is expressed as /g, and the respective waveforms are shown.

なお1図中において、aはGTO/のターンオフ電流が
大きい場合、bは小さい場合を示す。
In FIG. 1, a indicates a case where the turn-off current of GTO/ is large, and b indicates a case where it is small.

まず、ターンオフ電流が小さい場合(1))は2タ一ン
オフ時のd1A/61も小ざく電圧dV、4.も小さい
のでA−に閾電圧vえは(blで示すようになり。
First, when the turn-off current is small (1)), the voltage d1A/61 at the time of 2-turn off is also small, 4. Since the voltage is also small, the threshold voltage ve at A- is as shown by (bl).

またこのとき  A、/lltも設定値により低いこと
からツェナーダイオードユ0は導通せず、トランジスタ
/7.二はオフ状態を保つ。したがって、サイリスタ/
llはオフの壕まである。このため−GT○/の第1ス
ナツク回路、200のみが作動し−このときのスナバ損
失は少ない。
Also, at this time, since A, /llt is also low due to the set value, Zener diode unit 0 does not conduct, and transistor /7. The second stays off. Therefore, thyristor/
ll even has an off trench. For this reason, only the first snubber circuit 200 of GT○/ is operated, and the snubber loss at this time is small.

次に、GTO/のターンオフ電流工えが(a)の如く大
きくなると、GT○/の電流ターンオフ時間t2〜t3
はターンオフ電流エアに影響されることが少なくほぼ一
定であるという特性があり、aI人7.、は工。が大き
くなる処っれて大きくなる。
Next, when the turn-off current of GTO/ becomes large as shown in (a), the current turn-off time of GT○/ is t2 to t3.
has the characteristic that it is hardly affected by the turn-off current air and remains almost constant. , hako. As it gets bigger, it gets bigger.

このため−電圧■、はこの電流エアの減少分がコンデン
サ二を充電するので(a)に示すように急激に上昇する
。工。が(a)の場合のdVA7.、は(a)に示すよ
うに大きくなり、設定値Kを超えると第3図のツェナー
ダイオード〃に電流が流れてトランジスタ二をオンし、
かつトランジスタ/7をオンしてサイリスク/lIを点
弧せしめる。サイリスタ/lIがオンすると、コンデン
サ/2がスナバ回路として投入されることにより、電圧
■えは実線で示す如く著しく減少きせることができる。
Therefore, the -voltage (2) rapidly increases as shown in (a) because the decreased current air charges the capacitor (2). Engineering. dVA7. when (a). , increases as shown in (a), and when it exceeds the set value K, current flows through the Zener diode shown in Figure 3, turning on transistor 2,
Then, transistor /7 is turned on to ignite Cyrisk /lI. When the thyristor /I is turned on, the capacitor /2 is connected as a snubber circuit, so that the voltage change can be significantly reduced as shown by the solid line.

すなわち、サイリスタフグのオンにより電圧上昇率dV
A/、、が低下するのでGTO/のターンオフ損失Pも
減少する。このようにして、GTOのターンオフ時の負
担を著しく軽減し、大電流をターンオフすることができ
る。
In other words, the voltage increase rate dV is increased by turning on the thyristor hook.
Since A/, , is reduced, the turn-off loss P of GTO/ is also reduced. In this way, the load on turning off the GTO can be significantly reduced and a large current can be turned off.

本発明の他の実施例を第S図に示す。この実施例は、G
TO/のターンオフ用ゲート信号を、直流電源30から
トランジスタ3/をターンオフ信号■offによりオン
させることにより変圧器32の極性方向G(出力し、抵
抗33によりサイリスタ3qをオンぢせてGT○/のゲ
ートに逆電流を流し+ GTO/をターンオフさせるよ
うにしたものである。そして、このターンオフ信号を変
圧器3Sによりサイリスタ/Ilのオン信号電源として
使用するようl(シたもので−その他の構成ならびに動
作は同様なので説明は省略する。
Another embodiment of the invention is shown in FIG. In this example, G
The turn-off gate signal of TO/ is outputted in the polar direction G of the transformer 32 by turning on the transistor 3/ from the DC power supply 30 with the turn-off signal ■off, and the resistor 33 turns on the thyristor 3q to turn on the transistor 3/. A reverse current is applied to the gate of the thyristor to turn off the GTO/.Then, this turn-off signal is used by the transformer 3S as an on-signal power source for the thyristor/I. Since the configuration and operation are the same, the explanation will be omitted.

このような構成とすることにより、サイリスタ/例まG
TO/のターンオフ信号にのみ同期してオンするため、
サイリスタ/lの誤動作の確率を減少することができ、
信頼性の向上に資することができる。
With this configuration, thyristor/eg G
Because it turns on only in synchronization with the turn-off signal of TO/,
The probability of malfunction of thyristor/l can be reduced,
This can contribute to improving reliability.

なお、GTOが小容量の場合には、ダイオード3を省略
して差支えない。
Note that if the GTO has a small capacity, the diode 3 may be omitted.

なおまた、複数の()Toを直列に接続して用いる場合
にも上述の構成をとることによって、ターンオフ時の各
GTOの電圧分担のアンバランスにd■ よる Viの悪化をも防止しうる。
Further, even when a plurality of ()Tos are connected in series and used, by employing the above-mentioned configuration, it is possible to prevent deterioration of Vi due to imbalance in the voltage sharing of each GTO at the time of turn-off.

〔発明の効果〕〔Effect of the invention〕

以上の通り1本発明によれば、軽負荷時においてはスナ
ノ々コンデンサを小さくして運転し、それによって損失
を少くすることができるので省エネルギに寄与する。一
方、過負荷時や過電流時等の異常時においてはGTOの
アノ−Pとカソード間電圧の電圧変化率(上昇率)を検
出して、設定値以上の場合には第コのスナ・々コンデン
サを追加することでGTOのターンオフ損失を著しく軽
減させるとともに、大電流を容易にターンオフすること
ができるものである。
As described above, according to one aspect of the present invention, when the load is light, the nanocapacitor is operated with a smaller size, thereby reducing loss, thereby contributing to energy saving. On the other hand, in abnormal situations such as overload or overcurrent, the voltage change rate (rate of rise) of the voltage between the GTO's anode and cathode is detected, and if it exceeds the set value, the By adding a capacitor, the turn-off loss of the GTO can be significantly reduced, and a large current can be easily turned off.

【図面の簡単な説明】[Brief explanation of the drawing]

第7図は従来のスナ・4回路の例を示す回路図、第2図
は第1図の回路の各部の信号波形を示す波形図。 第3図は本発明によるスナバ回路の一実施例を示す回路
図。 第4図は第3図の回路の各部の1g号波形を示す波形図
、 第5図は他の実施例を示す回路図である。 100・・ゲート消弧回路、20θ・・・第1スナ・ぐ
回路。 300・・・第Ωスナバ回路、+100・・−ゲート点
弧回路、/・・・GT○1.2・・第1コンデンサ、3
・・・ダイオード−1I・・・抵抗、7.2−・・第1
コンデンサ、/3・・・抵抗、//l・・ザイリスタ、
/S・・・ダイオード、/乙、 /9 、.2/ 。 、、!咥・・抵抗、7g・・・コンデンサ、20・・・
ツェナーダイオード、/7.ム・・・トランジスタ、 
2’l 、 3C1・・・直流電源。 3.2 、 J5・・・変圧器。 出願人代理人  猪  股     清栴1 図 A 栴2M tl  ↑2↑314 粥4図
FIG. 7 is a circuit diagram showing an example of a conventional four-sunner circuit, and FIG. 2 is a waveform diagram showing signal waveforms at various parts of the circuit of FIG. FIG. 3 is a circuit diagram showing an embodiment of the snubber circuit according to the present invention. FIG. 4 is a waveform diagram showing the 1g waveform of each part of the circuit of FIG. 3, and FIG. 5 is a circuit diagram showing another embodiment. 100...Gate arc extinguishing circuit, 20θ...1st snap circuit. 300...Ωth snubber circuit, +100...-gate ignition circuit, /...GT○1.2...1st capacitor, 3
...Diode-1I...Resistance, 7.2-...1st
Capacitor, /3...Resistor, //l...Zyristor,
/S...diode, /B, /9,. 2/. ,,! Mouth...Resistance, 7g...Capacitor, 20...
Zener diode, /7. M...transistor,
2'l, 3C1...DC power supply. 3.2, J5...Transformer. Applicant's agent Inomata Kiyosu 1 Diagram A Shimizu 2M tl ↑2↑314 Porridge 4 Diagram

Claims (1)

【特許請求の範囲】 自己消弧形半導体のアノードとカソード間に第1のコン
デンサおよびインピーダンスよりなる直列回路が接続さ
れたスナバ々回路において、前記自己消弧形半導体素子
のアノードとカソードとの間に接続された第コのコンデ
ンサおよびスイッチング素子からなる直列回路と。 前記自己消弧形半導体素子のアノードとカッーP間電圧
の上昇率が設定値以上になったとき前記スイッチンク°
素子を閉じる信号を出力する制御回路と。 を備えたことを特徴とする自己消弧形半導体素子のスナ
バ回路。
[Scope of Claims] In a snubber circuit in which a series circuit including a first capacitor and an impedance is connected between an anode and a cathode of a self-arc-extinguishing semiconductor element, A series circuit consisting of a second capacitor and a switching element connected to When the rate of increase in the voltage between the anode of the self-extinguishing semiconductor element and the capacitor P exceeds a set value, the switching
A control circuit that outputs a signal to close the element. A snubber circuit for a self-extinguishing semiconductor element, characterized by comprising:
JP4007583A 1983-03-11 1983-03-11 Snubber circuit of self-extinguishing type semiconductor element Pending JPS59165958A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4007583A JPS59165958A (en) 1983-03-11 1983-03-11 Snubber circuit of self-extinguishing type semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4007583A JPS59165958A (en) 1983-03-11 1983-03-11 Snubber circuit of self-extinguishing type semiconductor element

Publications (1)

Publication Number Publication Date
JPS59165958A true JPS59165958A (en) 1984-09-19

Family

ID=12570802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4007583A Pending JPS59165958A (en) 1983-03-11 1983-03-11 Snubber circuit of self-extinguishing type semiconductor element

Country Status (1)

Country Link
JP (1) JPS59165958A (en)

Similar Documents

Publication Publication Date Title
US4697219A (en) Snubber circuit for gate turnoff thyristor
JP2957407B2 (en) Three-level inverter device
JPS5855749B2 (en) Gate turn-off thyristor protection device
JPS59165958A (en) Snubber circuit of self-extinguishing type semiconductor element
FI78585C (en) ELECTRONIC COUPLING.
CN115276388A (en) Single-tube surge current suppression circuit started by pulse load
SE513876C2 (en) Welding converter and ways to control a welding converter
JPH10174424A (en) Power converter
CN109217655B (en) Power supply capable of prolonging maintenance time after power failure
JPS5935571A (en) Overcurrent suppressing device for power inverter circuit
JPH01231655A (en) Switching element protection circuit in power converter
JP3296408B2 (en) Power converter
JPS6244064A (en) Overvoltage suppressor
JPH0270258A (en) Protection circuit for switching element in power conversion device
JPS58222786A (en) Controlling method for current type inverter device
JP2636299B2 (en) Lighting device for DC discharge lamp
JPS6351722A (en) Power converter
JPH06351230A (en) Power converter
JPS5932233Y2 (en) Current source inverter device
JPS6281977A (en) Current balancer for series connection type dc-dc converter
JPS60106371A (en) Protecting circuit of turn off thyristor
JPS59122380A (en) Thyristor malfunction detecting circuit
JPS61207167A (en) Snubber circuit of gto thyristor
JPH0330324B2 (en)
JPS60176464A (en) Absorber circuit of self-extinguishing type switching element