JPS59160336A - Returning circuit - Google Patents

Returning circuit

Info

Publication number
JPS59160336A
JPS59160336A JP58033816A JP3381683A JPS59160336A JP S59160336 A JPS59160336 A JP S59160336A JP 58033816 A JP58033816 A JP 58033816A JP 3381683 A JP3381683 A JP 3381683A JP S59160336 A JPS59160336 A JP S59160336A
Authority
JP
Japan
Prior art keywords
transistor
terminal
signal
output terminal
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58033816A
Other languages
Japanese (ja)
Inventor
Masayuki Sugaya
菅谷 公志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58033816A priority Critical patent/JPS59160336A/en
Publication of JPS59160336A publication Critical patent/JPS59160336A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

PURPOSE:To eliminate the need for a relay and reduce power consumption and to reduce package area by utilizing switching transistors (TR) and constituting a return loop. CONSTITUTION:When an H-level signal is applied to a control input terminal 1, the switching TR1 and TR2 turn on and transmission signals supplied from terminals 4 and 6 are sent out from a terminal 3 to an in-use circuit which is not shown in a figure through the TR1 and TR2 and a transformer 2. In this case, switches SW1 and SW2 are placed on sides of a receiving transformer as shown in the figure, so a reception signal from a terminal is led to a reception output terminal 11 through a receiving transformer 9. On the other hand, when an L- level signal is applied to the control input terminal 1, the TR1 and TR2 turn off and the switches SW1 and SW2 are connected to sides of a terminal opposite to the states in the figure at the same time, returning the transmit signals which are applied to the terminals 4 and 6 to the reception output terminal 1.

Description

【発明の詳細な説明】 本発明は、トランジスタのスイッチング作動によシデー
タ信号の送信路への送出及び受信出力端子への折シ返し
を択一的に行なう折シ返し回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a folding circuit that selectively sends a data signal to a transmission path and folds it back to a receiving output terminal through a switching operation of a transistor.

従来、アナログの送信データ信号を送信路に送出すると
共に受信データ信号を受信出力端子に取り込む通信モー
ドと、送信データ信号を受信出力端子へ折り返すモード
との双方を有する折シ返し回路には、リレーが設けられ
ている。このため、消費電力が太きぐなシ、実装面積も
太きぐなるという欠点があった。
Conventionally, relays have been used in loop-back circuits that have both a communication mode in which an analog transmit data signal is sent to a transmission path and a received data signal is taken into a reception output terminal, and a mode in which the transmitted data signal is looped back to a reception output terminal. is provided. For this reason, there are disadvantages in that the power consumption is large and the mounting area is also large.

本発明は上記欠点を除去したものであシ、トランジスタ
を利用することによシ、消費電力を小となし、かつ実装
面積を小さくシ、動作安定で安価な折り返し回路を提供
することを目的とする。
The present invention has been made to eliminate the above-mentioned drawbacks, and aims to provide a folding circuit that uses transistors, has low power consumption, a small mounting area, stable operation, and low cost. do.

本発明は、制御信号を受けてオン・オフ作動をするスイ
ッチング・トランジスタ及びこのトランジスタに縦積み
されかつ第1のデニタ信号により制御されて能動するト
ランジスタよシ構成した第1の)ランジスタの組と、上
記制御信号を受けてオン・オフ作動をするスイッチング
曽トランジスタ及びこのトランジスタに縦積みされかつ
第2のデータ信号によシ制御されて能動するトランジス
タの組と、上記第1及び第2のトランジスタの組の9荷
となり、上記第1及び第2のデータ信号の差信号を送信
路に送出する送信トランスと、上記制御信号により制御
され、受信出力端子を上記トランジスタの組の中点と受
信トランスの出力端子に択一的に切換接続するスイッチ
とから構成されている。
The present invention comprises a switching transistor that is turned on and off in response to a control signal, and a first transistor set that is stacked vertically on the switching transistor and is activated under the control of a first monitor signal. , a switching transistor that turns on and off in response to the control signal, a set of transistors stacked vertically on this transistor and activated under the control of a second data signal, and the first and second transistors. a transmitting transformer that sends a difference signal between the first and second data signals to the transmitting path; and a receiving transformer that is controlled by the control signal and connects the receiving output terminal to the midpoint of the pair of transistors. and a switch that selectively connects to the output terminal of the output terminal.

以下、本発明の一実施例を図面に基づいて説明する。図
中、1は制御信号入力端子を示し、Hレベル又はLレベ
ルの制御信号が入力される。制御信号入力端子1は一対
のNPN型のスイッチング−トランジスタTrt 、 
Trzのベースに接続されておす、スイッチング・トラ
ンジスタTrs 、 Trzのコレクタは送信トランス
2の一次側コイルを介して互いに接続されている。なお
、3は送信線路端である。
Hereinafter, one embodiment of the present invention will be described based on the drawings. In the figure, 1 indicates a control signal input terminal, into which an H level or L level control signal is input. The control signal input terminal 1 is connected to a pair of NPN switching transistors Trt,
The switching transistor Trs connected to the base of Trz and the collector of Trz are connected to each other via the primary coil of the transmission transformer 2. Note that 3 is the end of the transmission line.

4は第1のデータ入力端子であり、これにはNPN型の
トランジスタTr3のベースが接続しておシ、このトラ
ンジスタTriはスイッチング拳トランジスタTrs 
K縦積みされている。したがって、スイッチング・トラ
ンジスタTrrとこれに縦積みしたトランジスタ’fr
sは第1のトランジスタの組5を構成している。同様に
、6は第2のデータ入力端子であり、これにはNPN型
のトランジスタTr4のベースが接続しておシ、このト
ランジスタTraはスイッチング・トランジスタTr2
に縦積みされている。スイッチング・トランジスタTr
2トこれに縦積みしたトランジスタTr4は第2のトラ
ンジスタの組7を構成している。トランジスタTraの
コレクタは抵抗R1を介してバッテリBに接続されてお
り、またトランジスタTr<のコレクタも抵抗R2を介
してバッテリBに接続されている。なお、バッテリBは
送信トランス2のタップに接続している。
4 is a first data input terminal, to which the base of an NPN transistor Tr3 is connected, and this transistor Tri is a switching transistor Trs.
K is stacked vertically. Therefore, the switching transistor Trr and the transistor 'fr
s constitutes a first transistor set 5. Similarly, 6 is a second data input terminal, to which the base of an NPN transistor Tr4 is connected, and this transistor Tra is connected to a switching transistor Tr2.
are stacked vertically. switching transistor Tr
Two transistors Tr4 stacked vertically constitute a second transistor set 7. The collector of the transistor Tra is connected to the battery B via a resistor R1, and the collector of the transistor Tr< is also connected to the battery B via a resistor R2. Note that the battery B is connected to the tap of the transmitting transformer 2.

8は受信線路端を示し、受信トランス9を介してこの出
力端子10に接続している。11は受信出力端子であり
、これは上記制御信号にょシ制御されて切換わるスイッ
チSW1. SW2の作動にょシ、トランジスタT+z
 、 Traのコレクタに接続するデータ端子12又は
受信トランス9の出力端子1oに接続する。
Reference numeral 8 indicates a receiving line end, which is connected to this output terminal 10 via a receiving transformer 9. 11 is a reception output terminal, which is switched by switches SW1. SW2 operation, transistor T+z
, connected to the data terminal 12 connected to the collector of Tra or the output terminal 1o of the receiving transformer 9.

まず、制御入力端子1にHレベルの制御信号が印加され
ると、スイッチング番トランジスタTrs。
First, when an H level control signal is applied to the control input terminal 1, the switching transistor Trs.

Trzは共に導通状態となる。またトランジスタTr3
は第1のデータ信号に応じたコレクタ電圧を発生すると
共に、トランジスタ’l’r4は第2のデータ信号に応
じたコレクタ電圧を発生し、両コレクタ電圧に送信トラ
ンス2の一次側コイルに夫々スイッチング・トランジス
タTrl、 Trzを介して供給され、コレクタ電圧の
電圧差が送信路に送出される。一方、この時、Hレベル
の制御信号により制御されたスイッチSWi 、 SW
2 は受信トランス9の出力端子10に連動的に切換え
られている。したがって受信線路端8に印加された電圧
は受信出力端子11に現われる。このように、制御信号
がHレベルの時、第1及び第2データ信号の差信号が送
信路に送出されると共に、受信路から受信線路端5の電
圧が受信出力端11に出力され、通常の通信モードが形
成されることになる。
Both Trz become conductive. Also, transistor Tr3
generates a collector voltage in accordance with the first data signal, and transistor 'l'r4 generates a collector voltage in accordance with the second data signal, and switches both collector voltages to the primary coil of the transmitting transformer 2, respectively.・It is supplied through the transistors Trl and Trz, and the voltage difference between the collector voltages is sent out to the transmission path. On the other hand, at this time, the switches SWi and SW controlled by the H level control signal
2 is operatively switched to the output terminal 10 of the receiving transformer 9. The voltage applied to the receiving line end 8 therefore appears at the receiving output terminal 11. In this way, when the control signal is at H level, the difference signal between the first and second data signals is sent out to the transmission path, and the voltage at the reception line end 5 is output from the reception path to the reception output end 11. communication modes will be formed.

次に、制御入力端子1に印加される制御信号がLレベル
になると、スイッチング・トランジスタTrx 、 T
rzは共に非導通状態となシ、トランジスタTr2. 
Tr4のコレクタ電圧は送信トランス2に印加されず、
したがって送信線路端は無信号状態となる。へ一方、こ
の時、Lレベルの制御信号によシ制御されたスイッチS
W’+ 、 SW2はデータ端子12に連動的に切換え
られている。したがって、受信線路端5の電圧は受信出
力端11に出力されず、トランジスタTr2. Tr4
のコレクタ電圧すなわち第1及び第2のデー タ信号が
スイッチSW1及びSW2を夫々介して受信出力端子1
1Vc現われる。つt、b、制御信号がLレベルの時、
送信路は無信号状態であり、受信出力端子11には第1
及び第2のデータ信号が折シ返されることになる。
Next, when the control signal applied to the control input terminal 1 becomes L level, the switching transistors Trx, T
Both transistors Tr2 and Tr2 are in a non-conductive state.
The collector voltage of Tr4 is not applied to the transmitting transformer 2,
Therefore, there is no signal at the end of the transmission line. On the other hand, at this time, the switch S controlled by the L level control signal
W'+ and SW2 are switched in conjunction with the data terminal 12. Therefore, the voltage at the receiving line end 5 is not output to the receiving output end 11, and the voltage at the receiving line end 5 is not outputted to the receiving output end 11, and the voltage at the receiving line end 5 is not outputted to the receiving output end 11. Tr4
The collector voltage of
1Vc appears. t, b, when the control signal is at L level,
The transmission path is in a no-signal state, and the reception output terminal 11 has the first
and a second data signal will be returned.

本実施例においては、スイッチング・トランジスタ’l
’r+ 、 Tr2を用いであるため、消費電力を軽減
し、かつ実装面積を小さくし得、しかも動作安定で安価
であるという利点を有する。なお、上記実施例において
トランジスタ’l’r1〜T1mはすべてNPN型のも
のを用いたが、PNP型のものを使用してもよい。
In this embodiment, the switching transistor 'l
'r+, Tr2 is used, so it has the advantage of reducing power consumption, reducing the mounting area, and being stable in operation and inexpensive. In the above embodiment, all of the transistors 'l'r1 to T1m are of the NPN type, but they may be of the PNP type.

以上、説明した様に、本発明に係る折り返し回路は、制
御信号を受けて作動するスイッチング・トランジスタを
利用したため、従来のリレーに比し、消費電力の軽減及
び実装面積の縮小化ができ、動作が安定であり、性能の
向上を図シ得、しかも安価であるという特長を有する。
As explained above, since the folding circuit according to the present invention uses a switching transistor that operates in response to a control signal, it can reduce power consumption and the mounting area compared to conventional relays. It has the characteristics of being stable, offering improved performance, and being inexpensive.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る折り返し回路の一実施例、を示す
回路図である。 1・・・制御信号入力端子 2・・・送信トランス3・
・・送信線路端  4・・・第1のデータ入力端子5・
・・第1のトランジスタの組 6・・・第2のデータ入力端子 7・・・第2のトランジスタの組  8・・・受信線路
端9・・・受信トランス 10・・・受信トランスの出
力端子11・・・受信出力端子   12・・・データ
端子Trl、 ’fr2・・・スイッチング・トランジ
スタTr31Tr4・・・トランジスタ  B・・・バ
ッテリR1,R2抵抗    SW+ 、 SW2・・
・スイッチ出願人  日本電気株式会社 第1図 W2
FIG. 1 is a circuit diagram showing one embodiment of a folding circuit according to the present invention. 1... Control signal input terminal 2... Transmission transformer 3.
...Transmission line end 4...First data input terminal 5.
...First transistor set 6...Second data input terminal 7...Second transistor set 8...Receiving line end 9...Receiving transformer 10...Output terminal of receiving transformer 11...Reception output terminal 12...Data terminal Trl, 'fr2...Switching transistor Tr31Tr4...Transistor B...Battery R1, R2 resistance SW+, SW2...
・Switch applicant: NEC Corporation Figure 1 W2

Claims (1)

【特許請求の範囲】 制御信号を受けてオン・オフ作動をするスイッチング・
トランジスタ及びこのトランジスタに縦積みされかつ第
1のデータ信号により制御されて能動するトランジスタ
より構成した第1のトランジスタの組と、 前記制御信号を受けてオン・オフ作動をするスイッチン
グ・トランジスタ及びこのトランジスタに縦積みされか
つ第2のデータ信号により制御されて能動するトランジ
スタより構成した第2のトランジスタの組と、 前記第1及び第2のトランジスタの組の負荷となり、前
記第1及び第2のデータ信号の差信号を送信路に送出す
る送信トランスと、 前記制御信号により制御され、受信出力端子を前記トラ
ンジスタの組の中点と受信トランスの出力端子に択一的
に切換接続するスイッチとからなる折シ返し回路。
[Claims] A switching device that operates on and off in response to a control signal.
A first transistor set consisting of a transistor and a transistor vertically stacked on this transistor and activated under control of a first data signal; a switching transistor that is turned on and off in response to the control signal; and this transistor. a second set of transistors configured of transistors stacked vertically and activated under the control of a second data signal; It consists of a transmitting transformer that sends a signal difference signal to a transmitting path, and a switch that is controlled by the control signal and selectively connects the receiving output terminal to the midpoint of the set of transistors and the output terminal of the receiving transformer. Folding circuit.
JP58033816A 1983-03-03 1983-03-03 Returning circuit Pending JPS59160336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58033816A JPS59160336A (en) 1983-03-03 1983-03-03 Returning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58033816A JPS59160336A (en) 1983-03-03 1983-03-03 Returning circuit

Publications (1)

Publication Number Publication Date
JPS59160336A true JPS59160336A (en) 1984-09-11

Family

ID=12396998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58033816A Pending JPS59160336A (en) 1983-03-03 1983-03-03 Returning circuit

Country Status (1)

Country Link
JP (1) JPS59160336A (en)

Similar Documents

Publication Publication Date Title
JPH0563124U (en) Differential line driver
EP0282597A1 (en) Wireless handset for a telephone set
JPS59160336A (en) Returning circuit
JP2655617B2 (en) Folding circuit
JPS59205831A (en) Structure of remote switching circuit
JPH0528838Y2 (en)
JP2781061B2 (en) Two-wire TV intercom system
JPS5936046Y2 (en) Transmission/reception switching circuit
JPS6084051A (en) Folding circuit
JPH09153886A (en) Serial communication circuit
JPS6312604Y2 (en)
JP2885472B2 (en) Digital transmission equipment
KR900015482A (en) I / O switching circuit
JPH0526381B2 (en)
JP3344878B2 (en) Interface circuit for bidirectional communication
JPH04364333A (en) Signal holding circuit
JP2506658B2 (en) Button telephone device
JPH04358493A (en) Bipolar signal drive/receive system
JPS60105352A (en) Telephone-set circuit
US5400398A (en) Electronic telephone set with low power hook switch
JPH07312637A (en) Dc load circuit
JPS6312603Y2 (en)
JPS61283261A (en) Dial confirming tone circuit
JPS6322779Y2 (en)
JPH04271621A (en) Antenna switching device