JPS59159665A - Inspecting device of output circuit unit - Google Patents

Inspecting device of output circuit unit

Info

Publication number
JPS59159665A
JPS59159665A JP3233283A JP3233283A JPS59159665A JP S59159665 A JPS59159665 A JP S59159665A JP 3233283 A JP3233283 A JP 3233283A JP 3233283 A JP3233283 A JP 3233283A JP S59159665 A JPS59159665 A JP S59159665A
Authority
JP
Japan
Prior art keywords
circuit unit
output circuit
switch
malfunction
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3233283A
Other languages
Japanese (ja)
Inventor
Joji Takera
武良 丈治
Tsuneo Onishi
大西 常夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3233283A priority Critical patent/JPS59159665A/en
Publication of JPS59159665A publication Critical patent/JPS59159665A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode

Abstract

PURPOSE:To shorten the inspecting time of an output circuit unit by generating a malfunction detecting pulse when the voltage across the terminal of the output circuit unit using a semiconductor switch element is the preset voltage or higher, and displaying through discriminating means. CONSTITUTION:Bias means 5 for applying a power source 7 is connected through signal inputting means 4 for applying an ON signal at the suitable timing and a suitable load 6 to an output circuit unit 1 having switch means 2 using a semiconductor switch element and its control circuit 3. The voltage across the terminal of the means 2 is applied to malfunction detecting means 9, which outputs a malfunction detection pulse when the input is the preset voltage or higher to set malfunction data set means 10. It is then read out by malfunction discriminating means 11 including a CPU, and displayed on a display unit. Accordingly, the malfunction of the operation of the switching means 2 can be automatically inspected, thereby remarkably shortening the inspecting time.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体スイッチ素子を用いてスイッチ手段が
形成された出力回路ユニットの検査装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an inspection device for an output circuit unit in which a switch means is formed using a semiconductor switch element.

〔背景技術〕[Background technology]

従来、双方向性凸端子サイリスタのような半導体スイッ
チ素子を用いてスイッチ手段が形成イッチ手段がオンさ
れてから20−30サイクル以内に半サイクルだけスイ
ッチ手段がオフするという動作異常があった。但し、第
1図はスイッチ手段の両端電圧(■2)の波形を示して
おり、同図(b)は正常時の波形である。ところで、従
来、このような鴛力作異常を検査する(こ(ま、オシロ
スコーづを用いてスイッチ手段の両端?J圧(■2)波
形を観測していたが、波形“成孔作業が煩しく検査時間
が長くかかる上、検使ミスも起き易いという欠点があっ
た。
Conventionally, a semiconductor switch element such as a bidirectional convex terminal thyristor is used to form a switch means, and there has been an operational abnormality in which the switch means is turned off for only half a cycle within 20 to 30 cycles after the switch means is turned on. However, FIG. 1 shows the waveform of the voltage (2) across the switch means, and FIG. 1(b) shows the waveform at normal times. By the way, in the past, in order to inspect for such anomalies in power output, the waveform of the pressure (2) at both ends of the switch means was observed using an oscilloscope. The drawbacks were that inspections took a long time and errors were likely to occur.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に怒みて為されたものであり、検査作
業が簡単になって検査時間を短神でき、しかも検査ミス
も起き難い出力回路ユニットの検を装置を提供すること
にある。
The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an apparatus for inspecting an output circuit unit that simplifies inspection work, reduces inspection time, and prevents inspection errors from occurring.

〔発明の開示〕[Disclosure of the invention]

(実施例) 第2図および第5図は本発明一実施例を示すもので、(
1)は出力回路ユニットであり、双方向性5端子サイリ
スタのような半導体スイッチ素子を用いたセ0り0スス
イッチ回路よりなるスイッチ手段(2)と、入力される
制御信号にてスイッチ手段(2)を制御するスイッチ制
御回路(3)とで構成されている。なお、スイッチ手段
(2)は半導体スイッチ素子とリレー接点とを用いたハ
イブリッドタイプのものでも良い。(4)はスイッチ制
御回路(3)に適宜タイ三ンジでオン制御信号(Von
)を入力する信号入力手段、(5)は出力回路ユニット
(1)のスイッチ手段(2)に適当な負荷(6)を介し
て電源(7)を印加するバイアス手段であり、(8)は
J”lイアス制御用のリレー接点であり、出力回路ユニ
ット(1)にオン制御信号(Von)が入力されてスイ
ッチ手段(2)がオンされたとき、リレー接点(8)が
オンされておれば、負荷(6)にスイッチ手段(2)を
介して電源(7)が印加されるようになっている。(9
)はスイッチ手段(2)の両端電圧(v2)が予め設定
された電圧以上のとき異常検知パルスを出力する異常検
出手段であり、タイオードづリッジ(DB)と、抵抗(
RI XR2)と、ツェナ交イオード(ZD)と、ホト
カプラ(pc)と、コンデンサ(C)とで構成されてお
り、タイオードブリッジ(DB)出力が・υエナタイオ
ード(ZD)のツェナ電圧(例えば1OOV)以上のと
き、ホト力づう(PC)の発光タイオードが点灯してホ
トトラシジスタがオンして負パルスよりなる異音検知パ
ルスが出力される。ndはJKフリップフOツブ(FF
)および5ステートバツフア(Ba)よりなる異常デー
タセット手段であり、オシ制御信号(Von)の始端か
ら予め設定された期間T(例えば0.5秒)だけすなわ
ちクリア端子がHしベルの開作動され、異常検出手段(
9)から出力される異常検知パルスの立下りで異常デー
タがセット(Qが“H”、Qが“L”)される。Ql)
は異常データセット手段Of)に異常データがセットさ
れているかどうかによって出力回路ユニット(1)の動
作異常を判別する異常判別手段であり、CPUUを用い
て形成されており、イシタ7フエースα9を介して異常
検出手段(9)および異常データセット手段α0よりな
る検査ユニット(5)に接続されており、出力回路ユニ
ット(1)の検査結果はLEDを用いたディスプレイ(
141に表示される。図中u9はバイアス制御用リレー
などを制御するリレー制御部、Qdは電源スィッチ、検
査スタートスイッチなどの入力切換スイッチである。な
お、実施例では信号入力手段(4)のオン制御部@(−
’JOn )の出力タイ三シタはCPUαのから制御さ
れるようになっている。
(Example) Figures 2 and 5 show an example of the present invention.
Reference numeral 1) is an output circuit unit, which includes a switching means (2) consisting of a power-on switch circuit using a semiconductor switching element such as a bidirectional 5-terminal thyristor, and a switching means (2) which is configured by an input control signal. 2) and a switch control circuit (3) for controlling the switch control circuit (3). Note that the switch means (2) may be of a hybrid type using a semiconductor switch element and a relay contact. (4) is an on control signal (Von
), (5) is a bias means for applying a power supply (7) to the switch means (2) of the output circuit unit (1) via a suitable load (6), and (8) is a signal input means for inputting This is a relay contact for controlling the J"l ear. When the on control signal (Von) is input to the output circuit unit (1) and the switch means (2) is turned on, the relay contact (8) is turned on. For example, the power source (7) is applied to the load (6) via the switch means (2).(9
) is an abnormality detection means that outputs an abnormality detection pulse when the voltage (v2) across the switch means (2) is higher than a preset voltage.
It consists of a zener diode (ZD), a photocoupler (PC), and a capacitor (C), and the diode bridge (DB) output is ) In the above case, the light emitting diode of the phototransistor (PC) lights up, the phototransistor turns on, and an abnormal noise detection pulse consisting of a negative pulse is output. nd is JK flip flop Otsubu (FF
) and a 5-state buffer (Ba), and the clear terminal is high for a preset period T (for example, 0.5 seconds) from the start of the oscillation control signal (Von), and the bell is opened. The abnormality detection means (
Abnormal data is set (Q is "H", Q is "L") at the falling edge of the abnormality detection pulse output from 9). Ql)
is an abnormality determining means that determines whether or not abnormal data is set in the abnormal data setting means Of), and is formed using the CPUU, and is The output circuit unit (1) is connected to an inspection unit (5) consisting of an abnormality detection means (9) and an abnormality data setting means α0, and the inspection results of the output circuit unit (1) are displayed on a display using an LED (
141. In the figure, u9 is a relay control unit that controls a bias control relay, etc., and Qd is an input changeover switch such as a power switch and an inspection start switch. In addition, in the embodiment, the ON control section of the signal input means (4) @(-
'JOn)'s output tie is controlled by the CPU α.

いま、検査ユニット(3)のソケットに被検査出力回路
ユニット(1)を装着して検査スタートスイッチを押す
と、CPU(2)からの指令でバイアス制御用のリレー
接点(8)がオンされ出力回路ユニット(1)のスイッ
チ手段(2)に負荷(6)を介して電源(7)が印加さ
れるとともに、異常データセット手段aOがリセットさ
れる。次に、信号入力手段(4)からオン制御信号(Y
on)が出力されると、出力回路ユニット(1)のスイ
ッチ制御回路(3)にてスイッチ手段(2)がオンされ
、スイッチ手段(2)の両端電圧(V2)は第1図に示
すような波形となる。ここに、スイッチ手段(2)のス
イッチ動作が同図(a)のように正常に行なわれている
場合には、異常検出手段(9)のタイオードづり・ソジ
(fiB)出力は常にツェナダイオード(ZD)のツェ
ナ電圧以下であり、異常検知パルスは出力されず、異常
データセット手段00のJKフリツづフロップ(FF)
の出力6は”H”レベルのままとなる。一方、スイッチ
手段(2)のスイッチ動作が同図(b)のように異常動
作になると、オンしなかった半サイクルにおいてスイッ
チ手段(2)の両端に電源(A C100V)が印加さ
れることになり、〈イオードブリッジ(DB)出力がツ
ェナづイオード(ZD)のツェナ電圧よりも大きくなっ
たときに異常検知パルスが出力され、JKフリツづフロ
ラづ(FF)に異常データがセ・υトされ、出力(Q)
が“L”レベルとなる。所定時間(T)後に異常判別手
段(11)のCPU 09から異常イータ続出し信号(
VR)が出力され、異常データセット手段00のJKフ
リッづフロツーj (FF)にセットされている異常ヂ
°−夕が読出され、異常データがセットされている場合
番こはディスプレイ(14)の動作異常を示すLEDを
点灯して表示し、異常データがセットされていなかった
場合には合格を示すLEDを点灯して表示する。ところ
で、上記検査装置ではスイッチ手段(2)が全く動作し
なかった場合と、第1図(b)のように動作初期の半サ
イクルだけ動作異常が発生する場合との区別ができない
ことになるが、上述した動作初期の動作異常は殆んどの
場合、動作直後から0.4秒以内に発生することがわか
っているので、例えば2〜3秒後に再び動作異常が起き
るかどうかを判別すれば両者を明確に区別でさることに
なる。すなわち、動作初期の検査にて動作異常が認めら
れ、2〜3秒後の再検査にても動作異常が認められた場
合にはスイッチ手段(2)が全く動作していないと判断
するわけである。
Now, when the output circuit unit (1) to be tested is attached to the socket of the test unit (3) and the test start switch is pressed, the relay contact (8) for bias control is turned on by a command from the CPU (2) and the output is output. Power (7) is applied to the switch means (2) of the circuit unit (1) via the load (6), and the abnormal data setting means aO is reset. Next, the ON control signal (Y
on) is output, the switch means (2) is turned on in the switch control circuit (3) of the output circuit unit (1), and the voltage (V2) across the switch means (2) becomes as shown in FIG. It becomes a waveform. Here, when the switch operation of the switch means (2) is performed normally as shown in FIG. (ZD) Zener voltage or less, no abnormality detection pulse is output, and the JK fritz flop (FF) of the abnormality data setting means 00
The output 6 remains at "H" level. On the other hand, if the switch operation of the switch means (2) becomes abnormal as shown in FIG. 〈When the diode bridge (DB) output becomes larger than the Zener voltage of the Zener diode (ZD), an abnormality detection pulse is output, and abnormal data is set in the JK Fritz Flora (FF). , output (Q)
becomes “L” level. After a predetermined time (T), the abnormal eta continuous output signal (
VR) is output, the abnormality data set in the JK flip float j (FF) of the abnormal data setting means 00 is read out, and if abnormal data is set, the number is displayed on the display (14). An LED indicating an operational abnormality is lit and displayed, and if no abnormal data has been set, an LED indicating a pass is lit and displayed. By the way, with the above inspection device, it is not possible to distinguish between a case where the switch means (2) does not operate at all and a case where an abnormal operation occurs only for the first half cycle as shown in FIG. 1(b). It is known that the above-mentioned malfunction at the initial stage of operation occurs within 0.4 seconds immediately after the operation in most cases, so it is necessary to determine whether the malfunction occurs again after 2 to 3 seconds, for example. A clear distinction will be made. In other words, if an abnormal operation is found in the initial inspection, and if an abnormal operation is also found in the re-inspection 2 to 3 seconds later, it is determined that the switch means (2) is not operating at all. be.

第4図はディスづレイα荀の表示変更方法を示すもので
、ファイバーケーブル(イ)の一端にディスづレイQ4
)の表示窓(14a)に嵌合される嵌合具@を設けると
ともに他端にパネル(イ)の表示用窓孔(ハ)に嵌着あ
るいは螺合される取付具(ハ)を設け、ファイバーケー
ブル圀の一端面(20a)を表示窓(工4a)内のLE
D 1幻に対向させ、他端面(20b)をパネル(イ)
の表示用窓穴@を介して露出させたものであり、ファイ
バーケーづル(′→の一端の嵌合具(21)をディスプ
レイa<のいずれの表示窓(14a)に嵌着するかを選
択することにより、表示用窓孔(ハ)を介して露出され
ているファイバーケーブル(イ)の端面(20b)にて
表示される表示内容が任意に選択できるようになってお
り、専用の表示切換回路を必要とせず、かつフィシ:の
影響を受けることなくディスづしイC14)の表示変更
を容易に行なうことができるものである。なお、このデ
ィスプレイα(4)の表示変更方法は他の表示装置に対
しても適用できることは言うまでもない。
Figure 4 shows how to change the display on the display.
) is provided with a fitting tool @ that fits into the display window (14a) of the panel (A), and a mounting tool (C) that is fitted or screwed into the display window hole (C) of the panel (A) is provided at the other end; One end surface (20a) of the fiber cable network is shown in the LE in the display window (4a).
D 1. Opposite the other end surface (20b) to the panel (a)
It is exposed through the display window hole @ of the fiber cable ('→), and determines which display window (14a) of the display a< the fitting tool (21) at one end of the fiber cable ('→ By selecting this, the display content displayed on the end face (20b) of the fiber cable (A) exposed through the display window hole (C) can be arbitrarily selected. This makes it possible to easily change the display on the display (C14) without requiring a switching circuit and without being affected by the screen. It goes without saying that this method of changing the display of display α(4) can also be applied to other display devices.

〔発明の効果〕〔Effect of the invention〕

本発明は上述のように、半導体スイッチ素子を用いてス
イッチ手段が形成された出方回路ユニットのスイッチ制
御回路に適宜タイ三、:/ジでオン制御信号を入力する
信号入力手段と、出方回路ユニットのスイッチ手段に適
当な負荷を介して電源を印加するバイアス手段と、スイ
ッチ手段の両端電圧が予め設定された電圧以上のとき異
常検知パルスを出力する異常検出手段と、オン制御信号
の始端から予め設定された期間だけ作動され異常検知パ
ルスが入力されたとき異常データがセットされる異常デ
ータセット手段と、異常データセット手段に異常データ
がセットされているか否かによって出力回路ユニットの
動作異常を判別する異常判別手段とで構成され、予め設
定された期間内においてスイッチ手段に動作異常が発生
していないがどうかをスイッチ手段の両端電圧をチェッ
クして検出し、動作異常発生時に得られる異常検知パル
スにて異常データを異常データセット手段に保持してお
き、その異常データに基いて動作異常を判別するように
なっており、スイッチ手段の動作異常が自動的に検査さ
れるようになっているので1オシロスコープを用いた従
来の検査装置に比較して検査作業における操作が簡単で
検査時間も大巾に短縮され、検査ミスも起き難いという
利点がある。
As described above, the present invention provides signal input means for appropriately inputting an on control signal to a switch control circuit of an output circuit unit in which a switch means is formed using a semiconductor switch element, and an output circuit. bias means for applying power to the switch means of the circuit unit via an appropriate load; abnormality detection means for outputting an abnormality detection pulse when the voltage across the switch means is equal to or higher than a preset voltage; and a starting end of the on control signal. Abnormal data setting means is activated for a preset period and sets abnormal data when an abnormality detection pulse is input; and an abnormality determination means for determining whether an abnormality has occurred in the switching means within a preset period by checking the voltage across the switching means, and detecting an abnormality detected when an abnormality occurs in the operation. Abnormal data is stored in the abnormal data setting means based on the detection pulse, and abnormal operation is determined based on the abnormal data, so that abnormal operation of the switch means is automatically inspected. Compared to conventional inspection equipment using a single oscilloscope, this has the advantage of being easier to operate during inspection work, greatly reducing inspection time, and being less prone to inspection errors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る出力回路ユニットの動作異常を示
す図、第2図および第5図は本発明一実施例の構成を示
す回路図、第4図はディスづレイの表示変更方法を示す
図である。 (1)は出力回路ユニット、(2)はスイッチ手段、(
3)はスイッチ制御回路、(4)は信号入力手段、(5
)はバイアス手段、(6)は負荷、(7)は電源、(9
)は異常検出手段、(10は異常データ保持手段、(1
1)は異常判別手段である。 代理人 弁理士  石 1)長 七
FIG. 1 is a diagram showing an abnormal operation of the output circuit unit according to the present invention, FIGS. 2 and 5 are circuit diagrams showing the configuration of an embodiment of the present invention, and FIG. 4 is a diagram showing a display change method of the display. FIG. (1) is an output circuit unit, (2) is a switch means, (
3) is a switch control circuit; (4) is a signal input means; (5) is a signal input means;
) is the bias means, (6) is the load, (7) is the power supply, (9
) is an abnormality detection means, (10 is an abnormality data holding means, (1
1) is an abnormality determination means. Agent Patent Attorney Ishi 1) Choshichi

Claims (1)

【特許請求の範囲】[Claims] (1)半導体スイッチ素子を用いてスイッチ手段が形成
された出力回路ユニットのスイッチ制御回路に適宜タイ
三ンジでオン制御信号を入力する信号入力手段と、出力
回路ユニットのスイッチ手段に適当な負荷を介して電源
を印加するバイアス手段と、スイッチ手段の両端定圧が
予め設定された電圧以上のとき異常検知パルスを出力す
る異當柱出手段と、オン制御信号の始端から予め収電さ
れた期間だけ作動され異常検知パルスが入力されたとき
異常データがセットされる異常データセット手段と、異
常データセット手段に異常データがEットされているか
否かによって出力回路ユニットの動作異常を判別する異
常判別手段とよりなる出力回路ユニツ、トの検査装f+
5t 。
(1) A signal input means for inputting an on control signal with an appropriate tie-in to the switch control circuit of the output circuit unit in which the switch means is formed using a semiconductor switch element, and an appropriate load to the switch means of the output circuit unit. bias means for applying power through the switch means; abnormality detection means for outputting an abnormality detection pulse when the constant voltage across the switch means is equal to or higher than a preset voltage; Abnormality data setting means in which abnormality data is set when activated and an abnormality detection pulse is input; and abnormality determination for determining abnormal operation of the output circuit unit based on whether or not abnormality data is set in the abnormality data setting means. Output circuit unit consisting of means, test equipment f+
5t.
JP3233283A 1983-02-28 1983-02-28 Inspecting device of output circuit unit Pending JPS59159665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3233283A JPS59159665A (en) 1983-02-28 1983-02-28 Inspecting device of output circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3233283A JPS59159665A (en) 1983-02-28 1983-02-28 Inspecting device of output circuit unit

Publications (1)

Publication Number Publication Date
JPS59159665A true JPS59159665A (en) 1984-09-10

Family

ID=12355987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3233283A Pending JPS59159665A (en) 1983-02-28 1983-02-28 Inspecting device of output circuit unit

Country Status (1)

Country Link
JP (1) JPS59159665A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172635A (en) * 1986-01-21 1987-07-29 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Color display tube

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172635A (en) * 1986-01-21 1987-07-29 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Color display tube

Similar Documents

Publication Publication Date Title
US4454752A (en) Test circuit for use in coagulation instrument
JPS59159665A (en) Inspecting device of output circuit unit
KR900013609A (en) Event Limit Inspection Structures for Integrated Circuits
JPS5799659A (en) Checking device for copying machine
JPS53100294A (en) Smoke detector sensitivity tester
JPH0447247A (en) Inspecting device for optical fiber cable
KR960001768A (en) Connector cable tester and method
KR900001312Y1 (en) Wireless pwa detecting apparatus
JPS6213697B2 (en)
KR0119771Y1 (en) Rom test circuit
JPH0244433A (en) Information processor
JPS5760865A (en) Integrated circuit device
KR970056092A (en) Automatic test apparatus for wireless equipment and its control method
JPS61237042A (en) Testing of gas leak alarm
RU2007874C1 (en) Device for test of insulation breaks in cable line
JPS6122261A (en) Measurement of pulse signal
JPH03120697A (en) Integrated circuit device
JPS5745745A (en) Failure detection system for input circuit
JPS61266973A (en) Checking device for burn-in testing machine
KR970019818A (en) Sequencer unit with component inspection
JPH0363867B2 (en)
JPH0235383A (en) Inspecting circuit of high-impedance output
KR960024446A (en) Battery capacity display device
JPH02110693A (en) Alarm and status light prediction display device
KR890010692A (en) Wire connection inspection circuit and method