JPS59147443A - Semiconductor substrate - Google Patents
Semiconductor substrateInfo
- Publication number
- JPS59147443A JPS59147443A JP2068083A JP2068083A JPS59147443A JP S59147443 A JPS59147443 A JP S59147443A JP 2068083 A JP2068083 A JP 2068083A JP 2068083 A JP2068083 A JP 2068083A JP S59147443 A JPS59147443 A JP S59147443A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- monitor
- chip
- elements
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
不発明は半導体基板とくにＬＳＩチップのデバイスおよ
びプロセスパラメータを測定するためのモニターチップ
の構成に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the structure of a monitor chip for measuring device and process parameters of semiconductor substrates, particularly LSI chips.
従来例の構成とその問題点
ＬＳ ＩＩシリコン基板（ウェーハ）上に製造する場合
、同一ウェーハ内にトランジスタ特性、拡散層・薄膜の
シート抵抗、キャパシタンス等全測定する目的で、モニ
ターチップ全数飼配満する。Conventional configuration and problems When manufacturing on a LS II silicon substrate (wafer), all monitor chips must be distributed on the same wafer in order to measure transistor characteristics, sheet resistance of the diffusion layer/thin film, capacitance, etc. do.
このモニターチップを測定する事で、プロセス及びデバ
イスパラメータのウェーハ内、ウェーハ間。This monitor chip measures process and device parameters within and between wafers.
及びロット間のバラツキがわかる故に、ＬＳＩの歩留り
に直接関係する重要なプロセス管理手段になっている。Since it is possible to understand the variation between lots, it has become an important process control means that is directly related to the yield of LSI.
以下に従来のモニターチップについて図面とともに説明
する。第１図（ａ）において、１はウェーハ、２〜６は
ウェーハ上に配置されたモニターチップ、７ｉｄＬＳＩ
の機能チップを示す。A conventional monitor chip will be explained below with reference to the drawings. In FIG. 1(a), 1 is a wafer, 2 to 6 are monitor chips arranged on the wafer, and 7idLSI
shows the functional chip.
この例では、６個のモニターチップがつ゛工°−ハ上゛
に配置されている。第１図（ｂ）は、モニターチップと
機能チップのバンドの配列状態を示したものであり、４
にウェーハ１の中心部に位置するモニタ−チップ全７は
その周辺の機能チップを示す。In this example, six monitor chips are placed on the work surface. Figure 1(b) shows the arrangement of the bands of the monitor chip and the functional chip.
The monitor chips 7 located at the center of the wafer 1 indicate the peripheral functional chips.
パッド８の配列を見ると、モニターチップ４のバンド配
列は機能チップ７のそれと比較して、ｌ１ｌｌＩｌ数・
間隔が異なり、捷だチップ外周部だけでなく内部にも配
置されている。Looking at the arrangement of the pads 8, the band arrangement of the monitor chip 4 is compared with that of the functional chip 7.
The spacing is different, and they are arranged not only on the outer periphery of the chip but also inside it.
その結果、従来例で汀ウェーハ上の機能チップとモニタ
ーテップ全測定する場合、パッドの配列が異なるので２
種類のプローブカードを必要とした。従って、グローブ
カードを取知婆えてグローブとバンドの位置会せ全行な
い、同じウェーハ金再度測定する必要がある。モニター
ナツプの測定には、プローブカードを特定の位置に移動
させる必要があり、時間のかがる手動操作で行なうが、
ウェーハ」二のｌ（青電チッフ゛を自動的にアクセスで
きる移Ｑ（１４機能全備える必要がある。この様に、従
来例でσプσ−プヵードが２種類必要であり、１枚のウ
ェーハ全２回測定するという能率の悪さを欠点として何
する。As a result, when measuring all the functional chips and monitor chips on a wafer in the conventional example, the arrangement of the pads is different, so two
Required different probe cards. Therefore, it is necessary to carefully align the glove and band using a glove card and then measure the same wafer again. Measuring the monitor nap requires moving the probe card to a specific position, which is a time-consuming manual operation.
Wafer 2 (transfer Q) that can automatically access the blue electric chip What can be done about the inefficiency of measuring twice as a drawback?
発明の目的
本発明は、ＬＳＩのウェーハ測定に際し、グローブカー
ドの種類と測定回数を半減し、ウェーハ検査のコストを
削減することのできる半導体基板全提供することを目的
とする。OBJECTS OF THE INVENTION An object of the present invention is to provide a semiconductor substrate that can reduce the number of glove cards and the number of measurements by half when measuring LSI wafers, and reduce the cost of wafer inspection.
発明の構成
本発明は、モニターチップのパッド配列を機能チップ（
ＬＳＩ）のそれと同様にして、グローブカード全１種類
にし、チップの区別を可能にする回路を設ける事で、測
定プログラムを自動的に使いわけて、効率的なウェーハ
検査を行なうものである。Structure of the Invention The present invention provides a method for changing the pad arrangement of a monitor chip to a functional chip (
Similar to that for LSI, there is only one type of glove card and a circuit is installed to distinguish between chips, which automatically uses different measurement programs to perform efficient wafer inspection.
実施例の説明
第２図は本発明の一実倫例における半導体基板で、モニ
ターチップと機能チップのパッドの配列状態を示す。説
明を容易にするため、従来例と共通の構成要素の番号は
第１図（ｂ）と同じにしである。DESCRIPTION OF THE EMBODIMENTS FIG. 2 shows a semiconductor substrate in one practical example of the present invention, showing the arrangement of pads on a monitor chip and a functional chip. For ease of explanation, the numbers of components common to the conventional example are the same as in FIG. 1(b).
図乃・られ力）る様に、モニターチップ４のパッド配列
げ、機能チップ７のそれと同じであり、・従っ℃機能チ
ップ用のグローブカードでモニターチップの測定が可能
である。この場合、モニターチップのパッド数は機能チ
ップと同数である必ｇはなく、少くても構わない。As shown in Figure 4, the pad arrangement of the monitor chip 4 is the same as that of the functional chip 7, and thus it is possible to measure the monitor chip with a glove card for the °C functional chip. In this case, the number of pads on the monitor chip does not necessarily have to be the same as the number of pads on the functional chip, and may be smaller.
第３図（ａ）＋ （ｂ）−Ｕそれぞれ機能チップ及びモ
ニターチップの入力端子の部分を示したものである。FIGS. 3A and 3B show the input terminals of the functional chip and the monitor chip, respectively.
第３図（ａ） ｆ １−ｊ、Ｍ ＯＳ ｔ、 ＳＩ ノ
入力端子（ＷＩＮ）とグラノド端子（ＧＮＤ）の間に通
常の保護ダイオード９が接続され、入力負電圧【（対す
る電圧降下が−０，７ｖ稈度になる。一方、第３図（ｂ
）のモニターチップの入力端子（Ｖｃ、）とグラノド端
子（（、ＮＤ）の間には、保護ダイオード１０が直列に
３個接続されているため、入力負電圧に対して約−２，
１ｖで゛軍用クラップする。従って、モニターチップと
機能チップとの区別に、入力端子の保護ダイオードに順
方向電流金離して、電圧降下分全測定すれば約３倍の違
いが発生するので容易に行なえる。FIG. 3(a) A normal protection diode 9 is connected between the input terminal (WIN) and the ground terminal (GND), so that the voltage drop with respect to the negative input voltage [(- The culm degree becomes 0.7v. On the other hand, Fig. 3 (b
Since three protection diodes 10 are connected in series between the input terminal (Vc, ) of the monitor chip (Vc, ) and the granode terminal ((,ND) of the monitor chip, the voltage of about -2,
``Military crap'' at 1v. Therefore, to distinguish between the monitor chip and the functional chip, it is easy to separate the forward current from the protection diode of the input terminal and measure the entire voltage drop, since a difference of approximately three times occurs.
ＮチャネルＭＯ３ＬＳ Ｉでに、入力端子にイ呆護ダイ
オード９が接続されているので、全ての入力端子、出力
端子及び電源端子に負甫流を印加すれば一〇・７■の電
圧降下が発生する。一方、モニターチップは、ＭＯＳト
ランジスタ、拡散・ポリシリコン抵抗、キャパシタンス
、コンタクトチェイノ等からなるので、高い入力インピ
ーダンスヲ有−するゲート電極やキャパシタンス電極に
第３図（ｂ）に示すような、複数個の保護ダイオードを
接続する。Since a protection diode 9 is connected to the input terminal of the N-channel MO3LS I, if a negative current is applied to all input terminals, output terminals, and power supply terminals, a voltage drop of 10.7μ will occur. do. On the other hand, since the monitor chip consists of MOS transistors, diffused/polysilicon resistors, capacitances, contact chains, etc., multiple gate electrodes and capacitance electrodes with high input impedance are used as shown in Figure 3(b). Connect protection diodes.
そして、ゲート電極やキャパシタンス電極の端子を１ピ
ンのパッドにつなぐか、１ピンがＧＮＤ端子になる場＠
−ニ、次の２ピンのパッドに接続する。Then, connect the terminal of the gate electrode or capacitance electrode to the 1st pin pad, or if the 1st pin becomes the GND terminal @
-D, connect to the next 2 pin pads.
そうす力、ば、グローブとパッドの接触の有無全テスト
するため、１ピンもしくは２ピンの保護ダイオードの順
方向に電流を流した場合、機能チップとモニターチップ
との場合では、電圧降下が異なり、それ全検出して測定
プログラム全便いわける。In order to fully test the force and presence of contact between the glove and the pad, when a current is passed in the forward direction of the protection diode of pin 1 or pin 2, the voltage drop will be different between the functional chip and the monitor chip. , it all detects and measures programs all the time.
第４図は、機能チップとモニターチップの測定プログラ
ムの流れ図である。捷ず、１１においてグローブカード
とパッドとの接触を調べるため、１ピンもしくは２ピン
から保護ダイオードの順方向に亀Ｉｔを流し、そのとき
の端子電圧全測定するｂ１２において、測定した端子電
圧（以下Ｖｏと記す）がＯＶ’＞Ｔｏ ＞−Ｉ Ｖであ
れば、そのチップはＭＯ８ＬＳＩであるので、ＭＯ８Ｌ
ＳＩ測定プログラムのルーチン（１３のＤＧテスト、１
４のファンクンヨノテスト、１６のＡＣテスト）に分岐
する。Ｖｏ＝○Ｖもしくは一１ｖ≧■０の場合は、１６
の比較判断の処理へ飛ぶ。そこでは、−１”ｔＭ＞Ｖｏ
＞−３Ｖであれば、そのチップ全モニターチップと判
断し、１γのモニター測定プログラム金実行し、１８で
測定データを出力する。FIG. 4 is a flowchart of the measurement program for the functional chip and monitor chip. In step 11, in order to check the contact between the glove card and the pad, the voltage is passed from pin 1 or pin 2 in the forward direction of the protection diode, and the entire terminal voltage at that time is measured.In b12, the measured terminal voltage (hereinafter (denoted as Vo) is OV'>To>-I V, the chip is MO8LSI, so MO8L
SI measurement program routine (13 DG tests, 1
It branches into 4 Funkun Yono Test and 16 AC Test). If Vo=○V or -1v≧■0, 16
Skip to the comparative judgment process. There, −1”tM>Vo
If >-3V, it is determined that all of the chips are monitor chips, the 1γ monitor measurement program is executed, and the measurement data is output at step 18.
７口がＱｖ″またけ一３Ｖ＞Ｖｏであれば入力端子がＧ
ＮＤとショートもしくは、プローブがパッドと接触しな
い場合であるから、１９の経路でもって測定ヶ終了させ
、次のチップへプローブを移動させる。If the 7th port is Qv'' and 3V>Vo, the input terminal is G.
Since this is a case where there is a short circuit with the ND or the probe does not contact the pad, the measurement is completed using route 19 and the probe is moved to the next chip.
一方、ＧＮＤ端子と１ピンもしくは２ピンのパッド間に
抵抗（例えばポリシリコン抵抗）だけ全接続しても、抵
抗値により降下電圧を任意に変えられるのでチップの区
別は可能である。従って、ＭＯ８ＬＳＩチノグとモチッ
プチップの両方を１つのプローブカードで測定できる。On the other hand, even if only a resistor (for example, a polysilicon resistor) is fully connected between the GND terminal and the pad of pin 1 or pin 2, chips can be distinguished because the voltage drop can be arbitrarily changed depending on the resistance value. Therefore, both the MO8LSI chinog and the mochip chip can be measured with one probe card.
発明の効果
、 以上のように、本発明はモニターチップのパッド配
列？機能チップのパッド配列と同様にする事でグローブ
カードを１種類に減らせる。寸た、モニターチップの入
力端子の保護ダイオード数を増やして、順方向降下電圧
を太きくしたり、特定パッド間に抵抗を挿入してＬＳＩ
の入力端子との区別全行なわせ、それによって適用すべ
き測定プログラムｉＪ定すれば、ＬＳＩチップとモニタ
ーチップ全連続して測定することが可能になる。その結
果、ウェーハの測定回数は従来２回であったものが、１
１梱ですむことになり検査コストの大幅削減が可能であ
る。Effects of the Invention As described above, does the present invention improve the pad arrangement of the monitor chip? By using the same pad arrangement as the functional chip, the number of glove cards can be reduced to one type. For example, increasing the number of protection diodes at the input terminal of the monitor chip to increase the forward voltage drop, or inserting a resistor between specific pads to improve LSI performance.
If the measurement program iJ to be applied is determined based on the distinction between the input terminals and the input terminals, it becomes possible to continuously measure the LSI chip and the monitor chip. As a result, the number of measurements on a wafer was reduced from two to one.
Since only one package is required, inspection costs can be significantly reduced.
第１図（ａ）、 （ｔ））は従来のＬＳＩチップとモニ
ターチップの配置とパッドの配列を示す図、第２図は本
発明の一実施例のＭＯ８ＬＳＩチップとモニターチップ
配列を示す図、第３図（ａ）ｔ （ｂ）はそれぞれ入力
端子の１１）１路図、第４図は測定プロゲラ゛ムの流・
れ図である。
１・・・・・・ウェーハ、２〜６・・・・・・モニター
チップ、７・・・・・・機能チップ（、−Ｌ−３−１，
） 、 ８ ・＝＝パッド、９〜１Ｑ・・・・保嘩ダイ
オード。
代理人の氏名 弁理士 中 尾 敏 男 はが１名第２
図
（αン （ｂ〕第４図FIGS. 1(a) and 1(t)) are diagrams showing the arrangement of conventional LSI chips and monitor chips and the arrangement of pads, FIG. 2 is a diagram showing the arrangement of MO8LSI chips and monitor chips according to an embodiment of the present invention, Figures 3(a) and 3(b) are 11) path diagrams of the input terminals, and Figure 4 is the flow diagram of the measurement program.
This is a diagram. 1...Wafer, 2-6...Monitor chip, 7...Functional chip (, -L-3-1,
), 8 == pad, 9~1Q... protection diode. Name of agent: Patent attorney Toshio Nakao, 1st person, 2nd person
Figure (αn (b) Figure 4
Claims (3)
能チップのパッド配列と同様で、かつ前記機能チップと
の区別を可能にする回路手段を備えたモニターチップと
全配列する事を特徴とする半導体基板。(1) On the same surface, a functional chip and a monitor chip whose pad arrangement is similar to that of the functional chip and which is equipped with a circuit means to enable differentiation from the functional chip are arranged. Semiconductor substrate.
、入力端子の保護ダイオードを複数個直列に接続したモ
ニターチップを配列する半金特徴とする特許請求の範囲
第１項に記載の半導体基板。(2) The semiconductor substrate according to claim 1, characterized in that it is a half-metal metal on which a monitor chip in which a plurality of protection diodes for input terminals are connected in series is arranged as a circuit means for distinguishing it from a functional chip. .
、特定のパッド間に抵抗全接続したモニターチップを配
列する事を特徴とする特許請求の範囲第１項に記載の半
導体基板。(3) The semiconductor substrate according to claim 1, characterized in that a monitor chip having all resistors connected between specific pads is arranged as a circuit means for making it possible to distinguish it from a functional chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068083A JPS59147443A (en) | 1983-02-10 | 1983-02-10 | Semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068083A JPS59147443A (en) | 1983-02-10 | 1983-02-10 | Semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147443A true JPS59147443A (en) | 1984-08-23 |
Family
ID=12033889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2068083A Pending JPS59147443A (en) | 1983-02-10 | 1983-02-10 | Semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147443A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176127A (en) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | Semiconductor mask |
| JPH05175430A (en) * | 1991-12-24 | 1993-07-13 | Nec Corp | Semiconductor integrated circuit |
-
1983
- 1983-02-10 JP JP2068083A patent/JPS59147443A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176127A (en) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | Semiconductor mask |
| JPH05175430A (en) * | 1991-12-24 | 1993-07-13 | Nec Corp | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhushan et al. | Microelectronic test structures for CMOS technology | |
| US7307441B2 (en) | Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same | |
| US7330043B2 (en) | Semiconductor device and test method for the same | |
| US8125233B2 (en) | Parametric testline with increased test pattern areas | |
| JPH0351307B2 (en) | ||
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| US6530068B1 (en) | Device modeling and characterization structure with multiplexed pads | |
| US7825678B2 (en) | Test pad design for reducing the effect of contact resistances | |
| JPH08507868A (en) | Separation of signal path and bias path in IC I Bottom DDQ test | |
| US5760600A (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
| EP0590221B1 (en) | Current measuring structure for testing integrated circuits | |
| CN103837809B (en) | The IC layout of test MOSFET matching and method of testing | |
| US3507036A (en) | Test sites for monolithic circuits | |
| JPS59147443A (en) | Semiconductor substrate | |
| JP4262996B2 (en) | Semiconductor device | |
| US6051984A (en) | Wafer-level method of hot-carrier reliability test for semiconductor wafers | |
| US6274394B1 (en) | Method and system for determining the fail patterns of fabricated wafers in automated wafer acceptance test | |
| TW583745B (en) | Methodology of locating faults of scan chains in logic integrated circuits | |
| JPS5952860A (en) | Semiconductor integrated circuit device | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JPH0541429A (en) | Semiconductor ic wafer and manufacture of semiconductor ic | |
| JP2751701B2 (en) | Semiconductor integrated circuit | |
| JPS62154639A (en) | Semiconductor selector | |
| KR100641471B1 (en) | Common input ic | |
| JP3527205B2 (en) | Semiconductor device and measuring method thereof |