JPS59140781A - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPS59140781A
JPS59140781A JP58014888A JP1488883A JPS59140781A JP S59140781 A JPS59140781 A JP S59140781A JP 58014888 A JP58014888 A JP 58014888A JP 1488883 A JP1488883 A JP 1488883A JP S59140781 A JPS59140781 A JP S59140781A
Authority
JP
Japan
Prior art keywords
circuit
signal
recording
terminal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58014888A
Other languages
Japanese (ja)
Inventor
Osamu Hosoi
修 細井
Sukeyuki Sato
佐藤 輔之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58014888A priority Critical patent/JPS59140781A/en
Publication of JPS59140781A publication Critical patent/JPS59140781A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To reduce the input terminals of an integrated circuit in number by switching output terminal in responding to recording/reproducing switching signals which indicate recording operation and reproducing operation and outputting signals, and impressing a clip level control signal in recording operation and a pseudo vertical synchronizing signal in reproduction. CONSTITUTION:The output of the 2nd selecting circuit 26 is inputted to a white clipping circuit 5 during recording by a switching reproduction signal inputted from a terminal 21 and level control over while clipping is performed there. The pseudo vertical pulse, on the other hand, is applied from a terminal 41 to the 2nd selecting circuit 26, but this signal is cut off by the recording/reproducing switching signal and not transmitted. This pseudo vertical pulse is not cut off and added to a video signal during reproduction.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダーの映像信号処理回路
、特に輝度信号の処理回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a video signal processing circuit for a video tape recorder, and particularly to a luminance signal processing circuit.

従来例の構成と問題点 従来のビデオテーフじコーダーの輝度信号系のブロック
図を第1図に示す。ビデオ信号入力は、低域フィルター
1で、輝度信号成分が分離され、その分離された輝度信
号成分は、自動利得制御回路2で、同期信号の電圧が一
定の輝度信号に整形され、さらにクランプ回路3で、同
期信号部の直流電圧が一定にされる。そしてプリエンフ
ァシス回路4で、前記輝度信号の高域が強調され、ホワ
イトダーククリップ回路5で、端子23に印加される制
御電圧に応じて輝度信号のオーバーシュート部分がクリ
ップされ、FM変調回路6で、FM変調され、高域フィ
ルター7で、低域にクロマ信号のはいる部分を作り、記
録増幅回路8で、FM輝度信号が増幅され、ヘッド9に
記録される11以上が輝度信号記録系である。
Configuration and Problems of Conventional Example A block diagram of the luminance signal system of a conventional video tape coder is shown in FIG. The video signal input is separated into a luminance signal component by a low-pass filter 1, and the separated luminance signal component is shaped into a luminance signal with a constant synchronizing signal voltage by an automatic gain control circuit 2, and then by a clamp circuit. 3, the DC voltage of the synchronizing signal section is made constant. The pre-emphasis circuit 4 emphasizes the high range of the luminance signal, the white dark clip circuit 5 clips the overshoot portion of the luminance signal according to the control voltage applied to the terminal 23, and the FM modulation circuit 6 clips the overshoot portion of the luminance signal. , the FM luminance signal is FM modulated, a high-pass filter 7 creates a low-frequency chroma signal part, a recording amplification circuit 8 amplifies the FM luminance signal, and the 11 or more signals recorded on the head 9 are used as a luminance signal recording system. be.

次に輝度信号再生系について説明する。ヘッド9から再
生信号が取り出され、再生前置増幅回路10で、再生信
号が増幅され、ヘッド切換え回路11で、ヘッドのチャ
ンネルが切換えられ、高域フィルター12で、輝度信号
成分が分離され、ドロップアウト補償回路13で、ドロ
ップアウト部分が補償され、リミッタ14を通して、F
M復調回路15でビデオ輝度信号に変換され、低域フィ
ルター16で、高域にクロマ信号のはいる部分を作り、
ディエンファシス回路17で、高域かもとのレベルに戻
され、雑音除去回路18で、雑音を低下させ、出力増幅
回路19で増幅して出力される。なお、記録時と異なる
テープ速度で再生する特殊再生時には、端子22より擬
似垂直パルスが入力され、ビデオ信号と合成される。ま
だ、プリエンファシス回路4、ディエンファシス回路1
γで用いられる記録再生切換え信号が端子21から入力
されている。
Next, the luminance signal reproduction system will be explained. A playback signal is taken out from the head 9, a playback preamplifier circuit 10 amplifies the playback signal, a head switching circuit 11 switches the head channel, a high-pass filter 12 separates the luminance signal component, and a drop The dropout portion is compensated by the out compensation circuit 13, and the F
The M demodulation circuit 15 converts it into a video luminance signal, and the low-pass filter 16 creates a high-frequency chroma signal.
A de-emphasis circuit 17 returns the high frequency range to its original level, a noise removal circuit 18 reduces noise, and an output amplification circuit 19 amplifies and outputs the signal. Incidentally, during special reproduction in which the tape is reproduced at a tape speed different from that during recording, a pseudo vertical pulse is inputted from the terminal 22 and combined with the video signal. Still, pre-emphasis circuit 4, de-emphasis circuit 1
A recording/reproduction switching signal used in γ is input from a terminal 21.

ここで、第1図の破線で示すように、自動利得制御回路
2、クランプ回路3、プリエンファシス回路4、ホワイ
トダーククリップ回路5、FM変調回路6、ディエンフ
ァシス回路17、記録再生切換え回路2oは、1チツプ
の集積回路装置24(以下、ICという)で構成され、
雑音除去回路18、出力増幅回路19は、別のIC25
で構成されていた。
Here, as shown by the broken lines in FIG. , consisting of a one-chip integrated circuit device 24 (hereinafter referred to as IC),
The noise removal circuit 18 and the output amplification circuit 19 are separate ICs 25
It consisted of

しかし、上記のように従来は、I C24、IC26の
2つを必要とし、部品点数が増加するという欠点があっ
た。一方、ビデオテープレコーダーにおいては、小型軽
量化を促進するために、部品点数を減らすという要請が
ある。そのだめに、IC24,IC25を1つのチップ
で構成した場合、入力端子数が増加するという欠点があ
った。
However, as mentioned above, the conventional method requires two ICs, the IC 24 and the IC 26, which has the disadvantage of increasing the number of parts. On the other hand, in video tape recorders, there is a demand for reducing the number of parts in order to promote miniaturization and weight reduction. Unfortunately, when IC24 and IC25 are configured as one chip, there is a drawback that the number of input terminals increases.

発明の目的 本発明は、このような問題を除去するものであり、集積
度をあげて、入出力端子数の少ない集積回路装置による
映像信号処理回路を提供するものである。
OBJECTS OF THE INVENTION The present invention is intended to eliminate such problems, and to provide a video signal processing circuit using an integrated circuit device with increased integration and a reduced number of input/output terminals.

発明の構成 本発明の映像信号処理回路は、第1の入力端子に印加さ
れた信号を第2の入力端子に印加される記録時と再生時
とを示す記録再生切換信号に応じて、記録時には第1の
出力端に、再生時には第2の出力端にそれぞれ切換出力
せしめる選択回路と、前記第1の出力端に接続されたダ
ーククリップ回路あるいはホワイトクリップ回路と、前
記第2の出力端に接続された擬似垂直同期信号混合手段
とを有し、前記第1の入力端子に、記録時にはクリツブ
レベル制御信号を、再生時には擬似垂直同期信号をそれ
ぞれ印加することを特徴とするものであり、集積回路の
入力端子を削減できるものである。
Structure of the Invention The video signal processing circuit of the present invention converts a signal applied to a first input terminal into a recording/reproducing switching signal applied to a second input terminal indicating recording/reproducing. A selection circuit that switches output to the first output terminal and a second output terminal during playback, a dark clip circuit or a white clip circuit connected to the first output terminal, and a selection circuit connected to the second output terminal. and a pseudo vertical synchronization signal mixing means, which applies a crib level control signal during recording and a pseudo vertical synchronization signal during playback to the first input terminal, and is characterized in that the integrated circuit This allows the number of input terminals to be reduced.

実施例の説明 以下、本発明の一実施例を第2図、第3図を参照して説
明する。
DESCRIPTION OF THE EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 2 and 3.

第2図は、本発明の一実施例である集積回路装置を用い
たビデオテープレコーダーの輝度信号系のブロック図、
第3図は同回路装置の一部分の等価回路図である。
FIG. 2 is a block diagram of a luminance signal system of a video tape recorder using an integrated circuit device which is an embodiment of the present invention;
FIG. 3 is an equivalent circuit diagram of a portion of the same circuit device.

第2図において、1ないし19のブロックは第1図にお
けるブロックと同一のものであり、かつ同様に接続され
ている。
In FIG. 2, blocks 1 to 19 are the same as the blocks in FIG. 1 and are connected in the same way.

図中25は、第一の選択回路であり、第3図にその実際
の回路例を示している。まだ、第2図の26は、第二の
選択回路であり、第3図において、26の等価回路図を
示す。第一の選択回路26と第二の選択回路26は、ク
リップレベルの制御及び擬似垂直パルスの入力を共用し
た端子41で、接続されている。また、第二の選択回路
26には、記録再生の切換信号入力端子21が接続され
ている。第一の選択回路25の構成は、第3図に示すよ
うに、記録時、ホワイトクリップ回路6のクリップレベ
ルを制御する可変抵抗34、そして、第二の選択回路2
6の中の、トランジスタ32のベース電圧を変化させな
いように、電流の流れを阻止しているダイオード44、
また、擬似垂直パルスがベースに入力されているトラン
ジスタ39、再生時の電源電圧を分圧するための抵抗4
3゜i5からなっている。第二の選択回路26は、第3
図に示すように、差動増幅語を構成するトランジスタ3
1 p 32、スイッチングの働きをするトランジスタ
28,29、エミッタフォロアーのトランジスタ27.
33.38、反転増幅のトランジスタ30.36,37
.40で構成されている。
25 in the figure is a first selection circuit, and an actual circuit example thereof is shown in FIG. Furthermore, 26 in FIG. 2 is a second selection circuit, and an equivalent circuit diagram of 26 is shown in FIG. The first selection circuit 26 and the second selection circuit 26 are connected through a terminal 41 that shares the control of the clip level and the input of the pseudo vertical pulse. Further, the second selection circuit 26 is connected to a recording/reproduction switching signal input terminal 21 . As shown in FIG. 3, the first selection circuit 25 includes a variable resistor 34 that controls the clip level of the white clip circuit 6 during recording, and a variable resistor 34 that controls the clip level of the white clip circuit 6 during recording.
6, a diode 44 blocking current flow so as not to change the base voltage of the transistor 32;
Also, a transistor 39 to which a pseudo vertical pulse is input to the base, and a resistor 4 for dividing the power supply voltage during reproduction.
It consists of 3゜i5. The second selection circuit 26
As shown in the figure, transistor 3 forming the differential amplification word
1 p 32, transistors 28 and 29 that function as switching, and emitter follower transistor 27.
33.38, Inverting amplification transistor 30.36, 37
.. It consists of 40.

次にこの装置の動作を説明する。Next, the operation of this device will be explained.

記録時には、記録時のみ供給される電源を、可変抵抗3
4で分圧された電圧が、ホワイトクリップ回路5のレベ
ル制御及び擬似垂直ノ(ルス入力端子41を通して、ト
ランジスタ32のベースに入力され、トランジスタ31
.32による差動増幅器により、トランジスタ31のコ
レクタに出力される。記録時には、記録再生の切換信号
端子21から入力された記録再生切換信号により、トラ
ンジスタ28はオフにな・りている。そのため、トラン
ジスタ31のコレクタ出力は、トランジスタ27のベー
スに入力されて、レベルシフトされ、トランジスタ27
のエミッタに出力され、ホワイトクリップ回路6へと入
力される。ここでホワイトクリップのレベル制御及び擬
似垂直)くルス入力端子41に入力された電圧は、トラ
ンジスタ33のベースにも入力される。しかし、記録再
生の切換え信号入力端子42から入力された記録再生切
換え信号により、トランジスタ盛9は、オンしているた
め、トランジスタ30のベースへの入力が遮断され、信
号が伝達されない。
During recording, the power supplied only during recording is connected to variable resistor 3.
4 is input to the base of the transistor 32 through the level control and pseudo vertical voltage input terminal 41 of the white clip circuit 5.
.. A differential amplifier 32 outputs the signal to the collector of the transistor 31. During recording, the transistor 28 is turned off by a recording/reproducing switching signal inputted from the recording/reproducing switching signal terminal 21. Therefore, the collector output of the transistor 31 is input to the base of the transistor 27, level-shifted, and the transistor 27
The signal is output to the emitter of and input to the white clip circuit 6. Here, the voltage input to the white clip level control and pseudo vertical pulse input terminal 41 is also input to the base of the transistor 33. However, since the recording/reproducing switching signal inputted from the recording/reproducing switching signal input terminal 42 turns on the transistor 9, the input to the base of the transistor 30 is cut off, and no signal is transmitted.

再生時には、再生時のみ供給される電源と、スイッチン
グトランジスタ390ベースに入力される擬似垂直パル
スにより、ホノイトクリツブ調整及び擬似垂直パルス入
力端子41に、擬似垂直ノくルスが入力され、これがト
ランジスタ40.30で2回、反転増幅された後、ビデ
オ信号に加えられる。再生時では、記録再生切換信号端
子42に入力された記録再生信号により、トランジスタ
29は、オフになっており、トランジスタ28はオンに
なっている。これにより、擬似垂直ノくルスは、トラン
ジスタ29によって信号を遮断されずニ伝達される。ホ
ワイトクリップ回路には、トランジスタ?8により、信
号が遮断されるため、擬似垂直パルス入力は入力されな
い。
During playback, a pseudo-vertical pulse is input to the honocrit adjustment and pseudo-vertical pulse input terminal 41 by the power supply supplied only during playback and the pseudo-vertical pulse input to the base of the switching transistor 390, and this is applied to the transistor 40.30. After being inverted and amplified twice at , it is added to the video signal. During reproduction, the recording/reproducing signal input to the recording/reproducing switching signal terminal 42 turns off the transistor 29 and turns on the transistor 28 . As a result, the signal of the pseudo-vertical pulse is transmitted without being blocked by the transistor 29. Is there a transistor in the white clip circuit? Since the signal is blocked by 8, the pseudo vertical pulse input is not input.

なお、この実施例では、ホワイトク1ノツプ回路のレベ
ル調整のだめの端子と、擬似垂直ノ<ルス入力端子とを
共用したが、ダークク1ノツプ回路のレベル調整のだめ
の端子と、擬似垂直ノクルス入力端子との共用も同様に
してできる。
Note that in this embodiment, the level adjustment terminal of the white knob 1 knob circuit and the pseudo vertical node input terminal are shared, but the level adjustment terminal of the dark knob 1 knob circuit and the pseudo vertical node input terminal are shared. It can also be shared with other users in the same way.

発明の効果 以上のように、本発明によれば、集積度をあげて、入出
力端子数の少ない集積回路装置による映像信号処理回路
を提供することができる。
Effects of the Invention As described above, according to the present invention, it is possible to provide a video signal processing circuit using an integrated circuit device with an increased degree of integration and a reduced number of input/output terminals.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の集積回路装置を用いたビデオテープレコ
ーダーの輝度信号系のブロック図、第2図は本発明の一
実施例である集積回路装置を用いたビデオテープレコー
ダーの輝度信号系のブロック図、第3図は第2図のブロ
ック図の一部分の等価回路図である。 1・・・・・・低域通過型フィルター、2・・・・・・
自動利得制御回路、3・・・・・・クランプ回路、4・
・・・・・プリエンファシス回路、5・・・・・・ホワ
イト・ダーククリップ回路、6・・・・・・FM変調回
路、7・・・・・・高域通過型フィルター、8・・・・
・・記録増幅回路、9・・・・・・ヘッド、1o・・・
・・・再生前置増幅回路、11・・・・・・ヘッド切換
回路、12・・・・・・高域通過型フィルター、13・
・・・・・ドロップアウト補償回路、14・・・・・・
リミッタ、15・・・・・・FM復調回路、16・・・
・・・低域通過型フィルター、17・・・・・・ディエ
ンファシス回路、18・・・・・・雑音除去回路、19
・・・・・・出力増幅回路、20・・・・・・記録再生
切換回路、21・・・・・・記録・再生切換信号入力端
子、22・・・・・・擬似垂直パルス入力端子、23・
・・・・・クリップ回路調整用端子。
Fig. 1 is a block diagram of a luminance signal system of a video tape recorder using a conventional integrated circuit device, and Fig. 2 is a block diagram of a luminance signal system of a video tape recorder using an integrated circuit device according to an embodiment of the present invention. 3 is an equivalent circuit diagram of a portion of the block diagram of FIG. 2. 1...Low pass filter, 2...
Automatic gain control circuit, 3... Clamp circuit, 4.
...Pre-emphasis circuit, 5 ... White/dark clip circuit, 6 ... FM modulation circuit, 7 ... High-pass filter, 8 ...・
... Recording amplifier circuit, 9... Head, 1o...
... Reproduction preamplifier circuit, 11... Head switching circuit, 12... High-pass filter, 13.
...Dropout compensation circuit, 14...
Limiter, 15...FM demodulation circuit, 16...
...Low pass filter, 17... De-emphasis circuit, 18... Noise removal circuit, 19
... Output amplification circuit, 20 ... Recording/playback switching circuit, 21... Recording/playback switching signal input terminal, 22... Pseudo vertical pulse input terminal, 23・
... Clip circuit adjustment terminal.

Claims (1)

【特許請求の範囲】[Claims] 第1の入力端子に印加された信号を第2の入力端子に印
加される記録時と再生時とを示す記録再生切換信号に応
じて、記録時には第1の出力端に、再生時には第2の出
力端にそれぞれ切換出力せしめる選択回路と、前記第1
の出力端に接続されたダーククリップ回路あるいはホワ
イトクリップ回路と、前記第2の出力端に接続された擬
似垂直同期信号混合手段とを有し、前記第1の入力端子
に、記録時にはクリップレベル制御信号を、再生時には
擬似垂直同期信号をそれぞれ印加することを特徴とする
映像信号処理回路。
The signal applied to the first input terminal is output to the first output terminal during recording and to the second output terminal during playback, depending on the recording/reproduction switching signal applied to the second input terminal indicating recording and reproduction. a selection circuit for switching output to each output terminal;
a dark clipping circuit or a white clipping circuit connected to the output terminal of the circuit, and a pseudo vertical synchronization signal mixing means connected to the second output terminal, and a clip level control circuit connected to the first input terminal during recording. A video signal processing circuit characterized in that a pseudo vertical synchronization signal is applied to each signal during playback.
JP58014888A 1983-01-31 1983-01-31 Video signal processing circuit Pending JPS59140781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58014888A JPS59140781A (en) 1983-01-31 1983-01-31 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58014888A JPS59140781A (en) 1983-01-31 1983-01-31 Video signal processing circuit

Publications (1)

Publication Number Publication Date
JPS59140781A true JPS59140781A (en) 1984-08-13

Family

ID=11873548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58014888A Pending JPS59140781A (en) 1983-01-31 1983-01-31 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPS59140781A (en)

Similar Documents

Publication Publication Date Title
JP3031760B2 (en) FM modulation signal demodulator
US4068257A (en) Color video signal recording and/or reproducing system
US4641206A (en) Video signal recording and reproducing apparatus including a noise reduction circuit
JPH05151705A (en) Video signal processing device and signal processing circuit
JPS59140781A (en) Video signal processing circuit
JP2547732B2 (en) Limiter circuit
JPS6252994B2 (en)
US5497242A (en) Write current control circuit for audio recording
JP2570256B2 (en) Digital clip correction circuit
JPS62294386A (en) Magnetic recording and reproducing device
KR910008346Y1 (en) Picture quality improving device of video cassette recorder
JPS5851608A (en) Agc circuit
KR960007566Y1 (en) Voice signal processing circuit
JPS5939301Y2 (en) Recording/playback device
JPS6016150Y2 (en) Color video signal recording and reproducing device
JPH0115024Y2 (en)
JPS6349958B2 (en)
JPH02216667A (en) White peak inversion phenomenon compensating circuit
JPH10276394A (en) Video signal recording circuit
JPS6260374A (en) Recording and reproducing device
JPS6260375A (en) Recording and reproducing device
JPS5914933B2 (en) signal control circuit
JPS5937632B2 (en) Signal reproduction method
JPS61237208A (en) Magnetic recording and reproducing device
JPS6412026B2 (en)