JPS59138108A - オフセツト補償回路 - Google Patents
オフセツト補償回路Info
- Publication number
- JPS59138108A JPS59138108A JP58011757A JP1175783A JPS59138108A JP S59138108 A JPS59138108 A JP S59138108A JP 58011757 A JP58011757 A JP 58011757A JP 1175783 A JP1175783 A JP 1175783A JP S59138108 A JPS59138108 A JP S59138108A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- period
- amplifier
- voltage
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は増幅器のオフセットを補償するオフセット補償
回路に関するものである。
回路に関するものである。
従来技術と問題点
微小信号を増幅する増幅器を構成する場合、複数の演算
増幅器を組合せて構成すると言うことが一般に行なわれ
ているが、数μＦ−，１００μｒの微小信号を増幅する
には演算増幅器のオフセットを補償することが必要とな
る。
増幅器を組合せて構成すると言うことが一般に行なわれ
ているが、数μＦ−，１００μｒの微小信号を増幅する
には演算増幅器のオフセットを補償することが必要とな
る。
第１図は演算増幅器のオフセットを補償するオフセット
補償回路を備えた従来の増幅器の一例を示した回路図で
あシ、ＯＰ１〜ＯＰ５は演算増幅器、５１〜Ｓ３はスイ
ッチ、 ＣＯＮはスイッチ５１〜Ｓ３のオン、オフを制
御する制御回路、Ｃはコンデンサ、ＶＲは可変抵抗、Ｒ
１−Ｒ１１，Ｒｆは抵抗、ＲＮは抵抗回路網、ＳＧ１〜
ＳＧｎは演算増幅器ＯＰ２の増幅率を切替える為のスイ
ッチである。
補償回路を備えた従来の増幅器の一例を示した回路図で
あシ、ＯＰ１〜ＯＰ５は演算増幅器、５１〜Ｓ３はスイ
ッチ、 ＣＯＮはスイッチ５１〜Ｓ３のオン、オフを制
御する制御回路、Ｃはコンデンサ、ＶＲは可変抵抗、Ｒ
１−Ｒ１１，Ｒｆは抵抗、ＲＮは抵抗回路網、ＳＧ１〜
ＳＧｎは演算増幅器ＯＰ２の増幅率を切替える為のスイ
ッチである。
制御回路ＣＯＮは、補償期間中は、第２図に示すように
、スイッチＳ１をオフ、スイッチＳ２をオン、スイッチ
Ｓ３をオンとし、演算増幅器ＯＰ１の入力を短絡すると
共に、演算増幅器ＯＰ２の出力を演算増幅器ＯＰ１の入
力へ帰還させる。これによシ、コンデンサＣには抵抗Ｒ
５，Ｒ５およびＲｆを流れる電流の和が流れる。ここで
、演算増幅器ＯＰ２の出力が０となったときにコンデン
サＣに流れる電流が０となるように可変抵抗ＶＲの値を
設定することによυ、コンデンサＣには演算増幅器ＯＦ
１ 、ＯＦ２ 、 ＯＦ２のオフセット電圧を打消す
電圧が記憶される。
、スイッチＳ１をオフ、スイッチＳ２をオン、スイッチ
Ｓ３をオンとし、演算増幅器ＯＰ１の入力を短絡すると
共に、演算増幅器ＯＰ２の出力を演算増幅器ＯＰ１の入
力へ帰還させる。これによシ、コンデンサＣには抵抗Ｒ
５，Ｒ５およびＲｆを流れる電流の和が流れる。ここで
、演算増幅器ＯＰ２の出力が０となったときにコンデン
サＣに流れる電流が０となるように可変抵抗ＶＲの値を
設定することによυ、コンデンサＣには演算増幅器ＯＦ
１ 、ＯＦ２ 、 ＯＦ２のオフセット電圧を打消す
電圧が記憶される。
また、制御回路ＣＯＮは、増幅動作期間に於いては、第
２図に示すように、スイッチＳ１をオン、スイッチ５２
、５５をオフとし、入力信号Ｖｉを演算増幅器ＯＰ１
に加えると共に、演算増幅器ＯＰ２の出力が演算増幅器
ＯＰ１の入力へ帰還されないようにする。
２図に示すように、スイッチＳ１をオン、スイッチ５２
、５５をオフとし、入力信号Ｖｉを演算増幅器ＯＰ１
に加えると共に、演算増幅器ＯＰ２の出力が演算増幅器
ＯＰ１の入力へ帰還されないようにする。
この場合、演算増幅器ＯＰ２からの帰還はなくなるが、
コンデンサＣに、補償期間中の帰還量に対応した電荷が
蓄えられておシ、その両端の電圧がｔｌはＶｏとなって
いるものであるから、増幅動作期間ニ於いても、オフセ
ラ）１圧を打消すことが可能である。また、ここで可変
抵抗ＶＲによる電圧を無視して考えると、演算増幅器Ｏ
Ｐ１．ＯＰ３の増幅率はそれぞれ（１＋Ｒ４／Ｒ５）、
（−Ｒ６／Ｒ７）であるので、（１＋Ｒ４／Ｒ５）＝
（Ｒ７／Ｒ６）とし、Ｒ３±Ｒ５とすると、演算増幅器
ＯＰ３の出力は−Ｖｉとなシ、演算増幅器ＯＰ１の一入
力端子の入力はＶｉに限シなく近づくため、抵抗Ｒ３と
Ｒ５に流れる電流の和は０となる。
コンデンサＣに、補償期間中の帰還量に対応した電荷が
蓄えられておシ、その両端の電圧がｔｌはＶｏとなって
いるものであるから、増幅動作期間ニ於いても、オフセ
ラ）１圧を打消すことが可能である。また、ここで可変
抵抗ＶＲによる電圧を無視して考えると、演算増幅器Ｏ
Ｐ１．ＯＰ３の増幅率はそれぞれ（１＋Ｒ４／Ｒ５）、
（−Ｒ６／Ｒ７）であるので、（１＋Ｒ４／Ｒ５）＝
（Ｒ７／Ｒ６）とし、Ｒ３±Ｒ５とすると、演算増幅器
ＯＰ３の出力は−Ｖｉとなシ、演算増幅器ＯＰ１の一入
力端子の入力はＶｉに限シなく近づくため、抵抗Ｒ３と
Ｒ５に流れる電流の和は０となる。
したがって増幅動作期間においてもコンデンサＣの電圧
は変化しない。
は変化しない。
しかし、第１図に示した従来例には、次のような欠点が
あった。即ち、補償期間において演算増幅器ＯＰ２の出
力が０となるように可変抵抗ＶＲを設定し、補償期間に
於いては、スイッチｓ３をオンとし、増幅動作期間に於
いては、スイッチｓ３をオフとするものであるから、コ
ンデンサＣからみたインピーダンスが補償期間と増幅動
作期間とで異なるものとなシ、この為、増幅動作期間に
於１けるコンデンサＣの両端の電圧が電圧Ｖ０がら変化
してしまう欠点があった。ところで、この変化の度合は
、コンデンサＣと抵抗ＲｆＯ値によって決まるものでア
）、両者の値を大きくするほど、変化を小さなものとす
ることができる。しかし、コンデンサＣと抵抗ＲｆＯ値
を大とすると、補償時間（コンデンサＣの両端の電圧を
ｒ。とするのに要する時間）が長くなり、この為、高速
で補償、増幅を繰返し行なった場合、補償が完全には行
なわれず、オフセットが蓄積されて誤差を生じる欠点が
ある。また、補償時間を短くする為に、コンデンサＣ２
抵抗ＲｆＯ値を小とすると、増幅動作期間に於けるコン
デンサＣの両端の電圧がｒｏから大きく変化してしまう
欠点がある。また、コンデンサＣからみたインピーダン
スの変化によシ、増幅動作期間に於いて、コンデンサＣ
の両端の電圧が変化するものであるから、増幅器として
使用できる時間が制限される欠点がある。
あった。即ち、補償期間において演算増幅器ＯＰ２の出
力が０となるように可変抵抗ＶＲを設定し、補償期間に
於いては、スイッチｓ３をオンとし、増幅動作期間に於
いては、スイッチｓ３をオフとするものであるから、コ
ンデンサＣからみたインピーダンスが補償期間と増幅動
作期間とで異なるものとなシ、この為、増幅動作期間に
於１けるコンデンサＣの両端の電圧が電圧Ｖ０がら変化
してしまう欠点があった。ところで、この変化の度合は
、コンデンサＣと抵抗ＲｆＯ値によって決まるものでア
）、両者の値を大きくするほど、変化を小さなものとす
ることができる。しかし、コンデンサＣと抵抗ＲｆＯ値
を大とすると、補償時間（コンデンサＣの両端の電圧を
ｒ。とするのに要する時間）が長くなり、この為、高速
で補償、増幅を繰返し行なった場合、補償が完全には行
なわれず、オフセットが蓄積されて誤差を生じる欠点が
ある。また、補償時間を短くする為に、コンデンサＣ２
抵抗ＲｆＯ値を小とすると、増幅動作期間に於けるコン
デンサＣの両端の電圧がｒｏから大きく変化してしまう
欠点がある。また、コンデンサＣからみたインピーダン
スの変化によシ、増幅動作期間に於いて、コンデンサＣ
の両端の電圧が変化するものであるから、増幅器として
使用できる時間が制限される欠点がある。
発明の目的
本発明は前述の如き欠点を改善したものであシ、その目
的はオフセット補償に必要な時間を短縮化し、且つ増幅
器として使用できる期間を長くすることにおる。以下実
施例について詳細に説明する。
的はオフセット補償に必要な時間を短縮化し、且つ増幅
器として使用できる期間を長くすることにおる。以下実
施例について詳細に説明する。
発明の実施例
第３凶は本発明の実施例の回路図であシ、第１図に示し
た従来例と異なる点は、抵抗Ｒ１と同一特性の抵抗Ｒｆ
′の一端を接地し、他端をスイッチ５３’を介してコン
デンサＣに接続した点である。
た従来例と異なる点は、抵抗Ｒ１と同一特性の抵抗Ｒｆ
′の一端を接地し、他端をスイッチ５３’を介してコン
デンサＣに接続した点である。
同、スイッチ５５’はスイッチｓ５とコンプリメンタリ
で動作するものであシ、スイッチｓ３がオンのときスイ
ッチＳ３’はオフ、スイッチｓ５がオフのときスイッチ
Ｓ３’はオンとなるものである。また、同図に於いて他
の第１図と同一符号は同一部分を表わしている。
で動作するものであシ、スイッチｓ３がオンのときスイ
ッチＳ３’はオフ、スイッチｓ５がオフのときスイッチ
Ｓ３’はオンとなるものである。また、同図に於いて他
の第１図と同一符号は同一部分を表わしている。
制御回路ＣＯＮは補償期間中、スイッチ５１．５３’を
オフ、スイッチ５２．５５’をオンとする。これにょシ
、前述したと同様にコンデンサＣが充電され、演算増幅
器ＯＰ２の出力をＯＶとする電圧がコンデンサＣの両端
に現われる。また、制御回路ＣＯＮは増幅動作期間中、
スイッチ５１．５３’をオン、スイッチ５２゜Ｓ３をオ
フとする。ところで、本実施例に於いては、抵抗Ｒｆと
同一特性を有する一端が接地された抵抗Ｒｆ′を、増幅
動作期間にオンとなるスイッチＳ３’を介してコンデン
サＣに接続しているものであるから、補償期間、増幅動
作期間の何れに於いても、コンデンサＣからみたインピ
ーダンスは等しいものとなる。従って、本実施例によれ
ば、増幅動作期間に於いても、コンデンサＣの両端の亀
圧をＶ。に保持することが可能であるので、増幅動作期
間を従来例に比べて長いものとすることができる。また
、抵抗ＲｆＯ値を小としても、補償期間と増幅動作期間
とでコンデンサＣの両端の電圧が変化することがなくな
るので、補償期間を短いものとすることができる。
オフ、スイッチ５２．５５’をオンとする。これにょシ
、前述したと同様にコンデンサＣが充電され、演算増幅
器ＯＰ２の出力をＯＶとする電圧がコンデンサＣの両端
に現われる。また、制御回路ＣＯＮは増幅動作期間中、
スイッチ５１．５３’をオン、スイッチ５２゜Ｓ３をオ
フとする。ところで、本実施例に於いては、抵抗Ｒｆと
同一特性を有する一端が接地された抵抗Ｒｆ′を、増幅
動作期間にオンとなるスイッチＳ３’を介してコンデン
サＣに接続しているものであるから、補償期間、増幅動
作期間の何れに於いても、コンデンサＣからみたインピ
ーダンスは等しいものとなる。従って、本実施例によれ
ば、増幅動作期間に於いても、コンデンサＣの両端の亀
圧をＶ。に保持することが可能であるので、増幅動作期
間を従来例に比べて長いものとすることができる。また
、抵抗ＲｆＯ値を小としても、補償期間と増幅動作期間
とでコンデンサＣの両端の電圧が変化することがなくな
るので、補償期間を短いものとすることができる。
発明の詳細
な説明したように本発明は、コンデンサと接地との間に
、スイッチを介して帰還回路と同一のインピーダンスを
有する付加回路（実施例に於いては抵抗Ｒ，／ ）を接
続し、増幅動作期間に於いて、コンデンサを帰還回路側
から付加回路側へ切替えて接続する構成としたものであ
るから、増幅動作時にコンデンサの両端の電圧が変化す
ることがなくなシ、従って増幅器として動作させること
ができる期間を従来例に比べて長くすることができる利
点がある。また、帰還回路のインピーダンス（実施例に
於いては抵抗Ｒ１のインピーダンス）を小とすることが
できるものであるから、補償期間を短いものとすること
ができる利点がある。
、スイッチを介して帰還回路と同一のインピーダンスを
有する付加回路（実施例に於いては抵抗Ｒ，／ ）を接
続し、増幅動作期間に於いて、コンデンサを帰還回路側
から付加回路側へ切替えて接続する構成としたものであ
るから、増幅動作時にコンデンサの両端の電圧が変化す
ることがなくなシ、従って増幅器として動作させること
ができる期間を従来例に比べて長くすることができる利
点がある。また、帰還回路のインピーダンス（実施例に
於いては抵抗Ｒ１のインピーダンス）を小とすることが
できるものであるから、補償期間を短いものとすること
ができる利点がある。
第１図は従来例の回路図、第２図は第１図の動作説明図
、第６図は本発明の実施例の回路図でおる。 ＯＰ１〜ｏｐ３は演算増幅器、Ｓ１〜５３．Ｓ５’、Ｓ
Ｇ１〜ＳＧｎはスイッチ、ＣＯＮは制御回路、Ｃはコン
デンサ、ＶＲは可変抵抗、Ｒ１−Ｒ１１、Ｒｆ、Ｓ１’
は抵抗、ＲＮは抵抗回路網である。 特許出願人 富士電機製造株式会社（外１名）代理人弁
理士玉蟲久五部（外３名）
、第６図は本発明の実施例の回路図でおる。 ＯＰ１〜ｏｐ３は演算増幅器、Ｓ１〜５３．Ｓ５’、Ｓ
Ｇ１〜ＳＧｎはスイッチ、ＣＯＮは制御回路、Ｃはコン
デンサ、ＶＲは可変抵抗、Ｒ１−Ｒ１１、Ｒｆ、Ｓ１’
は抵抗、ＲＮは抵抗回路網である。 特許出願人 富士電機製造株式会社（外１名）代理人弁
理士玉蟲久五部（外３名）
Claims (1)
- 補償期間に於いて、増幅器の入力を短絡すると共に、前
記増幅器の出力を帰還回路を介して前言己増幅器の入力
側に帰還し、前記増幅器の入力ａに設けられているコン
デンサに前記増幅器の出力をＯＶとする電圧を記憶させ
る増幅器のオフセット補償回路に於いて、前記コンデン
サと接地との間に、スイッチを介して前記帰還回路と同
一のインピーダンスを有する付加回路を接続し、補償期
間に於いては前記コンデンサと前記帰還回路とを接続し
、増幅動作期間に於いては前記コンデンサと前記付加回
路とを接続する構成としたことを％徴とするオフセット
補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011757A JPS59138108A (ja) | 1983-01-27 | 1983-01-27 | オフセツト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011757A JPS59138108A (ja) | 1983-01-27 | 1983-01-27 | オフセツト補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138108A true JPS59138108A (ja) | 1984-08-08 |
| JPH0151084B2 JPH0151084B2 (ja) | 1989-11-01 |
Family
ID=11786852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58011757A Granted JPS59138108A (ja) | 1983-01-27 | 1983-01-27 | オフセツト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138108A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169509B1 (en) | 1998-06-25 | 2001-01-02 | Nec Corporation | Switched capacitor type D/A converter and display driver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114249A (ja) * | 1974-07-26 | 1976-02-04 | Hitachi Ltd |
-
1983
- 1983-01-27 JP JP58011757A patent/JPS59138108A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114249A (ja) * | 1974-07-26 | 1976-02-04 | Hitachi Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169509B1 (en) | 1998-06-25 | 2001-01-02 | Nec Corporation | Switched capacitor type D/A converter and display driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151084B2 (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079098B1 (en) | Amplifier with signal-dependent voltage supply source | |
| US5418495A (en) | Input stage improvement for current feedback amplifiers | |
| US4152659A (en) | Low noise differential amplifier | |
| EP0151532B1 (en) | Voltage controlled diode attenuator | |
| US4458210A (en) | Distortion compensated cross-coupled differential amplifier circuit | |
| US6396934B1 (en) | Analog audio filter for high frequencies | |
| US2843671A (en) | Feed back amplifiers | |
| US6130527A (en) | Voltage regulation circuit | |
| EP0031374A4 (en) | BRIDGE AMPLIFIER. | |
| GB2080058A (en) | Volume control circuit | |
| US5097223A (en) | Current feedback audio power amplifier | |
| JPS59138108A (ja) | オフセツト補償回路 | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US4453131A (en) | Transformer coupled amplifier circuit | |
| US5271059A (en) | Method and configuration for forming a line termination of a telephone line | |
| GB2073524A (en) | Class ab amplifying circuit | |
| US4596956A (en) | Current amplifiers | |
| EP0846367A1 (en) | Bridge amplifier with feedback over the load | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JPH0468818B2 (ja) | ||
| JPS6228606B2 (ja) | ||
| JPS628572Y2 (ja) | ||
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JPH0519323B2 (ja) | ||
| JPH0353801B2 (ja) |