JPS5913657Y2 - 電子楽器のペダル効果回路 - Google Patents

Description

【考案の詳細な説明】 この考案は、電子楽器において、ソステヌートペダル又
はダンパペダルの操作により効果的に楽音の減衰特性の
可変制御するための回路に関する。

従来、ソステヌートペダルを操作することにより発生楽
音の減衰特性を制御できるようにした回路配置はすでに
提案されている（例えば、実開昭５２−６３４１８号公
報参照）。

しかしながら、この種の従来回路は、ソステヌートペダ
ルスイッチからの状態信号の立上り及び立下りにそれぞ
れ同期した信号を形成すると共に、立上り同期信号とキ
ーオン信号とをＡＮＤした信号でＲ−Ｓフリップフロッ
プをセットし且つ立下り同期信号でこのＲ−Ｓフリップ
フロップをリセットするようになっていて、全体として
構成が複雑である欠点を有する。

この種のペダル効果回路は１つの電子楽器において各キ
ー毎又は各楽音形成チャンネル毎に設けられるものであ
るので、電子楽器のコストを低減するためには可及的に
簡単な構成であることが望ましい。

従って、この考案の目的は、構成簡単なペダル効果回路
を提供することにある。

この考案によるペダル効果回路の特徴とするところは、
ソステヌートペダルスイッチの操作タイミングに同期し
た信号でキースイッチからの状態信号をラッチするラッ
チ回路を設けると共に、このラッチ回路の出力とソステ
ヌートペダルスイッチからの状態信号とをＡＮＤ演算し
、そのＡＮＤ出力に基づいて楽音の減衰特性を可変制御
する点にある。

この考案の好ましい実施態様によれば、上記キースイッ
チからの状態信号と、上記ＡＮＤ出力と、ダンパペダル
スイッチからの状態信号とを入力とするＯＲ回路を設け
、このＯＲ回路からの出力に基づいて楽音の減衰特性が
制御される。

この考案による回路配置の利点の１つは、ラッチ回路、
ＡＮＤ回路、及びＯＲ回路のような簡単な機能回路の組
合わせでソステヌートペダル効果ないしダンパペダル効
果を実現できることである。

以下、添付図面に示す実施例についてこの考案を詳述す
る。

第１図は、この考案の一実施例によるペダル効果回路の
、特にディケイ制御信号発生部を示すものである。

ＫＳＷはキーオン信号ＫＯＮを発生するキースイッチ、
ＳＳはソステヌートペダルＳＰで駆動されるソステヌー
トペダルスイッチ、ＤＳはダンパペダルＤＰで駆動され
るダンパペダルスイッチである。

キーオン信号ＫＯＮはソステヌートペダルスイッチＳＳ
からの状態信号に応じてＤ−フリップフロップＤＦでラ
ッチされるようになっており、フリップフロップＤＦの
出力ＱはソステヌートペダルスイッチＳＳからの状態信
号とＡＮＤゲー）ＡＧでＡＮＤされる。

そしてＡＮＤゲー）ＡＧの出力はキーオン信号ＫＯＮ及
びダンパペダルスイッチＤＳからの状態信号と共にＯＲ
アゲ−ＯＧに入力され、このＯＲゲートＯＧの出力によ
ってディケイ制御信号ＤＣＮが形成されるようになって
いる。

図示しないテ゛イケイ制御回路では、テ゛イケイ制御信
号ＤＣＮが高レベルにあるあいだ、それが低レベルにあ
る場合よりもエンベロープ信号のテ゛イケイタイムを長
くするように減衰時定数制御が行なわれる。

ここで、制御信号ＤＣＮは、キーオンしてキーオン信号
ＫＯＮを「高」にした場合、ソステヌートペダルスイッ
チＳＳをオンしてキーオン信号ＫＯＮをラッチした場合
、及びダンパペダルスイッチＤＳをオンした場合に「高
」になるものであり、これらの場合にはエンベロープ信
号のディケイタイムを長くするように時定数制御が行な
われる。

これに対して、ペダルスイッチＳＳ、 ＤＳをオンする
ことなくエンベロープ信号の減衰中にキーオフした場合
には、制御信号ＤＣＮが「低」となるので、ディケイタ
イムを短くするように時定数制御が行なわれる。

第１図の回路によれば、簡単な構成でエンベロープ信号
の減衰カーブを可変制御するための信号を得ることがで
きる。

第２図は、この考案の一実施例による電子楽器のペダル
効果回路を示すものである。

同図において、ＫＳＷは対応するキーによってオンオフ
制御されるキースイッチ、ＦＳは楽音のアタックレベル
を低下させると共に減衰速度を速めるために操作される
ソフトペダル（弱音ペダル）によって駆動されるソフト
ペダルスイッチ、ＤＳは自然減衰音を得たい場合にキー
オン前又はキーオン中に操作されるダンパペダルによっ
て駆動されるダンノくペダルスイッチ、ＳＳは自然減衰
音を得たい場合にキーオン中に操作されるソステヌート
ペダルＳＰによって駆動されるソステヌートペダルスイ
ッチである。

これらのペダルＦＰ、 ＤＰ、 ＳＰ及びスイッチＦＳ
。ＤＳ、 ＳＳの類は、全キーに共通に設けられるもの
であるが、これから述べる回路部（すなわち、第２図の
回路からペダルスイッチＦＳ、 ＤＳ、 ＳＳを除いた
回路部）は各キー毎又は各楽音形成チャンネル毎に設け
られるものである。

Ｒ−Ｓフリップフロップ１１はキースイッチ１１からの
キーオンタイミングに同期した信号ＫｏＮでセットされ
且つキーオフタイミングに同期した信号Ｋ。

ＦＦでリセットされてキーイング波形を整形するもので
゛、その出力Ｑからなるキーオン信号ＫＯＮはキーチャ
タリングを除去するに必要な動作時間が設定された第１
のワンショット回路１２をトリガするようになっている
。

ＡＮＤゲート１３は、キーオン信号ＫＯＮと第１ワンシ
ョット回路１２の出力Ｑ＝Ｏ５１とをＡＮＤＬ、キーチ
ャタリングのないキーオン信号ＫＯＮ’を発生するもの
である。

第１ワンショット回路１２の出力Ｑ＝Ｏ８１は第２のワ
ンショット回路１４をトリガするようになっており、第
２ワンショット回路１４の出力Ｑ＝Ｏ３２は比較器５０
からの比較出力ＥＱ ２とＡＮＤゲート１５でＡＮＤさ
れる。

比較器５０はエンベロープ信号Ｖｏｕｔと制御電圧ＣＶ
４とを比較し、ＶｏｕｔがＣＶ４をこえたときに「高」
から「低」にかわるような比較出力ＥＱ２を発生するも
ので、制御電圧ＣＶ４として後述するように減衰時定数
切換点レベルＶＢＬ又はその修正レベルに対応した電圧
を印加することにより、減衰時定数切換のためのタイミ
ング信号として比較出力ＥＱ２を発生するようになって
いる。

ＡＮＤゲート１５の出力は、ＯＲゲート１６の一方の入
力端に供給され、ＯＲゲート１６の他方の入力端には、
第１ワンショット回路１２の出力Ｑ＝Ｏ８１を立上り微
分回路１７で微分した信号Ｏ８Ｉ Ｄと信号ＳＯ３＋Ｄ
ＵＭ＋ＫＯＮ’とをＯＲゲート１８でＯＲした信号が加
えられており、これによってＯＲゲート１６は、負進行
キーオンパルスＮＫＯＮを発生するようになっている。

なお、第２ワンショット回路１４は出力信号Ｖｏｕｔが
制御電圧ＣＶ４のレベルをこえるよう比較的長くその動
作時間が設定されているものであり、立上り微分回路１
７はキーを非常に速く連打した場合に後述するフリップ
フロップ３７をリセットさせて正常勤作を確保するため
に設けられたものである。

ところで、信号ＳＯ３＋ＤＵＭ＋ＫＯＮ’を形成するた
めの回路はこの考案の教示にしたがって構成されるもの
で゛、同回路においては、ＡＮＤゲート１３の出力から
なるキーオン信号ＫＯＮ’を１つの入力とするＯＲゲー
ト１９が設けられており、このＯＲゲート１９の他の１
つの入力としては破線Ｘで示すようにダンパペダルスイ
ッチＤＳからの状態信号ＤＵＭが入力されている。

ＯＲゲート１９の出力はＤ−フリップフロップ２０のテ
゛−タ入力端りに加えられ、Ｄ−フリップフロップ２０
はソステヌートペダルスイッチＳＳからの状態信号に応
じてＯＲゲート１９の出力をラッチするようになってい
る。

ここで、ダンパペダルスイッチＤＳからの状態信号ＤＵ
ＭをＯＲゲート１９に入力すること（破線Ｘ）は必ずし
も必要でなく、Ｄ−フリップフロップ２０はキーオン信
号ＫＯＮ’を直接ラッチするようになっていてもよい。

フリップフロップッチＳＳからの状態信号とはＡＮＤゲ
ート２１に入力され、ＡＮＤゲート２１は、面入力をＡ
ＮＤすることによって、キーオンがあり且つソステヌー
トペダルが操作されていることを示す信号ＳＯＳを発生
するものである。

キーオン信号ＫＯＮ’とソステヌート信号ＳＯＳとダン
パ信号ＤＵＭとはＮＯＲゲート２２に供給され、ここで
、信号ＳＯＳ ＋ ＤＵＭ ＋ＫＯＮ’に変換される。

この信号ＳＯＳ ＋ＤＵＭ ＋ＫＯＮ’は、キーオン後
第１ワンショット回路１２の動作時間を経てから「高」
から「低」になり、ソステヌートペダルスイッチＳＳ又
はダンパペダルスイッチＤＳがオンしている限り「低」
でありつづけるもので、それによってその低レベル期間
中楽音を自然減衰させるべく指示するものである。

従って、この信号ＳＯＳ＋ＤＵＭ＋ＫＯＮ’と微分出力
ＯＳ１ＤとをＯＲゲート１８でＯＲした信号は、極端に
速くキーを連打しない通常の場合、ＯＳＩＤがキーオン
タイミングに同期して「高」になるので、実質的にＳＯ
Ｓ 十ＤＵＭ＋ＫＯＮ’に等しい。

しかしながら、特殊の場合としてキーを高速で連打した
場合には、信号ＳＯＳ＋ＤＵＭ十ＫＯＮ′が「低」であ
っても−瞬ＯＳＩＤのためにＯＲゲート１８の出力が「
高」になることがある。

そして、ＯＲゲート１８の出力とＡＮＤゲート１５の出
力とをＯＲゲート１６でＯＲした信号ＮＫＯＮは、キー
を高速連打せず且つペダルＤＰ＝ ＳＳをふまない通常
の場合は、キーオン後第１ワンショット回路１２の動作
が完了した時点（第２ワンショット回路１４の出力ＯＳ
２が「高」から「低」にかわる時点）で「高」から「低
」になり、その後第２ワンショット回路１４の動作時間
が完了し且つ出力信号ＶｏｕｔがＣＶ４レベルをこえた
時点で「低」から「高」に変化するものとなる。

ここで、ＮＫＯＮが「低」から「高」になるタイミング
は、ＣＶ４レベルをかえることにより適宜変更できるも
のであるが、キーオフタイミングやペダルスイッチＦＳ
， ＤＳ， ＳＳのオン・オフタイミングには直接関係
しない。

ただ、先に述べた特殊な場合としてキーを高速連打した
場合にはＮＫＯＮは低レベルにあるときでもＯＳｌＤに
よって一瞬「高」になることがある。

次に、制御電圧Ｃ■１〜Ｃ■５を形成するための回路部
について説明する。

タッチセンサ２３は、例えば先に第１図に例示したよう
な手段によってキースイッチＫＳＷの打鍵速度に応じた
電圧信号を発生するもので、その出力としての電圧信号
はサンプル・ホールド（Ｓ／Ｈ）回路２４で第１ワンシ
ョット回路１２の出力ＯＳ１に応じてサンプルされ、ホ
ールドされる。

このため、サンプル・ホールド回路２４の出力電圧は打
鍵速度に比例した大きさで発生される。

Ｄ−フリップフロップ２５はキーオン信号ＫＯＮ’に応
じてソフトペダルスイッチＦＳからの状態信号をラッチ
するもので、そのラッチ出力はゲート２６に制御信号と
して供給される。

サンプル・ホールド回路２４の出力は、一方で加算器３
１、 ３２． ３５には直接的に信号Ｓ１として供給さ
れると共に加算器３４には極性反転器２８を介して信号
−Ｓｏとして供給され、他方でゲート２６を介して信号
Ｓ２として加算器３４に供給されると共にゲート２６及
び極性反転器２７， ２９をそれぞれ介して信号−Ｓ２
として加算器３２， ３５にそれぞれ供給されている。

加算器３１は、アタックタイム電位十■４□とサンプル
・ホールド電圧Ｓ１とを加算して制御電圧Ｃ■１を形成
し、加算器３２は、第１デイケイタイム電位十■１ＤＴ
とサンプル・ホールド電圧Ｓ１，−Ｓ２とを加算して制
御電圧Ｃ■２を形成し、加算器３３は、信号ＳＯＳ＋Ｄ
ＵＭ＋ＫＯＮ’に応じてオンオフ制御されるゲート３０
からの一定電位十■と第２デイケイタイム電位十■２Ｄ
Ｔとを加算して制御電圧ＣＶ３を形威し、加算器３４は
、減衰時定数切換点レベル電位十■ＢＬとサンプル・ホ
ールド電圧−３１，Ｓ２とを加算して制御電圧Ｃｖ４を
形成し、加算器３５は、アタックレベル電位十■ＡＬと
サンプル・ホールド電圧Ｓ１．−３２とを加算して制御
電圧Ｃｖ５を形成する。

制御電圧Ｃｖ１ヘーＣｖ３は前述した負進行キーオンパ
ルスＮＫＯＨによって起動されるエンベロープ形成部に
時定数制御のために供給され、制御電圧ＣＶ４は前述し
たように比較器５０に出力電圧Ｖｏｕｔとの比較対象電
圧として供給され、制御電圧Ｃ■５は電圧制御型可変利
得増幅器（ＶＣＡ）５２に供給される。

ここで、エンベロープ信号Ｖｏｕｔを得るための回路部
にてつい説明すると、３６は負進行キーオンパルスＮＫ
ＯＮを立下り微分するための微分回路、３７は微分回路
３６の微分出力でリセットされ且つ比較器４９からの比
較出力（アタックレベル検知信号）ＥＱＩでトリガされ
るＲ−３−Ｔフリップフロップ、３８はキーオンパルス
ＮＫＯＮを反転するインバータ、３９．４０は丸印Ｍで
示すような入力結線を有するＡＮＤゲートである。

ＡＮＤゲート３９はフリップフロップ 力とが共に「高」のとき「高」となるような制御信号Ｇ
１を発生し、ＡＮＤゲート４０はフリップフロップ３７
の出力Ｑとインバータ３８の出力とが共に「高」のとき
「高」となるような制御信号Ｇ２を発生する。

なお制御信号Ｇ３は前述の負進行キーオンパルスＮＫＯ
Ｎと同じもので゛ある。

ゲート４１， ４２， ４３はそれぞれ制御信号Ｇ１，
Ｇ２。

Ｇ３でオンオフ制御され、ゲート４４， ４５， ４６
もそれぞれ制御信号Ｇ１，Ｇ２，Ｇ３でオンオフ制御さ
れるものである。

ゲート４１はオンになったとき比較器４つの一方の入力
端にアタックレベル電位十■ＡＩ５を供給し、ゲート４
２． ４３は各々オンになったとき電圧制御型可変抵抗
ＶＣＲ ４７の一端に基準電位■２，■３（いずれも接
地電位）を供給する。

ＶＣＲの一端とゲート４１との間には、補助電圧源Δ■
が図示の極性で接続され、ＶＣＲ４７の他端と接地点と
の間には充放電用コンデンサＣが接続されている。

補助電圧源ΔＶは、コンテ゛ンサＣをＶＣＲ４７を介し
てＶＡＬ＋Δ■の電圧で充電することによってコンデン
サＣの端子電圧が確実に＋ｖＡＬに到達するよう保証す
るためのものである。

ＶＣＲ４７の制御入力端には、ゲー） ４４． ４５，
４６がそれぞれオンになったとき制御電圧Ｃ■１，Ｃ
Ｖ２，Ｃｖ３が供給され、ＶＣＲ４７の抵抗値は各々の
制御電圧に対応した値になるので、時定数制御が可能に
なる。

コンデンサＣはＶＣＲ４７の一端に■ＡＬ＋Δ■の電圧
が供給されたとき法定され、ＶＣＲ４７の一端がゲート
４２又は４３を介して接地されたとき放電されるもので
あり、その充放電に伴う端子電圧の変化はバッファ４８
を介してエンベロープ信号Ｖｏｕｔとして出力される。

出力信号Ｖｏｕｔは比較器４９に帰還されて＋ＶＡＬと
比較されると共に比較器５０に帰還されてＣＶ４と比較
される一方、楽音信号ＩＮを入力とするＶＣＡ５１に利
得制御電圧として供給される。

ＶＣＡ５１ではエンベロープ信号Ｖｏｕｔを変調信号と
して楽音信号ＩＮが振幅変調され、その振幅変調出力は
ＶＣＡ５２で再び制御電圧Ｃ■５に応じて振幅変調され
る。

従って、ＶＣＡ５２から得られる楽音信号ＯＵＴは、Ｖ
ＣＡ５１とＶＣＡ５２とで二重に振幅変化特性が制御さ
れたものとなる。

次に、第２図の回路の動作を説明する。

はじめにキーは高速連打せず、ペダルスイッチＦＳ，
ＤＳ。

ＳＳはいずれもオフ状態にある場合の動作を述べる。

この場合、キースイッチＫＳＷがオンすると、そのキー
オン時点から第１ワンショット回路１２の動作時間だけ
経過した時点でキーオンパルスＮＫＯＮが「高」から「
低」にかわるので、この立下りタイミングは微分回路３
６で検知され、フリップフロップ３７が微分回路３６の
微分出力でリセットされる。

この結果、フリップフロップ３７の出力Ｑが「高」とな
り、インバータ３８の出力も「高」で゛あるので゛、Ａ
ＮＤゲート３９の出力、すなわち制御信号Ｇ１が「高」
となる。

従って、ゲート４１．４４がオン制御され、コンデンサ
ＣはＶＣＲ４７を介してｖＡＬ＋Δ■なる電圧に向って
充電される。

このときの充電時定数は制御電圧Ｃ■１に応じたＶＣＲ
４７の抵抗値とコンデンサＣの静電容量値との積で決ま
る。

制御電圧Ｃ■□は、加算器３１で形成され、所定のアタ
ックタイム電位十ＶＡ．に、打鍵速度に応じたサンプル
・ホールド電圧Ｓ１を加えたものである。

このため、打鍵速度が大きければ大きいほど制御電圧は
＋■ＡＴレベルより大きくなり、それに応じて充電時定
数は小さく、アタックタイムは短くなる。

コンデンサＣの充電の進展につれて、出力信号Ｖｏｕｔ
はアタックレベルＡＬに向けてカーブＡＴに示すように
指数関数的に立上る波形を示すようになる。

コンデンサＣの端子電圧がほぼ＋ＶＡＬに等しくなると
、比較器４９の出力ＥＱＩが「低」から「高」になり、
フリップフロップ 力状態を反転させる。

すなわち、このとき、フリップフロップ３７の出力Ｑは
「高」、Ｑは「イ氏」となるので゛、ＡＮＤゲート３９
の出力Ｇ１は「低」、ＡＮＤゲート４０の出力Ｇ２が「
高」となる。

従って、ゲー） ４２， ４５がオンとなり、コンテ゛
ンサＣは制御電圧ＣＶ２に応じた時定数でＶＣＲ４７を
介して放電する。

ここで、制御電圧Ｃｖ２は加算器３２で形成され、第１
デイケイタイム電位十ＶｉＤＴとサンプル・ホールド電
圧Ｓ１とを加えたものである。

このため、打鍵速度に対応したサンプル・ホールド電圧
Ｓ１の加算分だけ放電時定数は小さくなる。

コンデンサＣの放電に伴う出力信号Ｖｏｕｔの変化はカ
ーブＩＤＴに示すようになる。

コンデンサＣの端子電圧が放電の進展に伴って降下して
制御電圧Ｃ■４にほぼ等しくなると、比較器５０の出力
が「低」から「高」になる。

このときすでに第２ワンショット回路１４の出力ＯＳ２
は「高」になっているので、ＡＮＤゲート１５ではＥＱ
２とＯＳ２とのＡＮＤ条件が成立してそのＡＮＤ出力は
「高」となる。

このため、ＯＲゲート１６の出力ＮＫＯＮは「低」から
「高」となり、ひいてはＮＫＯＮと等価な制御信号Ｇ３
によりゲー） ４３． ４６がオンとなる。

なお、ゲー） ４２． ４５はインバータ３８の出力が
「イ氏」になるためオフする。

従って、出力信号Ｖｏｕｔが制御電圧ＣＶ４にほぼ等し
くなった時点以降は、コンデンサＣはＶＣＲ４７を介し
て制御電圧ＣＶ３に対応した時定数で放電する。

ここで、制御電圧Ｃｖ３とＣＶ４はそれぞれ加算器３３
． ３４で形成されるものであり、Ｃｖｌ，Ｃｖ２と同
様にアナログ演算による修正を受ける。

すなわち、制御電圧ＣＶ３は、キーオフがなされた場合
にのみ修正を受け、それ以外の場合は第２デイケイタイ
ム電位十Ｖ２Ｄ１に等しい。

キーオフがなされると、ゲーｔ− ３０がオンして＋Ｖ
２Ｄ１に＋Ｖが加算されるので制御電圧ＣＶ３はその和
電位に等しくなる。

それゆえ、出力信号Ｖｏｕｔの変化としては、キーオフ
がなされない場合にはｖｌＤｌ〉ｖ２Ｄ．であるので比
較的大きな時定数でカーブ２ＤＴに示すようにゆっくり
減衰するものとなり、減衰途中でキーオフがなされた場
合には和電位（＋Ｖ２ＤＴ＋Ｖ）に対応した比較的小さ
な時定数でカーブ２ ＤＴ’に示すように急速に減衰す
るものとなる。

一方、制御電圧Ｃ■４は、減衰時定数切換点レベルＢＬ
に対応した電位十■８Ｌと、極性反転したサンプル・ホ
ールド電圧−Ｓｌとを加算して形成されるものであるが
、このことは打鍵速度が大きいほど制御電圧Ｃ■４が小
さく、従って、ＢＬレベルが低下することを意味する。

換言すれば、打鍵速度が大きいほど第１減衰過程での時
定数を大きく、すなわち第１テ゛イケイタイム（カーブ
１ＤＴに対応）を長くとり、それによって前述のアタッ
クタイムの短縮及び後述アタックレベルの増大と相俟っ
てアタック感を強調するようにしたものである。

上記動作の結果、カーブＡＴ，ＩＤＴ，２ＤＴ又は２Ｄ
Ｔをつないだ形のエンベロープ信号■Ｏｕｔカ得られる
わけであるが、この信号ＶｏｕｔがＶＣＡ５１を制御す
るのと同時にＶＣＡ５２を制御する制御電圧Ｃ■５は加
算器３５において次のようにして形成される。

すなわち、打鍵速度に応じたサンプル・ホールド電圧Ｓ
１を所定のアタックレベル電位十■１と加算することに
よって制御電圧Ｃｖ５が形成される。

サンプル・ホールド電圧Ｓ１は、キーオン時点直後の第
１ワンショット回路１２の出力パルスＯＳ１に応じてタ
ッチセンサ２３の出力をサンプル・ホールドしたもので
あり、打鍵速度が大きいほど大きな値を有するものであ
る。

このため、打鍵速度を大きくすればするほど、制御電圧
ＣＶ５が増大するので、それに応じてＶＣＡ５２ではア
タック時の楽音信号振幅が増大されるようになり、強い
アタック感が得られる。

次に特殊な場合としてキーを非常に速く連打した場合の
動作を述べると、この場合には前述のようにキーオンパ
ルスＮＫＯＮが低レベルをとっている間でも瞬間的に微
分パルスＯＳ Ｉ Ｄによって高レベルになる。

従って、この瞬時的高レベル信号の立下り時にフリップ
フロップ３７がリセットされるので、前述したような充
放電シーケンス動作がくりかえされる。

この場合、例えば２回目のキーオンが第１の減衰過程（
ｌＤＴ）の途中でなされたものとすれば、充電開始レベ
ルは接地レベルではなく、コンデンサＣにその時点で残
留している電荷による電位レベルであり、この電位レベ
ルからアタックレベルＡＬに立上って後に再び減衰する
ような波形が得られるものである。

ここで、各種のペダルを操作した場合の動作を述べる。

まず、ソフトペダルＦＰをふんでスイッチＦＳをオンに
した場合には、Ｄ−フリップフロップ２５がキーオン信
号ＫＯＮ’に応じてスイッチＦＳの状態信号をラッチし
、フリップフロップ２５の出力Ｑは「高」となる。

このためゲート２６がオンになり、サンプル・ホールド
電圧Ｓ２が加算器３２．３５には極性反転されて−３２
として供給されると共に加算器３４にはそのままの形で
供給される。

このため、加算器３２では＋ＶＩＤＴ＋５１Ｓ２の演算
が行なわれ、その加算出力からなる制御電圧ＣＶ２とし
ては、前述した＋ＶＩＤＴ＋３１なる電圧より低い電圧
が得られることになる。

従って、この制御電圧Ｃｖ２で制御されるＶＣＲ４７は
その抵抗値が−８２相当分だけ高くなり、第１減衰過程
（Ｉ ＤＴ）の時定数が大きくなる。

また、加算器３４では、＋ＶＢＬ−３１＋Ｓ２の演算が
行なわれ、その加算出力からなる制御電圧ＣＶ４として
は、前述した＋ｖＢＬ−３１なる電圧より＋５２分だけ
高い電圧が得られる。

従って、この制御電圧Ｃ■４と出力信号Ｖｏｕｔとを比
較器５０で比較すると、＋Ｓ２相当分だけ減衰時定数切
換レベルＢＬが上昇することになる。

それゆえ、先に述べた第１減衰過程（ＩＤＴ）での時定
数の増大と、減衰時定数切換レベルＢＬの上昇とを勘案
して減衰波形を全体としてみた場合には、ソフトペダル
をふまない場合よりもふんだ場合の方が減衰カーブがゆ
るやかになることが了解される。

その上、加算器３５では加算器３２におけると同様にサ
ンプル・ホールド電圧−５２が＋ＶＡＬ十Ｓ１なる加算
電圧に減算要素として作用するので、制御電圧ＣＶ５は
−５２分だけ減少し、それに応じてアタックレベルが低
下する。

従って、ソフトペダルをふんだ場合には、前述の減衰カ
ーブの緩慢化と相俟ってアタックレベルの低下により全
体としての音量感が低下することになり、ソフトペダル
効果（弱音効果）が得られる。

次にダンプペダルＤＰ又はソステヌートペダルＳＰをふ
んだ場合の動作を述べる。

この両ペダルＤＰ、ＳＰは共に自然減衰音を得たい場合
に操作されるものである点で共通した機能をもっており
、ただ異なるのはダンパペダルＤＰがキーオン前から操
作されるのに対し、ソステヌートペダルＳＰがキーオン
中に操作される点である。

前述したように、これらのペダルを操作してスイッチＤ
Ｓ、 ＳＳをオンにしているあいだは信号ＳＯ３＋ＤＵ
Ｍ＋ＫＯＮ’はたとえキーオフした後でも「低」がら「
高」にならないものである。

それゆえ、ペダルスイッチＤＳ、 ＳＳをオンにした場
合には、前述の減衰中キーオンを継続した場合と同様に
ゲート３０がオフであり、加算器３３の出力からなる制
御電圧Ｃ■３は＋■２Ｄ１に等しくなる。

従ってコンデンサＣはＣＶａ ＝ ＋ Ｖ２ＤＴに対応
した比較的大きい時定数でカーブ２ＤＴに示すように放
電する。

減衰カーブ２ＤＴを有するエンベロープ信号でＶＣＡ５
１を制御すれば、楽音の自然減衰効果を模擬することが
できる。

なお、上記実施例において、制御電圧Ｃ■５はゲート４
１に供給しである電位十ｖＡＬに代えてそこに供給して
もよく、あるいはエンベロープ信号Ｖｏｕｔの通路に接
続したＶＣＡ等に供給してエンベロープ信号Ｖｏｕｔを
制御するようにしてもよく、いずれにしても前述したの
と同様の作用効果が得られる。

また、電位Ｖ２は、Ｖ２ ＜ ＶＢｔ、であれば、必ず
しも■３と等しくしなくてもよい。

さらに、第２図に示す如＜ Ｖ２ ＝ Ｖａである場合
には、ゲート４２．４３のうちの一方を省略し、残った
１つのゲートを、制御信号Ｇ２．Ｇ３を入力とするＯＲ
ゲートの出力で制御するようにしてもよい。

次に、第３図を参照して、この考案の他の実施例による
ペダル効果回路をそなえた電子楽器を説明する。

６０は、多数のキーによってそれぞれ駆動される多数の
キースイッチを含む鍵盤回路、６１は鍵盤回路６０内の
キースイッチをシーケンシャルに且つサイクリックに走
査して押されているキーを識別する時分割多重信号を発
生する押鍵検出回路、６２は楽音形成チャンネル６４
Ａ、 ６４ Ｂ、 ６４ Ｃ・・・・・・のうちの空チ
ャンネルをサーチして、その空チャンネルに時分割信号
からなるキーコード信号ＫＣ及びキーオン信号ＫＯＮを
分配する信号割当て回路である。

通常、楽音形成チャンネル６４Ａ、６４Ｂ、６４Ｃ・・
・・・・は同時に発音可能な最大キー数（１０個）より
少ない複数個設けられるもので、各々音源回路６３から
の１２音名に対応した音源信号に基づいて、キーコード
信号ＫＣ及びキーコード信号ＫＯＨの指示する楽音信号
を形成する。

各チャンネル６４Ａ、 ６４Ｂ、 ６４Ｃ・・・・・・
からの楽音信号は混合回路６５で混合されてから音色回
路６６に通されて適当な音色特性を付与される。

音色回路６６がら出力される楽音信号はパワーアンプ及
びスピーカなどを含むサウンドシステム６７で楽音に変
換される。

上記構成において、各チャンネル６４Ａ、６４Ｂ。

６４Ｃ・・・・・・は互いに同一の構成であるので、代
表例としてチャンネル６４Ａを取上げて説明する。

７１は、音源回路６３からの１２音名に対応した音源信
号ＴＳを並列的に受信するノートセレクタ回路、７２は
、ノートセレクタ回路７１で選択された特定音名に対応
した音源信号を順次に辱分周するオクターブ分周回路、
７３はオクターブ分周回路７２からオクターブ名に対応
して並列的に出力される音源信号のうち特定のオクター
ブ名に対応した音源信号を選択するオクターブセレクタ
回路、７４は、キーオン信号ＫＯＮをタイミング信号Ｔ
Ｉに応じてラッチするラッチ回路、７５はキーコード信
号ＫＣをタイミング信号ＴＩに応じてラッチして、ノー
ト選択信号ＮＳをノートセレクタ回路７１に、オクター
ブ選択信号Ｏ８をオクターブセレクタ回路７３にそれぞ
れ供給するラッチ回路である。

ラッチ回路７４から出力されるキーオン信号ＫＯＮ’は
、エンベロープ形成部ＥＶに導かれる。

エンベロープ形成部ＥＶは、キーオン信号ＫＯＮ’と、
ソフトペダルＦＰに連動するスイッチＦＳからの状態信
号と、ソステヌートペダルＳＰに連動するスイッチＳＳ
からの状態信号と、ダンパペダルＤＰに連動するスイッ
チＤＳからの状態信号とに基づいてエンベロープ信号Ｖ
ｏｕｔを形成するものであり、エンベロープ信号Ｖｏｕ
ｔは、オクターブセレクタ回路７３からの楽音信号ＭＳ
を振幅変調するための振幅変調部ＡＭに変調信号として
供給される。

なお、ソフトペダルＦＰ、ソステヌートペダルＳＰ及び
ダンパペダルＤＰ並びに各々のペダルに関連したスイッ
チＦＳ、 ＳＳ及びＤＳは、各チャンネル６４ Ａ、
６４ Ｂ。

６４ Ｃ・・・・・・に共通に設けられるものである。

エンベロープ形成部ＥＶにおいて、７６はキーオン信号
ＫＯＮ’に応じてソフトペダルスイッチＦＳからの状態
信号をラッチするＤ−フリップフロップで゛あり、その
出力Ｑはインバータ７７を介してゲート７８を制御する
一方、直接的にゲート７９を制御する。

ゲー） ７８．７９にはそれぞれ第１、第２のアタック
レベル電位源＋Ｖ１．十■２（Ｖ２〈Ｖｌ）が接続され
ており、ソフトペダルスイッチＦＳをオンにしなけれは
゛フリップフロップラフ６「低」でゲート７８がオンす
るので、高電位子ｖ１が供給され、ソフトペダルスイッ
チＦＳをオンにしたときはフリップフロップ７６の出力
Ｑが「高」になってゲート７９がオンして低電位子■２
が供給される。

８０は、キーオン信号ＫＯＮ’で斗すガされるワンショ
ット回路で゛あり、その出力で゛ゲート８１が制御され
る。

８２は、この考案の教示にしたがってソステヌートペダ
ルスイッチＳＳからの状態信号に応じてキーオン信号Ｋ
ＯＮ’をラッチするＤ−フリップフロップ おいてスイッチＳＳからの状態信号とＡＮＤされ、ソス
テヌート信号ＳＯＳに変換される。

ＯＲゲート８４は、キーオン信号ＫＯＮ’と、ソステヌ
ート信号ＳＯＳと、ダンパペダルスイッチＤＳからの状
態信号ＤＵＭとをＮＯＲ演算して出力信号ＫＯＮ’＋Ｓ
ＯＳ＋ＤＵＭを発生するものであり、この出力信号はゲ
ート８５をオンオフ制御するようになっていて、キーオ
フ時に「低」から「高」になると共に、ペダルスイッチ
ＤＳ又はＳＳをオンしている間は「低」の状態をつづけ
るものである。

ゲート８１と接地電位点との間には充放電用コンデンサ
Ｃが接続されており、このコンテ゛ンサＣには抵抗Ｒ□
，Ｒ２，Ｒ３の各一端が接続されている。

抵抗Ｒ１，Ｒ３は比較的小さい抵抗値を有し、抵抗Ｒ２
は比較的大きい抵抗値を有する。

抵抗Ｒ工の他端には逆流防止用ダイオードＤを介して電
位源＋ＶＢＬが接続されている。

この電位子ＶＢＬは減衰時定数の切換レベルＢＬを定め
るもので、アタックレベルを定める電位子■１，＋■２
より低いが、接地電位よりは高い所定の値に定められる
。

抵抗Ｒ２の他端は接地されると共に、抵抗Ｒ３の他端は
ゲート８５を介して接地される。

コンデンサＣは、ゲート８１がオンのとき、ゲート７７
又は７９を介してＶｌ又はＶ２の電圧で充電される。

このときの充電時間はワンショット回路８０の動作時間
で決まり、充電時定数はゲート８１のオン抵抗プラスゲ
ート７７又は７９のオン抵抗とコンデンサＣの静電容量
Ｃとの積で決まる。

ゲート８１がオフしてからコンテ゛ンサＣは、最初、抵
抗Ｒ１。

Ｒ２の並列回路を介して比較的小さい時定数Ｒ１／Ｒ２
・Ｃで電位子ｖＢＬまで放電し、次に、ゲート８５がオ
フであることを条件に抵抗Ｒ２のみを介して比較的大き
い時定数Ｒ２・Ｃで接地電位レベルに向けて放電する。

その放電の過程でゲート８５がオンすると、コンテ゛ン
サＣは抵抗Ｒ２，Ｒ３の並列回路を介して比較的小さい
時定数Ｒ２／Ｒ３・Ｃで接地電位レベルに向けて放電す
る。

以上のようなコンテ゛ンサＣの充放電に伴う端子電圧の
変化は、エンベロープ信号Ｖｏｕｔとして取出される。

図示のエンベロープ信号Ｖｏｕｔの波形において、ＡＴ
はコンデンサ放電時のアタックカーブ、ＡＬはアタック
レベル、ｌＤＴはＲ４／’Ｒ２・Ｃなる時定数でのコン
デンサ放電による第１デイケイカーブ、ＢＬは減衰時定
数切換レベル、２ＤＴはＲ２・Ｃなる時定数でのコンデ
ンサ放電による第２テ゛イケイカーブ、２ ＤＴ’はゲ
ート８５がオンしたときの時定数Ｒ２／Ｒ３・Ｃでのコ
ンデンサ放電によるディケイカーブをそれぞれ示す。

振幅変調部ＡＭでは、ゲート８６の一端にエンベロープ
信号Ｖｏｕｔが供給されており、ゲート８６の他端と接
地点との間にはゲート８８が接続されている。

楽音信号ＭＳはゲート８６を制御すると共に、インバー
タ８７を介してゲー１〜８８を制御する。

この結果、ゲー） ８６．８８は楽音信号ＭＳの周波数
で交互にオンオフ制御されるので、ゲート８６．８８の
相互接続点Ｐからは、楽音信号ＭＳをエンベロープ信号
Ｖｏｕｔで振幅変調した形の信号出力が得られ、混合回
路６５に送出される。

上記した第３図の回路の全体的動作は次のようになる。

鍵盤回路６０で特定の１以上のキーが操作されると、押
鍵検出回路６１がどのキーが押されているかを順次に検
知し、信号割当て回路６２に知らせる。

信号割当て回路６２は空チャンネルをサーチする一方、
押されたキーの音名を示すキーコード信号ＫＣとキーオ
ンありを示すキーオン信号ＫＯＮとをサーチした空チャ
ンネルに時分割的に供給する。

−例として、２つのキーが押され、チャンネル６４ Ａ
、 ６４ Ｂが空チャンネルであった場合には、一方の
キーに関するキーコード信号及びキーオン信号はチャン
ネル６４Ａに、他方のキーに関するキーコード信号及び
キーオン信号はチャンネル６４Ｂにそれぞれ割当てられ
る。

これらの信号をそれぞれ割当てられたチャンネル６４
Ａ、 ６４ Ｂは、以下のところで６４Ａに関して代表
的に説明するような動作でそれぞれ楽音信号を形成して
混合回路６５に送出する。

混合回路６５で混合された楽音信号は音色回路６６を介
してサウンドシステム６７に導かれ、楽音として発音さ
れる。

ここで、チャンネル６４Ａについて楽音形成動作を詳し
く述べると、キーコード信号ＫＣ及びキーオン信号ＫＯ
Ｎはそれぞれタイミング信号ＴＩに応じてラッチ回路７
５及び７４でラッチされる。

ラッチ回路７５はキーコード信号ＫＣから音名を識別す
る信号を抽出してノート選択信号ＮＳとしてノートセレ
クタ回路７１に供給すると共に、キーコード信号ＫＣか
らオクターブ名を識別する信号を抽出してオクターブ選
択信号Ｏ３としてオクターブセレクタ回路７３に供給す
る。

ノートセレクタ回路７１は、ノート選択信号ＮＳが指示
する音名に対応する周波数の音源信号を選択してオクタ
ーブ分周回路７２に供給する。

オクターブセレクタ回路７３は、オクターブ選択信号Ｏ
５が指示するオクターブ名に対応するオクターブ分周出
力を選択し、楽音信号ＭＳとして送出する。

この楽音信号ＭＳが押されたキーの音高に対応した周波
数を有していることは明らかである。

一方、ラッチ回路７４は、キーオン信号ＫＯＮをラッチ
し、ラッチ出力ＫＯＮ’で゛ワンショット回路８０をト
リガする。

すると、ワンショット回路８０は、キーオンタイミング
に同期して「高」になり所定の動作時間その高レベルを
維持してから「低」になるような出力パルスを発生し、
この出力パルスの高レベル期間中ゲート８１をオン制御
する。

ここで、ソフトペダルスイッチＦＳがオフ状態であれば
、フリップフロップ７６の出力Ｑ＝ ｒ（氏」で゛ある
ので、ゲート７８を介して高電位子Ｖ１が供給され、コ
ンテ゛ンサＣは＋Ｖ１のアタックレベルＡＬに向けてカ
ーブＡＴに示すように充電される。

これに対し、ソフトペダルスイッチＦＳがオン状態であ
る場合には、フリップフロップ７６の出力Ｑ＝ ｒ高」
となって、ゲート７９を介して低電位子Ｖ２が供給され
、コンデンサＣ゛は＋ｖ２のアタックレベルＡＬに向け
て充電される。

このようにソフトペダルを操作することによってエンベ
ロープ信号Ｖｏｕｔ（７） ７タツクレベルＡＬを低下
させると、振幅変調部ＡＭにおいてエンベロープ信号Ｖ
ｏｕｔで楽音信号ＭＳを振幅変調した結果得られる楽音
信号の振幅も低下し、楽音として発音する際の音量感も
低下するので、いわゆるソフトペダル効果を模擬するこ
とができる。

次に、アタックレベルＡＬまで充電されたコンデンサＣ
はゲート８１のオフ後、前述したように１ＤＴ、２ＤＴ
のカーブに沿って放電する。

ここで、カーブ２ＤＴに減って減衰中にキーオフしたも
のとすれば、信号ＫＯＮ’＋ＳＯ８＋ＤＵＭが「高」に
なり、ゲート８５がオンするのでカーフ゛２ ＤＴ’に
示すように急速に減衰する。

しかし、たとえキーオフしたとしてもダンパペダルスイ
ッチＤＳ又はソステヌートペダルスイッチＳＳがオン状
態になっていたのであれば、信号ＫＯＮ’＋ＳＯ３＋Ｄ
ＵＭがそれらスイッチＤＳ、 ＳＳのオン期間中「低」
でありつづけるので、ゲート８５はオンせず、カーブ２
ＤＴに示すゆるやかな減衰カーブが得られる。

従って、キーをカーブ２ＤＴによる減衰の終了後まで押
していた場合、及びダンパペダルＤＰ又はソステヌート
ペダルＳＰを操作した場合には、エンベロープ信号Ｖｏ
ｕｔはＩＤＴ、２ＤＴに示すゆるやかな減衰態様をとる
ので、これで楽音信号ＭＳを振幅変調した結果得られる
楽音信号はゆるやかに減衰することになり、自然減衰効
果を模擬することができる。

また、ペダルＤＰ、ＳＰを操作せず、キーを減衰途中で
オフした場合には、エンベロープ信号Ｖｏｕｔは１ＤＴ
、２ＤＴ’に示す急速な減衰態様をとるのでピアノキー
を短杆した場合のような急速減衰効果を模擬することが
できる。

以上に詳述したところから明らかなように、この考案に
よる回路は、多様な楽音制御が可能であって、特にピア
ノ音のようなバーカッシブ音を模擬する場合に応用して
有益なものである。

【図面の簡単な説明】

第１図は、この考案の一実施例によるペダル効果回路に
おけるディケイ制御信号発生部を示す回路図、第２図は
、この考案の他の実施例によるペダル効果回路を示す回
路図、第３図は、この考案の更に他の実施例によるペダ
ル効果回路をそなえた電子楽器の回路図である。 ＫＳＷ・・・キースイッチ、ＳＳ・・・ソステヌートペ
ダルスイッチ、ＤＳ・・・ダンパペダルスイッチ、ＤＦ
、 ２０゜８２・・・キースイッチ情報ラッチ用Ｄ−７
リツプフロツプ、ＡＧ、 ２１．８３・・・ＡＮＤゲー
ト、ＯＧ、 ２２．８４・・・ＯＲゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 １ ソステヌートペダルスイッチの操作タイミングに同
   期した信号でキースイッチからの状態信号をラッチする
   ラッチ回路と、このラッチ回路の出力及び前記ソステヌ
   ートペダルスイッチからの状態信号を入力とするＡＮＤ
   回路とをそなえ、このＡＮＤ回路の出力に基づいて楽音
   の減衰特性を制御するようにしたことを特徴とする電子
   楽器のペダル効果回路。 ２ 実用新案登録請求の範囲第１項に記載の電子楽器の
   ペダル効果回路において、前記キースイッチからの状態
   信号、前記ＡＮＤ回路の出力及びダンパペダルスイッチ
   からの状態信号を入力とするＯＲ回路を更に設け、この
   ＯＲ回路の出力に基づいて楽音の減衰特性を制御するよ
   うにしたことを特徴とする電子楽器のペダル効果回路。