JPS59127416A - Multistage voltage comparator - Google Patents
Multistage voltage comparatorInfo
- Publication number
- JPS59127416A JPS59127416A JP192983A JP192983A JPS59127416A JP S59127416 A JPS59127416 A JP S59127416A JP 192983 A JP192983 A JP 192983A JP 192983 A JP192983 A JP 192983A JP S59127416 A JPS59127416 A JP S59127416A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- analog signal
- window
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はアナログ比較入力に対して複数の比較基準を有
して該アナログ比較入力のレベルの判別出力を得る多段
電圧比較器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multistage voltage comparator that has a plurality of comparison standards for an analog comparison input and obtains an output for determining the level of the analog comparison input.
従来の多段電圧比較器は比較基準が夫々異なる複数の比
較器に共通入力としてのアナログ信号を与え、各比較器
のオン・オフ出力からアナログ信号ルヘル’f−11別
するものであった。このレベル判別では各比較器の出力
はアナログ信号に対応する1つの判別範囲全特定するの
みで、複数の判別範囲を特定する信号を得るには各比較
器の出力を複雑な信号処理回路で処理する必要があった
。A conventional multi-stage voltage comparator supplies an analog signal as a common input to a plurality of comparators each having a different comparison standard, and separates the analog signal from the on/off output of each comparator. In this level discrimination, the output of each comparator only specifies one discrimination range corresponding to the analog signal, but in order to obtain signals that specify multiple discrimination ranges, the output of each comparator is processed by a complex signal processing circuit. I needed to.
本発明は、複数のウィンドコンパレータの出力の論理和
を取ることで、複数の判別範囲を有して構成が複雑にな
ることのない多段電圧比較器を提供すること全目的とす
る。An object of the present invention is to provide a multistage voltage comparator that has a plurality of discrimination ranges and does not have a complicated configuration by taking the logical sum of the outputs of a plurality of window comparators.
第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
る比較基準v1 (!: Vs + Vl (!:
N’4 + ”’ 、v、、−8と■0.・・・、v、
、、とvgNが与えられ、これら比較基準は
VtK−i (V、、 (v、に、 (但しに=
1.2.・ 、N)に設定され、アナログ信号vINが
(11Vl)I > Vex 又はv、 N <
’II K−1のときローレベル出力
(2) vs & −1< V、<vsxoときハイ
レベル出力となるよう入出力特性が設計される。Comparison standard v1 (!: Vs + Vl (!:
N'4 + ''', v,, -8 and ■0..., v,
, , and vgN are given, and the comparison standard is VtK-i (V, , (v, to, (where =
1.2.・ , N), and the analog signal vIN is (11Vl)I > Vex or v, N <
The input/output characteristics are designed so that when 'II K-1, a low level output (2) vs &-1<V, and a high level output when <vsxo.
各ウィンドコンパレータWC8〜Wool O出力Vv
t〜■、NはオアゲートORのゲート入力にされ、オア
ゲー)ORによって論理和か取られて出力■・LI丁と
される。Each window comparator WC8~Wool O output Vv
t~■, N are input to the gate of the OR gate OR, and the logical sum is taken by the OR gate, and the output is output.
ウィンドコンパレータWC1〜WO,は例えば第2図に
示す構成にされる。アナログ信号v1.はコンパレータ
vC2の非反転入力にされると共にコンパレークVC7
の反転入力にされ、コンパレークvC□の反転入力に■
、−0の比較基準が与えられ、コンパレータVC,の非
反転入力にv9にの比較基準が与えられる。両コンパレ
ータvc、 、 vc、の出力vvt+vvgはダイオ
ードD1+DI と抵抗Rから成るアントゲ−)AND
の入力にされてその出力にvWKを得る。この構成によ
シ、アナログ信号vINが比較基準■。−□と■。の範
囲内にあれば出力■Wxにハイレベル出力を得ることが
できる。The window comparators WC1 to WO have the configuration shown in FIG. 2, for example. Analog signal v1. is made into a non-inverting input of comparator vC2, and comparator VC7
It becomes the inverted input of the comparator vC□, and becomes the inverted input of the comparator vC□■
, -0 is given, and a comparison reference of v9 is given to the non-inverting input of the comparator VC,. The outputs vvt+vvg of both comparators vc, , vc are ant gates consisting of diodes D1+DI and resistors R).
is input to obtain vWK as its output. With this configuration, the analog signal vIN is the comparison standard. −□ and ■. If it is within the range of , a high level output can be obtained at the output ■Wx.
こうしたウィンドコンパレータを第1図に示すよう複数
個設けてアナログ信号V+x7に共通入力とし、各出力
はオアゲー)ORで論理和を取るときの出力V。。1は
アナログ信号V、 、のレベルに応じて第3図に示す論
理状態になる。即ち、アナログ信号■、が比較基準■、
以下では出力■。。7がローレベルで、■、とV、の範
囲内では■。、がハイレベル、■、とv容の範囲ではロ
ーレベルになるように、各ウィンドコンパレータのウィ
ンド幅範囲内でii V、uアがハイレベルになシその
他ではローレベルにな#)1これはN個の判別範囲を有
することを意味する。A plurality of such window comparators are provided as shown in FIG. 1, and the analog signal V+x7 is used as a common input, and each output is the output V when the OR is performed. . 1 becomes the logic state shown in FIG. 3 depending on the level of the analog signal V, , . That is, the analog signal ■ is the comparison standard ■,
Below is the output■. . 7 is low level, and within the range of ■ and V, ■. , is at high level, and is at low level in the range of , and v, so that ii V and ua are at high level within the window width range of each window comparator, and are at low level elsewhere.#)1 This means that it has N discrimination ranges.
本実施例による多段電圧比較器は複数の判別範囲を必要
とする回路あるいは装置に適用して回路構成素子数を低
減することができる。例えば、静止形保護継電器におけ
る検出アナログ信号が第4図に示す電圧範囲”’I+8
4に存在するときのみ保護出力を得、範囲S、とS6で
は特殊、な条件下での入力範囲で保護出力を出さないし
かつ範囲S。The multistage voltage comparator according to this embodiment can be applied to a circuit or device that requires a plurality of discrimination ranges to reduce the number of circuit components. For example, if the detection analog signal in a static protective relay is within the voltage range "'I+8" shown in Figure 4,
The protection output is obtained only when the input range is S4, and the protection output is not output in the input range under special conditions in the range S and S6.
では通常の入力範囲で保護出力を出さないとする保饅範
囲とする場合、5つの判別範囲を必要として従来回路で
は4つの比較器と4人力の信号処理回路を必要とするの
に対して、本実施例では2つのウィンドコンパレータと
1つのオアゲートで済み、コンパレータ必要個数が同じ
にしても信号処理回路が簡単化される。Now, when setting the protection range in which no protection output is output within the normal input range, five discrimination ranges are required, and the conventional circuit requires four comparators and a signal processing circuit powered by four people. In this embodiment, only two window comparators and one OR gate are required, and the signal processing circuit is simplified even though the required number of comparators is the same.
ヒ
また、本実施例は周波数て倍器として応用できるもので
、第5図に示すように、三角波の入力vINに対してそ
の振幅を10等分する電圧■1〜■1゜を比較基準に持
つ5つのウィンドコンパレータを第1図のように構成し
てその出力の論理和を取るときには、出力■。、JTに
は三角波の入力V8、の周波数(周期ToW)に対して
10倍のパルス周波数(周期T、、JT)さらにはこれ
を三角波に波形変換して10倍の三角波信号を得ること
ができる。これに対して、従来の三角波のてい倍には全
波整流回路と増幅器の多段縦続接続になシ、複雑な構成
になるし奇数倍のてい倍周波数を得るのが難しくなる。Furthermore, this embodiment can be applied as a frequency multiplier, and as shown in FIG. When five window comparators are configured as shown in Figure 1 and the logical sum of their outputs is taken, the output ■. , JT has a pulse frequency (period T,, JT) that is 10 times the frequency (period ToW) of the triangular wave input V8, and can further convert this into a triangular wave to obtain a triangular wave signal 10 times as large. . On the other hand, conventional triangular wave multiplication requires a multi-stage cascade connection of full-wave rectifier circuits and amplifiers, resulting in a complicated configuration and making it difficult to obtain an odd multiplication frequency.
また1本実施例において、コンパレータWC□あるいは
Wへをウィンドコンパレータとせずに通常の1つの比較
基準を持つコンパレータとすることによシ、奇数の基準
電圧を越える毎に出力■。uTが反転する回路も構成で
きる。Furthermore, in this embodiment, the comparator WC□ or W is not made into a window comparator, but instead is made into a normal comparator having one comparison standard, so that every time an odd reference voltage is exceeded, an output ■ is generated. A circuit in which uT is inverted can also be constructed.
以上のとおシ、本発明によれば、比較的簡単な構成にし
て複数の判別範囲を有する比較器になるし、周波数てい
倍回路等に応用できる効果がある。As described above, according to the present invention, a comparator having a relatively simple configuration and having a plurality of discrimination ranges can be obtained, and has the advantage that it can be applied to frequency multiplier circuits and the like.
第1図は本発明の一実施例を示す回路1図、第2図は第
1図におけるウィンドコンパレータの具体例を示す回路
図、第8図は第1図の入出力波形図。
第4図は本発明の適用例を示す判別範囲説明図。
第5図は本発明の他の適用例を示す入出力波形図である
。
WOl 、 WCg 、 WOK 、 WCll・・・
ウィンドコンパレータ。
OR・・・オア’f F Yet I vc、・
・・コンパレータ。
第1図
第2図
第3図
第4図1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the window comparator in FIG. 1, and FIG. 8 is an input/output waveform diagram of FIG. 1. FIG. 4 is a determination range explanatory diagram showing an example of application of the present invention. FIG. 5 is an input/output waveform diagram showing another example of application of the present invention. WOl, WCg, WOK, WCll...
Window comparator. OR...or'f Yet I vc,・
··comparator. Figure 1 Figure 2 Figure 3 Figure 4
Claims (1)
の比較基準電圧が設定される複数のウィンドコンパレー
タと、これらウィンドコンパレータの各出力をゲート入
力として上記アナログ信号に対して複数の判別範囲を持
った出力を得る論理和回路とを備えたことを特徴とする
多段電圧比較器。Multiple window comparators with an analog signal as a common comparison input and a pair of different comparison reference voltages set, and outputs with multiple discrimination ranges for the analog signal using the outputs of these window comparators as gate inputs. A multistage voltage comparator characterized by comprising an OR circuit that obtains the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP192983A JPS59127416A (en) | 1983-01-10 | 1983-01-10 | Multistage voltage comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP192983A JPS59127416A (en) | 1983-01-10 | 1983-01-10 | Multistage voltage comparator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59127416A true JPS59127416A (en) | 1984-07-23 |
Family
ID=11515291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP192983A Pending JPS59127416A (en) | 1983-01-10 | 1983-01-10 | Multistage voltage comparator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59127416A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260227A (en) * | 1988-08-25 | 1990-02-28 | Fujitsu Ten Ltd | Signal input device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5194737A (en) * | 1975-02-18 | 1976-08-19 | ||
JPS57131118A (en) * | 1981-02-06 | 1982-08-13 | Toshiba Corp | Pulse generator |
-
1983
- 1983-01-10 JP JP192983A patent/JPS59127416A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5194737A (en) * | 1975-02-18 | 1976-08-19 | ||
JPS57131118A (en) * | 1981-02-06 | 1982-08-13 | Toshiba Corp | Pulse generator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260227A (en) * | 1988-08-25 | 1990-02-28 | Fujitsu Ten Ltd | Signal input device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961271A (en) | Pulse width and amplitude screening circuit | |
CA1176716A (en) | Duty cycle monitor circuit | |
JPH0693780B2 (en) | Signal processing circuit | |
JPS59127416A (en) | Multistage voltage comparator | |
US5418821A (en) | Method and apparatus for sample-data receiver squelch | |
Delagnes | What is the theoretical time precision achievable using a dCFD algorithm? | |
JP2553680B2 (en) | Digital signal processing circuit | |
JPS61225980A (en) | Pulse noise eliminating circuit | |
JP2003511949A (en) | Digital peak detector having noise threshold and method using the same | |
JPH05191237A (en) | Phase difference detection circuit | |
JPS55116122A (en) | Information processor | |
JPS5839309B2 (en) | Radar target detection device | |
JPS53104283A (en) | Input level detection circuit | |
JPH07307651A (en) | Pulse/status discriminating device | |
JP3322419B2 (en) | Digital display | |
JP3368506B2 (en) | Alarm detection circuit with timer | |
JPS5448287A (en) | Digital logic circuit | |
JPS58137328A (en) | Input circuit | |
JPS5552633A (en) | Pulse multiplication unit | |
JPS55116220A (en) | Processing of output of electromagnetic type flow meter | |
JPS5826853B2 (en) | Pulse width comparison circuit | |
JPH03102265A (en) | Maximum value detecting circuit | |
JPS6029015A (en) | Digital integration circuit | |
JPH02301250A (en) | Pulse frequency division circuit | |
JPS62232214A (en) | Noise elimination circuit |