JPS59125126A - Josephson logical circuit device - Google Patents
Josephson logical circuit deviceInfo
- Publication number
- JPS59125126A JPS59125126A JP57233815A JP23381582A JPS59125126A JP S59125126 A JPS59125126 A JP S59125126A JP 57233815 A JP57233815 A JP 57233815A JP 23381582 A JP23381582 A JP 23381582A JP S59125126 A JPS59125126 A JP S59125126A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plane
- josephson
- insulating film
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
発明の技術分野
本発明は、Ｓ ＱＵ Ｉ Ｄ （Ｓ ｕｐｅｒｃｏｎｄ
ｕｃｔｉｎｇ Ｑｕａｎｔｕｍ Ｉ ｎｔｅｒｆｅ
ｒｅｎｃｅ Ｄ ｅｖｉｃｅ ）型と呼ばれる形式のジ
ョセフソン論理回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a supercond
ucting Quantum Interfe
The present invention relates to a Josephson logic circuit device of a type called Rence Device) type.
従来技術と問題点
一般に、５ＱＬＩＩＤ型ジョセフソン論理回路装置は、
入出力を完全に分離することができ、そして、入力信号
に対する感度が良いこと等から実用的ジョセフソン論理
回路装置として有望視されている。Prior Art and Problems In general, 5QLIID type Josephson logic circuit devices are
It is considered promising as a practical Josephson logic circuit device because it can completely separate input and output and has good sensitivity to input signals.
従来、５ＱＵＩＤ型ジョセフソン論理回路装置としては
、（ｉ）プレーナ型及び（ｉｉ）ブリッジ型の２種類が
ある。Conventionally, there are two types of 5QUID type Josephson logic circuit devices: (i) planar type and (ii) bridge type.
実用上から見ると、前記（ｉ）は占有面積が大であり、
前記（ｉｉ ）は接合容量とブリッジ部分のインダクタ
ンスに依る共振を抑制する為のダンピング抵抗を作り難
い旨の欠点がある。From a practical point of view, (i) occupies a large area;
The problem with (ii) above is that it is difficult to create a damping resistor for suppressing resonance due to the junction capacitance and inductance of the bridge portion.
第１図及び第２図はブリッジ型の従来例を表わす要部切
断側面図及び要部平面図である。FIGS. 1 and 2 are a cutaway side view and a plan view of a main part showing a conventional example of a bridge type.
図に於いて、１は基板、２は絶縁膜、３は超伝導金属例
えばニオブ（Ｎｂ）からなるグランド・ブレーン、４は
絶縁膜、６は超伝導金属例えば鉛（Ｐｂ）合金からなる
基部電極（下部電極）、７は絶縁膜、８はジョセフソン
接合を形成する為の酸化膜、９は超伝導金属例えば鉛合
金からなる対向電極（上部電極）、ＩＯは絶縁膜、１１
は超伝導金属例えば鉛合金からなるコン１−ロール電極
、１２は絶縁膜をそれぞれ示している。In the figure, 1 is a substrate, 2 is an insulating film, 3 is a ground brain made of a superconducting metal such as niobium (Nb), 4 is an insulating film, and 6 is a base electrode made of a superconducting metal such as a lead (Pb) alloy. (lower electrode), 7 is an insulating film, 8 is an oxide film for forming a Josephson junction, 9 is a counter electrode (upper electrode) made of a superconducting metal such as a lead alloy, IO is an insulating film, 11
Reference numeral 12 indicates a control electrode made of a superconducting metal such as a lead alloy, and 12 indicates an insulating film.
この構造のジョセフソン論理回路装置では、基部電極６
、二つの酸化膜８、対向電極９に依り５ＱＬｉｌＤルー
プが形成され、そのループに超伝導電流が流れることに
依り論理作用をするのであるが、該ループに共振現象が
起きないようにする為には、そのループの内側に例えば
席伝導金属からなるダンピング抵抗を接続することが効
果的である。然し乍ら、この従来例では、その構造の面
から、ダンピング抵抗を形成することが甚だ困ゲ１１で
ある。In the Josephson logic circuit device with this structure, the base electrode 6
, a 5QLilD loop is formed by the two oxide films 8 and the counter electrode 9, and a logical operation is performed by the superconducting current flowing through the loop.In order to prevent the resonance phenomenon from occurring in the loop, It is effective to connect a damping resistor made of conductive metal, for example, to the inside of the loop. However, in this conventional example, it is extremely difficult to form a damping resistor 11 due to its structure.
発明の目的
本発明は、従来のＳ Ｑ ｔＪ ｌ ＋）型ジョセフソ
ン論理回路装置に於いて、例えば蒸着法で形成される各
層の層数や順序を変更することなく、面積を小さくする
ことができ且つダンピング抵抗を容易に形成することが
できる構成の５ＱｔＪ１１）型ジョセフソン論理量Ｊね
装置を提供する。Purpose of the Invention The present invention provides a method for reducing the area of a conventional S Q tJ l +) type Josephson logic circuit device without changing the number or order of each layer formed by, for example, a vapor deposition method. To provide a 5QtJ11) type Josephson logic device having a structure in which a damping resistor can be easily formed.
発明の構成
本発明では、基板側から見て第１番目の超伝導金属層（
グランド・プレーン）を５ＱＵＩＤループの一部として
使用する構成を採り、その第１番目の超伝導金属層上に
抵抗層を介在させた２屓からなる絶縁膜を形成し、その
後５ＱＵＩＤループの残りの部分を形成した構成にしで
ある。Structure of the Invention In the present invention, the first superconducting metal layer (seeing from the substrate side)
A configuration is adopted in which the ground plane (ground plane) is used as a part of the 5QUID loop, and an insulating film consisting of two layers with a resistive layer interposed is formed on the first superconducting metal layer, and then the remaining ground plane of the 5QUID loop is used. It has a structure in which parts are formed.
この構成を採ることに依り、単位長当りのループ・イン
ダクタンス値が大になり、ジョセフソン論理回路装置の
占有面積を縮小することができ、また、ダンピング抵抗
は超伝導金属層と比較して表面が平滑である絶縁膜上に
形成されるので抵抗値の制御は容易となる。By adopting this configuration, the loop inductance value per unit length is increased, the area occupied by the Josephson logic circuit device can be reduced, and the damping resistance is reduced on the surface compared to the superconducting metal layer. Since it is formed on a smooth insulating film, the resistance value can be easily controlled.
発明の実施例
第３図及び第４図は本発明一実施例の要部切断側面図及
び要部平面図であり、第１図及び第２ドＩに関して説明
した部分と同部分は同記号で指示しである。Embodiment of the Invention FIGS. 3 and 4 are a cutaway side view and a plan view of essential parts of an embodiment of the present invention, and the same parts as those explained with respect to FIG. It is an instruction.
第３図及び第４図を参照しつつ本発明一実施例を製造す
る場合について説明する。The case of manufacturing an embodiment of the present invention will be described with reference to FIGS. 3 and 4.
■ シリコン基板１を熱酸化して酸化膜である第１番目
の絶縁膜を形成する。(2) The silicon substrate 1 is thermally oxidized to form a first insulating film, which is an oxide film.
■ 例えばニオブの蒸着膜を形成し、これをパターニン
グしてグランド・プレーン３を形成する。(2) For example, a niobium vapor-deposited film is formed and patterned to form the ground plane 3.
■ 絶縁膜４と當伝導金属からなる抵抗層５を形成し、
それ等をパターニングする。■ Forming an insulating film 4 and a resistive layer 5 made of a conductive metal,
Pattern them.
■ 鉛合金の蒸着膜を形成し、これをパターニングして
抵抗層５の表面上に空間を有する基部電極６を形成する
。(2) A deposited lead alloy film is formed and patterned to form a base electrode 6 having a space on the surface of the resistance layer 5.
■ 絶縁膜７を形成し、それをパターニングしてジョセ
フソン接合形成予定部分に窓を形成して基部電極６の一
部表面を露出させる。(2) An insulating film 7 is formed and patterned to form a window in a portion where a Josephson junction is to be formed, thereby exposing a part of the surface of the base electrode 6.
■ 前記窓内にジョセフソン接合を形成する為の酸化膜
８を形成する。(2) An oxide film 8 for forming a Josephson junction is formed within the window.
■ 鉛合金の蒸着膜を形成し、これをパターニングして
対向電極９を形成する。(2) Form a vapor-deposited film of lead alloy and pattern it to form the counter electrode 9.
■ 絶縁膜１０を形成してから鉛合金の蒸着膜を形成し
、これをパターニングしてコン１〜ロール電極１１を形
成する。(2) After forming the insulating film 10, a vapor deposited lead alloy film is formed, and this is patterned to form the contacts 1 to the roll electrodes 11.
■ 絶縁膜１２を形成する。(2) Form the insulating film 12.
このようにして製造されたジョセフソン論理り路装置で
は、グランド・プレーン３−一方の基部電極６−一方の
ジョセフソン接合一対向電極９−他方のジョセフソン接
合−他方の基部電極６−グランド・プレーン３の５ＱＵ
ＩＤループが形成され、一方の基部電極６と他方の基部
電極６との間は抵抗層５で結合されている。従って、該
抵抗層５は５ＱｔＪＩＤループの共振現象をダンプする
ことができる。尚、グランド・プレーン３が図示の如く
パターニングされているので、それが存在していないこ
とに基因してコントロール電極１１との相互作用が減少
する旨の問題に関しては、グランド・プレーン３の幅を
コントロール電極１１の数倍にすることに依り解決する
ことができる。In the Josephson logic circuit device manufactured in this way, the ground plane 3 - one base electrode 6 - one Josephson junction, one counter electrode 9 - the other Josephson junction - the other base electrode 6 - the ground plane 5QU of plane 3
An ID loop is formed, and one base electrode 6 and the other base electrode 6 are connected by a resistance layer 5. Therefore, the resistive layer 5 can damp the resonance phenomenon of the 5QtJID loop. Incidentally, since the ground plane 3 is patterned as shown in the figure, regarding the problem that interaction with the control electrode 11 is reduced due to its absence, the width of the ground plane 3 can be reduced. This can be solved by making the control electrode several times as large as the control electrode 11.
第３図及び第４図に示した実施例は２接合５ＱＵＩＤ型
のものであるが、これより動作マージン等が優れている
３接合５ＱＵＩＴ）型にも本発明を適用し得ることは云
うまでもない。Although the embodiments shown in FIGS. 3 and 4 are of the 2-junction 5QUID type, it goes without saying that the present invention can also be applied to the 3-junction 5QUIT type, which has better operating margins, etc. do not have.
発明の効果
本発明は、ジョセフソン論理回路装置に於いて、グラン
ド・ブレーン上に絶縁膜を介して抵抗層を形成し、ニ一
つの基部電極をそれぞれ前記グランド・プレーン及び抵
抗層に接続し、前記二つの基部電極にそれぞれ別個にジ
ョセフソン接合を形成する為の酸化膜を選択的に形成し
、その酸化膜とコンタクトする対向電極を形成し、グラ
ンド・プレーン、二つの基ｆ（Ｂ電極、二つの酸化１模
、対向電極でＳ Ｏ，Ｕ Ｉ Ｄループを形成する構成
を有していて、しかも、二つの基部電極の間は抵抗ＪＰ
ｉご接続されているので、Ｓ Ｑ Ｕ Ｉ Ｄループで
先住する共振は効果的に抑制することができる。また、
ブリ、ジ型であると共に前記構成に依り単位長当りのイ
ンダクタンスが大きく採ることができるのζ、素子の占
有面積を縮小することが可能であるから隼債度を向」二
する際に有利である。Effects of the Invention The present invention provides a Josephson logic circuit device in which a resistance layer is formed on a ground plane via an insulating film, two base electrodes are connected to the ground plane and the resistance layer, respectively. An oxide film for forming a Josephson junction is selectively formed on each of the two base electrodes, and a counter electrode is formed in contact with the oxide film, and a ground plane, two base f (B electrode, It has a configuration in which two oxide 1 models and opposing electrodes form an S O, U I D loop, and there is a resistor JP between the two base electrodes.
Since the SQUID loop is connected to the SQUID loop, the resonance inherent in the SQUID loop can be effectively suppressed. Also,
In addition to being a double-circle type, it is possible to obtain a large inductance per unit length due to the above configuration, and it is possible to reduce the area occupied by the element, which is advantageous in reducing the load factor. be.
第１図及び第２図はｆｊｔ来例の要部切断側面図及び要
部平面図、第３図及び第４図は本発明一実施例の要部切
断側面図及び要部平面図である。
図に於いて、−は基板、２は絶縁膜、３は例えばニオブ
からなるグランド・プレーン、４は絶縁膜、５は抵抗層
、６ば例えばよ金からなる基部電極、７は絶縁膜、８は
ジョセフソン接合を形成する為の酸化膜、９は例えば鉛
合金からなる対向電極、１０は絶縁膜、１１は例えば鉛
合金からなるコントロール電極、１２は絶縁膜である。
特許出願人 富士通株式会社
代理人弁理士 玉轟 久五部
（外３名）
第１図
第３図1 and 2 are a cutaway side view and a plan view of a main part of a conventional fjt, and FIGS. 3 and 4 are a cutaway side view and a plan view of a main part of an embodiment of the present invention. In the figure, - is a substrate, 2 is an insulating film, 3 is a ground plane made of, for example, niobium, 4 is an insulating film, 5 is a resistive layer, 6 is a base electrode made of, for example, gold, 7 is an insulating film, and 8 1 is an oxide film for forming a Josephson junction, 9 is a counter electrode made of, for example, a lead alloy, 10 is an insulating film, 11 is a control electrode made of, for example, a lead alloy, and 12 is an insulating film. Patent applicant Fujitsu Ltd. Representative Patent Attorney Kugobe Tamadoro (3 others) Figure 1 Figure 3
Claims (1)
層、前記グランド・プレーン及び抵抗層の一部に接続さ
れ該抵抗層の一部表面を露出する間隙をおいて対向して
いる二つの基部電極、該基部電極及び前記抵抗層を覆い
且つ該基部電極の一部表面を露出する窓を有する絶縁膜
、該窓内に形成されジョセフソン接合を形成する為の酸
化膜、該酸化膜にコンタクトする対向電極を備えてなる
ことを特徴とするジョセフソン論理回路装置。a resistive layer formed on the ground plane via an insulating film; two bases facing each other with a gap connected to the ground plane and a part of the resistive layer and exposing a part of the surface of the resistive layer; an electrode, an insulating film having a window that covers the base electrode and the resistive layer and exposes a part of the surface of the base electrode, an oxide film formed within the window to form a Josephson junction, and a contact to the oxide film. A Josephson logic circuit device comprising a counter electrode that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233815A JPS59125126A (en) | 1982-12-30 | 1982-12-30 | Josephson logical circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233815A JPS59125126A (en) | 1982-12-30 | 1982-12-30 | Josephson logical circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59125126A true JPS59125126A (en) | 1984-07-19 |
Family
ID=16961005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233815A Pending JPS59125126A (en) | 1982-12-30 | 1982-12-30 | Josephson logical circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125126A (en) |
-
1982
- 1982-12-30 JP JP57233815A patent/JPS59125126A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3059196A (en) | Bifilar thin film superconductor circuits | |
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| JP2538096B2 (en) | Superconducting element | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| US10720563B1 (en) | Quantum processor design to increase control footprint | |
| US4366494A (en) | Josephson junction and a method of making the same | |
| JPH098368A (en) | High temperature superconducting jesephson element and fabrication thereof | |
| CN105702849A (en) | Superconducting circuit with superconductive layer covered step area and preparation method thereof | |
| US5462762A (en) | Fabrication method of superconducting quantum interference device constructed from short weak links with ultrafine metallic wires | |
| JPS59125126A (en) | Josephson logical circuit device | |
| JPS5923120B2 (en) | Josephson integrated circuit with multilayer structure | |
| JPS5846197B2 (en) | Josephson junction device and its manufacturing method | |
| JPH0766462A (en) | Superconducting circuit | |
| JP3269720B2 (en) | Superconducting integrated circuits | |
| JPS5916430B2 (en) | Josephson junction device and its manufacturing method | |
| JPS5853874A (en) | Josephson integrated circuit | |
| JPS6328516B2 (en) | ||
| JPS603796B2 (en) | Contacts for superconducting circuits | |
| JPH0322068B2 (en) | ||
| JPS5898926A (en) | Josephson interference device | |
| JPS63102383A (en) | Josephson junction device | |
| JPH0142148B2 (en) | ||
| JPS63200578A (en) | Superconducting circuit device | |
| Di Iorio et al. | High-T c superconducting integrated circuit: A dc SQUID with input coil | |
| JP2862706B2 (en) | Superconducting element |