JPS5912050B2 - automatic phase control circuit - Google Patents

automatic phase control circuit

Info

Publication number
JPS5912050B2
JPS5912050B2 JP51019725A JP1972576A JPS5912050B2 JP S5912050 B2 JPS5912050 B2 JP S5912050B2 JP 51019725 A JP51019725 A JP 51019725A JP 1972576 A JP1972576 A JP 1972576A JP S5912050 B2 JPS5912050 B2 JP S5912050B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
transistor
output
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51019725A
Other languages
Japanese (ja)
Other versions
JPS52103906A (en
Inventor
道雄 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP51019725A priority Critical patent/JPS5912050B2/en
Priority to GB551477A priority patent/GB1560811A/en
Priority to CA271,590A priority patent/CA1094177A/en
Priority to AU22194/77A priority patent/AU515112B2/en
Priority to NL7701649A priority patent/NL189839C/en
Priority to DE19772706609 priority patent/DE2706609C2/en
Priority to FR7704422A priority patent/FR2341226A1/en
Publication of JPS52103906A publication Critical patent/JPS52103906A/en
Priority to CA350,815A priority patent/CA1095999A/en
Publication of JPS5912050B2 publication Critical patent/JPS5912050B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明は例えばFMラジオ受信機のチューナーの局部発
振周波数信号を得るのに使用して好適な自動位相制御回
路に関し、特にそのロックレンジを制御して所要局部発
振周波数信号を連続的に得ると同時に局部発振周波数信
号を切換える時の雑音を除去する様にしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic phase control circuit suitable for use, for example, in obtaining a local oscillation frequency signal of a tuner of an FM radio receiver, and more particularly, the present invention relates to an automatic phase control circuit suitable for use in obtaining a local oscillation frequency signal of a tuner of an FM radio receiver. The system is designed to continuously obtain oscillation frequency signals and at the same time remove noise when switching local oscillation frequency signals.

従来の自動位相制御回路は第1図に示す如くに構成され
ていた。
A conventional automatic phase control circuit was constructed as shown in FIG.

即ち第1図に於いて、1は電圧制御形の可変周波数発振
回路を示し、この可変周波数発振回路1は可変容量コン
デンサ1aとコイルIbとの並列回路を有すると共に、
この並列回路に並列に接続されたコンデンサIcと可変
容量ダイオードIdとコンデンサIeとの回路を有する
。そして可変容量ダイオードIdのアノードを制御信号
入力端子lfに接続する。この様にすると可変容量コン
デンサ1aの容量をC4、コイルIbのインダクタンス
をLとし、又コンデンサIc、可変容量ダイオードId
及びコンデンサIeの直列回路の合成容量をC2とし、
可変周波数発振回路1の発振周波数をfsとするとfs
=・・・・・・・・・(1フ 2π L(C1+C2) となる。
That is, in FIG. 1, 1 indicates a voltage-controlled variable frequency oscillation circuit, and this variable frequency oscillation circuit 1 has a parallel circuit of a variable capacitor 1a and a coil Ib, and
This parallel circuit has a circuit including a capacitor Ic, a variable capacitance diode Id, and a capacitor Ie connected in parallel. Then, the anode of the variable capacitance diode Id is connected to the control signal input terminal lf. In this way, the capacitance of the variable capacitor 1a is C4, the inductance of the coil Ib is L, and the capacitor Ic and the variable capacitance diode Id are
Let the combined capacitance of the series circuit of capacitor Ie and capacitor Ie be C2,
If the oscillation frequency of variable frequency oscillation circuit 1 is fs, then fs
=・・・・・・(1f2π L(C1+C2)).

そしてこの可変周波数発振回路1の出力端子Igからの
発振周波数信号を位相比較回路2の一方の入力端子2a
に供給し、この他方の入力端子2bに基準信号発生回路
3からの基準信号を供給する。
Then, the oscillation frequency signal from the output terminal Ig of the variable frequency oscillation circuit 1 is transferred to one input terminal 2a of the phase comparator circuit 2.
A reference signal from the reference signal generation circuit 3 is supplied to the other input terminal 2b.

そしてこの位相比較回路2の出力を低域通過フィルター
回路4を介して前述の可変周波数発振回路1の制御信号
入力端子Ifに供給する。この様な自動位相制御回路に
於いて可変周波数発振回路1の発振周波数fs、基準発
振回路3の発振周波数fRとすると、一般にロック状態
に於いてはfs=NfR(N=1、2、3 ・・・・・
・・・・ )なる関係が成立する。
The output of the phase comparator circuit 2 is then supplied to the control signal input terminal If of the variable frequency oscillation circuit 1 described above via the low-pass filter circuit 4. In such an automatic phase control circuit, assuming that the oscillation frequency fs of the variable frequency oscillation circuit 1 and the oscillation frequency fR of the reference oscillation circuit 3 are fs=NfR (N=1, 2, 3.・・・・・・
... ) is established.

この状態を第2図及び第3図を参照しながら説明する。This state will be explained with reference to FIGS. 2 and 3.

第2図及び第3図に於いてfは可変周波数発振回路の制
御電圧供給端子1fに制御電圧が供給されない時の発振
周波数で2fLはロツクレンジ、2fcはキヤプチヤレ
ンジである。ここでロツク状態に於いては可変周波数発
振回路1の発振周波数fがFsに完全に一致した時は位
相比較回路2の出力電圧はOであり、可変容量コンデン
サ1aを例えば手動に依り可変して、この容量を小さく
して町変周波数発振回路1の発振周波数fをFsから増
す様にしていつた時、fくFs+FLの範囲に於いては
位相比較回路2の出力電圧はFsとfとの差に応じた正
の電圧となりこれが低域通過フイルタ一回路4、制御信
号入力端子1fを介して、町変容量ダイオード1dに逆
方向バイアスを威らす様に加わる。
In FIGS. 2 and 3, f is the oscillation frequency when no control voltage is supplied to the control voltage supply terminal 1f of the variable frequency oscillation circuit, 2fL is the lock range, and 2fc is the capture range. In the lock state, when the oscillation frequency f of the variable frequency oscillation circuit 1 completely matches Fs, the output voltage of the phase comparator circuit 2 is O, and the variable capacitor 1a is varied manually, for example. , When this capacitance is made smaller and the oscillation frequency f of the variable frequency oscillation circuit 1 is increased from Fs, the output voltage of the phase comparator circuit 2 is the difference between Fs and f in the range of f Fs + FL. A positive voltage corresponding to the voltage is applied to the town capacitive diode 1d via the low-pass filter circuit 4 and the control signal input terminal 1f so as to apply a reverse bias.

この為、町変容量ダイオード1dを含む合成容量C2は
増して容量(C1+C2)を一定にする様にし、可変周
波数発振回路1の発振周波数を第2図に示す様に一定に
保つ。又、逆に町変容量コンデンサ1aの容量を大きく
して可変周波数発振回路1の発振周波数fをFsから減
少させていつた時、f>Fs−FLの範囲に於いては位
相比較回路2の出力電圧は、このfとFsとの差に応じ
た負の電圧となり、これが低域通過フイルタ一回路4、
制御信号入力端子1fを介して町変容量ダイオード1d
に逆方向バイアスを増す様に加わる。この為、可変容量
ダイオード1dを含む合成容量C2は減少して容量(C
1+C2)を一定にし、第3図に示す様に町変周波数発
振回路1の発振周波数を一定に保つ。ここで、このロツ
ク状態が01114〜〜11 の状態から の状態に、もしくは の状態に変化する場合、この自動位相制御回路がFL+
Fc<FRである時は、第2図及び第3図に示す様にロ
ツク状態とロツク状態との間に非口ツク状態が生じ、こ
の非ロツク状態に於いては自動位相制御回路の発振周波
数は可変周波数発振回路1の自走周波数となる。
Therefore, the combined capacitance C2 including the town capacitive diode 1d is increased to keep the capacitance (C1+C2) constant, and the oscillation frequency of the variable frequency oscillation circuit 1 is kept constant as shown in FIG. Conversely, when the oscillation frequency f of the variable frequency oscillation circuit 1 is decreased from Fs by increasing the capacitance of the town capacitor 1a, the output of the phase comparator circuit 2 decreases in the range of f>Fs-FL. The voltage becomes a negative voltage according to the difference between this f and Fs, and this is the low-pass filter circuit 4,
Town variable capacitance diode 1d via control signal input terminal 1f
is added to increase the reverse bias. Therefore, the combined capacitance C2 including the variable capacitance diode 1d decreases and the capacitance (C
1+C2) is kept constant, and the oscillation frequency of the variable frequency oscillation circuit 1 is kept constant as shown in FIG. Here, when this lock state changes from the state of 01114 to 11 or to the state of
When Fc<FR, a non-lock state occurs between the lock states as shown in FIGS. 2 and 3, and in this non-lock state, the oscillation frequency of the automatic phase control circuit decreases. is the free running frequency of the variable frequency oscillation circuit 1.

そして、この自動位相制御回路により、FMラジオ受信
機のチユーナの局部発振周波数信号を得ようとする場合
、この非ロツクの状態で不用な雑音を生じる。ところで
、この自動位相制御回路の総合利得をGとすると、2f
L+1Gの関係がある。
When attempting to obtain a local oscillation frequency signal of the tuner of an FM radio receiver using this automatic phase control circuit, unnecessary noise is generated in this unlocked state. By the way, if the total gain of this automatic phase control circuit is G, then 2f
There is a relationship of L+1G.

従つて、総合利得を変えることによりロツクレンジを変
えて非ロツク状態を失くすことが出来るが総合利得Gを
変えるとキヤプチヤレンジや雑音特性等自動位相制御回
路のすべての定数が変化する為好ましくない。本発明は
斯る点に鑑み総合利得Gを変化することなくロツクレン
ジを見かけ変化し、非ロツク状態を失くし、且つロツク
周波数が変わる時雑音を発生しないようにしたものであ
る。
Therefore, although it is possible to change the lock range and eliminate the non-lock state by changing the total gain, changing the total gain G changes all the constants of the automatic phase control circuit, such as the capture range and noise characteristics, which is not preferable. In view of these points, the present invention is designed to change the lock range in appearance without changing the overall gain G, eliminate the non-lock state, and prevent noise from occurring when the lock frequency changes.

以下本発明自動位相制御回路の一実施例を第4図を参照
しながら説明しよう。
An embodiment of the automatic phase control circuit of the present invention will be described below with reference to FIG.

この第4図に於いて第1図と同様の機能を有するものに
は同一番号を付し、その詳細な説明は省略する。又、第
4図に於いては低域通過フイルタ一回路4の出力信号を
コントローラ回路5の入力端子5aに供給し、このコン
トローラ回路5の出力電圧を町変周波数発振器1の制御
信号入力端子1fに供給する。
Components in FIG. 4 having the same functions as those in FIG. 1 are given the same numbers, and detailed explanation thereof will be omitted. 4, the output signal of the low-pass filter circuit 4 is supplied to the input terminal 5a of the controller circuit 5, and the output voltage of the controller circuit 5 is supplied to the control signal input terminal 1f of the variable frequency oscillator 1. supply to.

そして、このコントローラ回路5の入力端子5aと出力
端子5bを抵抗器6を介して接続する。但し、ここで端
子5cはミユーテイング信号出力端子である。そしてこ
のミユーテイング信号出力端子5cの電位が第6図Hの
破線で示す所定の正の電圧の時スピーカSPを駆動する
コイルLの一次側はスイツチSによつて短絡される。こ
の為音声出力は局部発振周波数信号を切換える時には雑
音と共に短絡される。但しここで端子tは音声信号入力
端子である。このコントローラ回路5の構成を第5図に
示す。即ち低域通過フイルタ一回路4の出力電圧を入力
端子5aを介してシユミツトトリガ一回路7及び8に夫
々供給する。ここでシユミツトトリガ一回路7の出力電
圧は、通常接地電位で、その入力電圧が所定のしきい値
電圧以上になつた時、所定の正の電位となり、シユミツ
トトリガ一回路8の出力は通常接地電位で入力電圧が後
述する所定のしきい値電圧以下になつた時、所定の負の
亀位となるようになされている。そして、このコントロ
ーラ回路5の入力電圧が所定値以内である場合は、シユ
ミツトトリガ一回路7及び8は動作せず、従つてコント
ローラ回路5も動作せず、低減通過フイルタ一回路4の
出力電圧は抵抗器6を介して可変周波数発振回路1の制
御信号入力端子1fに供給される。又、この前述のシユ
ミツトトリガ一回路7の出力電圧を微分回路を構成する
コンデンサ9を介して反転増巾器を構成するNPN形ト
ランジスタ10のベースに供給し、このトランジスタ1
0のベースを微分回路を構成する抵抗器11を介して接
地する。そしてこのトランジスタ10のコレクタを抵抗
器12を介して例えば+15Vの正の直流電圧が供給さ
れる正極電源端子5dに接続する。このトランジスタ1
0のコレクタ電圧を微分回路を構成するコンデンサ13
を介してNPN形トランジスタ14のベースに供給し、
このトランジスタ14のベースを抵抗器15を介して−
15Vの負の直流電圧が供給される負極電源端子5eに
接続する。又このトランジスタ14のコレクタを抵抗器
24を介して出力端子5bに接続すると共にエミツタを
抵抗器16を介して負極電源端子5eに接続する。一方
前述のトランジスタ10のコレクタにダイオード17の
カソードを接続し、アノードを抵抗器18を介して正極
電源端子5dに接続すると共に抵抗器19を介してPN
P形トランジスタ20のベースに接続する。そしてこの
トランジスタ20のエミツタを電源端子5dに接続する
と共に、コレクタを抵抗器21を介して接地する。又こ
のトランジスタ20のコレクタをミユーテイング信号出
力端子5cに接続し、このミユーティング信号出力端子
5cをコンデンサ22を介して接地する。このミユーテ
イング信号出力端子5cの電位が所定の正の電圧の時第
4図に於けるスピーカSPを駆動するコイルLの一次側
はスイツチSによつて短絡される。又前述のシユミツト
トリガ一回路8の出力電圧を微分回路を構成するコンデ
ンサ23を介して反転増幅器を構成するPNP形トラン
ジスタ24のベースに供給し、このトランジスタ24の
ベースを微分回路を構成する抵抗器29を介して接地す
る。そしてこのトランジスタ10のコレクタを抵抗器2
5を介して負極電源端子5eに接続する。このトランジ
スタ24のコレクタ電圧を微分回路を構成するコンデン
サ26を介してNPN形トランジスタ27のベースに供
給し、このトランジスタ27のベースを抵抗器28を介
して正極電源端子5dに接続する。又このトランジスタ
27のコレクタを抵抗器24を介して出力端子5bに接
続すると共にエミツタを抵抗器29を介して正極電源端
子5dに接続する。一方前述のトランジスタ24のコレ
クタを抵抗器31を介してNPN形トランジスタ32の
ベースに接続すると共に、このトランジスタ32のベー
スを抵抗器33を介して負極電源端子5eに接続する。
このトランジスタ32のエミツタを接地すると共に、コ
レクタを抵抗器34を介して、前述のダイオード17の
アノードに接続する。コントローラ回路5を第5図の様
に構成すると、コントローラ回路5は以下の動作を行う
The input terminal 5a and output terminal 5b of this controller circuit 5 are connected via a resistor 6. However, here, the terminal 5c is a muting signal output terminal. When the potential of the muting signal output terminal 5c is a predetermined positive voltage indicated by the broken line in FIG. 6H, the primary side of the coil L that drives the speaker SP is short-circuited by the switch S. Therefore, the audio output is short-circuited together with noise when switching the local oscillation frequency signal. However, here, the terminal t is an audio signal input terminal. The configuration of this controller circuit 5 is shown in FIG. That is, the output voltage of the low-pass filter circuit 4 is supplied to the Schmitt trigger circuits 7 and 8, respectively, via the input terminal 5a. Here, the output voltage of the Schmitt trigger circuit 7 is normally at ground potential, and when its input voltage exceeds a predetermined threshold voltage, it becomes a predetermined positive potential, and the output of the Schmitt trigger circuit 8 is normally at the ground potential. When the input voltage falls below a predetermined threshold voltage, which will be described later, a predetermined negative level is achieved. When the input voltage of the controller circuit 5 is within a predetermined value, the Schmitt trigger circuits 7 and 8 do not operate, so the controller circuit 5 also does not operate, and the output voltage of the reduced pass filter circuit 4 is The signal is supplied to the control signal input terminal 1f of the variable frequency oscillation circuit 1 through the device 6. Further, the output voltage of the above-mentioned Schmitt trigger circuit 7 is supplied to the base of an NPN transistor 10 forming an inverting amplifier via a capacitor 9 forming a differentiating circuit.
The base of 0 is grounded through a resistor 11 forming a differential circuit. The collector of this transistor 10 is connected via a resistor 12 to a positive power supply terminal 5d to which a positive DC voltage of, for example, +15V is supplied. This transistor 1
Capacitor 13 forming a circuit for differentiating the collector voltage of 0
is supplied to the base of the NPN transistor 14 via
The base of this transistor 14 is connected through a resistor 15 to -
It is connected to the negative power supply terminal 5e to which a negative DC voltage of 15V is supplied. The collector of this transistor 14 is connected to the output terminal 5b via a resistor 24, and the emitter is connected to the negative power supply terminal 5e via a resistor 16. On the other hand, the cathode of a diode 17 is connected to the collector of the transistor 10 described above, and the anode is connected to the positive power supply terminal 5d through a resistor 18, and the PN
Connected to the base of P-type transistor 20. The emitter of this transistor 20 is connected to the power supply terminal 5d, and the collector is grounded via a resistor 21. Further, the collector of this transistor 20 is connected to a muting signal output terminal 5c, and this muting signal output terminal 5c is grounded via a capacitor 22. When the potential of the muting signal output terminal 5c is a predetermined positive voltage, the primary side of the coil L that drives the speaker SP in FIG. 4 is short-circuited by the switch S. Further, the output voltage of the Schmitt trigger circuit 8 mentioned above is supplied to the base of a PNP transistor 24 constituting an inverting amplifier via a capacitor 23 constituting a differentiating circuit, and the base of this transistor 24 is connected to a resistor 29 constituting the differentiating circuit. Ground through. The collector of this transistor 10 is connected to a resistor 2.
5 to the negative power supply terminal 5e. The collector voltage of this transistor 24 is supplied to the base of an NPN transistor 27 via a capacitor 26 constituting a differentiating circuit, and the base of this transistor 27 is connected via a resistor 28 to the positive power supply terminal 5d. Further, the collector of this transistor 27 is connected to the output terminal 5b through the resistor 24, and the emitter is connected to the positive power supply terminal 5d through the resistor 29. On the other hand, the collector of the aforementioned transistor 24 is connected to the base of an NPN transistor 32 via a resistor 31, and the base of this transistor 32 is connected via a resistor 33 to the negative power supply terminal 5e.
The emitter of this transistor 32 is grounded, and the collector is connected to the anode of the diode 17 mentioned above via a resistor 34. When the controller circuit 5 is configured as shown in FIG. 5, the controller circuit 5 performs the following operations.

即ちここで可変容量コンデンサ1aの容量を小さくして
、ロツク状態を周波数FSlの状態から周波数FS2の
状態に変化させようとする時、低域通過フイルタ一回路
4の出力電圧は上昇してゆくが、この出力電圧が第6図
Aに示す様に破線1のタイミングで、シユミツトトリガ
一回路7のしきい値を越えると、このシユミツトトリガ
一回路7の出力電圧は第6図Bに示す様に接地電位から
所定の正の電位となる。これがコンデンサ9及び抵抗器
11によつて微分されトランジスタ10のベースに供給
される。この為、このトランジスタ10のベースの電圧
は第6図Cに示す様になる。するとこのトランジスタ1
0のコレクタ電圧は第6図Dに示す様になり、これがコ
ンデンサ13と抵抗器15とで構成される微分回路によ
つて微分され、トランジスタ14のベース電圧波形は第
6図Eに示す如くになる。このトランジスタ14は第6
図Fに示す様にベースの電位が正となる区間のみオン状
態となり、出力端子の電位は破線Jで示される時間で負
極電源端子5eに供給される負の亀圧まで立下がりその
後、元に戻る。一方トランジスタ10のコレクタ電圧が
第6図Dに示す様に接地電位になると抵抗器18による
電圧降下の為トランジスタ20のベースの電位は下がり
トランジスタ20はオン状態となりトランジスタ20の
コレクタの電位は正極電源端子5dの正の電位となる。
そして破線Jで示す時間でトランジスタ20がオフ状態
となつた後はミユーテイング信号出力端子5cの電圧は
第6図Hに示す様に抵抗器21のコンデンサ22とミユ
ーテイング信号出力端子5cに接続される回路の入力イ
ンピーダンスで定まる時定数で放電する。そしてこのミ
ユーテイング信号出力端子5cの電位が第6図Hの破線
で示す所定の正の電圧の時第4図に於けるスピーカSP
を駆動するコイルLの一次側はスイツチSによつて短絡
される。この為音声出力は局部発振周波数信号を切換え
る時は雑音と共に短絡される。このコントローラ回路5
の出力電圧が可変周波数発振器1の制御信号人力端子1
fに加えられる。
That is, when the capacitance of the variable capacitor 1a is reduced to change the lock state from the frequency FS1 state to the frequency FS2 state, the output voltage of the low-pass filter circuit 4 increases. , when this output voltage exceeds the threshold value of the Schmitt trigger circuit 7 at the timing indicated by the broken line 1 as shown in FIG. 6A, the output voltage of the Schmitt trigger circuit 7 drops to the ground potential as shown in FIG. 6B. It becomes a predetermined positive potential. This is differentiated by a capacitor 9 and a resistor 11 and supplied to the base of a transistor 10. Therefore, the voltage at the base of this transistor 10 becomes as shown in FIG. 6C. Then this transistor 1
The collector voltage of 0 becomes as shown in FIG. 6D, and this is differentiated by a differentiating circuit composed of a capacitor 13 and a resistor 15, and the base voltage waveform of the transistor 14 becomes as shown in FIG. 6E. Become. This transistor 14 is the sixth
As shown in FIG. return. On the other hand, when the collector voltage of the transistor 10 reaches the ground potential as shown in FIG. The potential of the terminal 5d becomes positive.
After the transistor 20 is turned off at the time indicated by the broken line J, the voltage at the muting signal output terminal 5c is changed to the circuit connected to the capacitor 22 of the resistor 21 and the muting signal output terminal 5c as shown in FIG. 6H. discharges with a time constant determined by the input impedance of When the potential of this muting signal output terminal 5c is a predetermined positive voltage shown by the broken line in FIG. 6H, the speaker SP in FIG.
The primary side of the coil L driving the is short-circuited by a switch S. For this reason, the audio output is short-circuited together with noise when switching the local oscillation frequency signal. This controller circuit 5
The output voltage of the variable frequency oscillator 1 is the control signal of the human power terminal 1
added to f.

又、低域通過フイルタ一回路4の出力電圧は抵抗器6を
介して可変周波数発振回路1の制御信号入力端子1fに
加えられているが、この低域通過フイルタ一回路4の出
力電圧にコントローラ回路5の出力電圧が重畳して加わ
る為、可変容量ダイオード1dの逆方向電圧は第6図A
に示されるように急激に増し、この可変容量ダイオード
1dの容量は減る。この為、町変周波数発振回路1の発
振周波数Fsは式(1)によつて表わされるから、この
発振周波数Fsは大きくなる。この大きくなつた可変周
波数発振器1の発振周波数Fsが周波数FS2のロツク
状態に於けるキヤプチヤレンジ内にはいつていれば、自
動位相制御回路は第6図Gに示す様に周波数Fs.のロ
ツク状態に入る。一方、町変容量コンデンサ1aの容量
を大きくしてロツクの状態を周波数FSlの状態から周
波数FS3の状態に変化させようにする時、低域通過フ
イルタ一回路4の出力電圧は下降してゆくが、この出力
電圧が第7図Aに示す様に破線Kのタイミングでシユミ
ツトトリガ一回路8のしきい値より下降するとこのシユ
ミツトトリガ一回路8の出力電圧は第7図Bに示す様に
接地電位から負の電位となる。これがコンデンサ23及
び抵抗器29によつて微分され、トランジスタ24のベ
ースに供給される。この為、このトランジスタ24のベ
ースの電圧は第7図Cに示す様になる。このトランジス
タ24のコレクタ電圧はコンデンサ26と抵抗器28と
で構成される微分回路によつて微分されトランジスタ2
7のベースの電圧波形は第7図Eに示す如くになる。こ
のトランジスタ27は第7図Fに示す様にベースの電位
が負となる区間のみオン状態となり、出力端子の電位は
波線Lで示される時間正極電源端子5dに供給される正
の電圧まで立上がり、その後、元に戻る。一方トランジ
スタ24のコレクタ電圧が第7図Dに示す様に接地電位
になると抵抗器31を介してトランジスタ32がオン状
態となりこの為抵抗器18に電流が流れ抵抗器18によ
る電圧降下の為トランジスタ20のベースの電位は下が
りトランジスタ20はオン状態となりトランジスタ20
のコレクタの電位は正極電源端子5dの正の電位となる
。そして破線Jで示す時間でトランジスタ20がオフ状
態となつた後はミユーテイング信号出力端子5cの電圧
は第7図Hに示す様に抵抗器21のコンデンサ22とミ
ユーテイング信号出力端子5cに接続される回路の入力
インピーダンスで定まる時定数で放電をする。そしてこ
のミユーテイング信号出力端子5eの電位が第7図Hの
破線で示す所定の正の電圧の時スピーカSPを駆動する
コイルLの一次側はスイツチSによつて短絡される。こ
の為音声出力は局部発振周波数信号を切換える時には雑
音と共に短絡される。このコントローラ回路5の出力電
圧が可変周波数発振回路1の制御信号入力端子1fに加
えられる。
The output voltage of the low-pass filter circuit 4 is applied to the control signal input terminal 1f of the variable frequency oscillation circuit 1 via the resistor 6. Since the output voltage of circuit 5 is applied in a superimposed manner, the reverse voltage of variable capacitance diode 1d is as shown in Fig. 6A.
As shown in , the capacitance of the variable capacitance diode 1d decreases. Therefore, since the oscillation frequency Fs of the variable frequency oscillation circuit 1 is expressed by equation (1), this oscillation frequency Fs becomes large. If the increased oscillation frequency Fs of the variable frequency oscillator 1 is within the capture range in the lock state of the frequency FS2, the automatic phase control circuit will increase the frequency Fs as shown in FIG. 6G. enters the lock state. On the other hand, when the capacitance of the town capacitor 1a is increased to change the lock state from the frequency FS1 state to the frequency FS3 state, the output voltage of the low-pass filter circuit 4 decreases. , when this output voltage falls below the threshold value of the Schmitt trigger circuit 8 at the timing indicated by the broken line K as shown in FIG. 7A, the output voltage of the Schmitt trigger circuit 8 becomes negative from the ground potential as shown in FIG. 7B. The potential is . This is differentiated by a capacitor 23 and a resistor 29 and supplied to the base of a transistor 24. Therefore, the voltage at the base of this transistor 24 becomes as shown in FIG. 7C. The collector voltage of this transistor 24 is differentiated by a differentiating circuit composed of a capacitor 26 and a resistor 28, and the voltage of the transistor 24 is
The voltage waveform of the base of 7 is as shown in FIG. 7E. As shown in FIG. 7F, this transistor 27 is turned on only in the period where the base potential is negative, and the potential at the output terminal rises to the positive voltage supplied to the positive power supply terminal 5d for a time indicated by the broken line L. Then go back. On the other hand, when the collector voltage of the transistor 24 reaches the ground potential as shown in FIG. The potential at the base of the transistor 20 decreases and the transistor 20 turns on.
The potential of the collector becomes the positive potential of the positive power supply terminal 5d. After the transistor 20 is turned off at the time indicated by the broken line J, the voltage of the muting signal output terminal 5c is changed to the circuit connected to the capacitor 22 of the resistor 21 and the mutating signal output terminal 5c as shown in FIG. 7H. Discharge occurs with a time constant determined by the input impedance. When the potential of the muting signal output terminal 5e is a predetermined positive voltage indicated by the broken line in FIG. 7H, the primary side of the coil L that drives the speaker SP is short-circuited by the switch S. Therefore, the audio output is short-circuited together with noise when switching the local oscillation frequency signal. The output voltage of this controller circuit 5 is applied to the control signal input terminal 1f of the variable frequency oscillation circuit 1.

又、低域通過フイルタ一回路4の出力電圧は抵抗器6を
介して可変周波数発振回路1の制御信号入力端子1fに
加えられているが、この低域通過フイルタ一回路4の出
力電圧にコントロール回路5の出力電圧が重畳して加わ
る為に可変容量ダイオード1dの逆方向電圧は第7図A
に示すように急激に減り、この可変容量ダイオード1d
の容量は増す。この為、可変周波数発振回路1の発振周
波数Fsは式(1)によつて表わされるから、この発振
周波数Fsは小さくなる。この小さくなつた町変周波数
発振器1の発振周波数Fsが周波数FS3のロツク状態
に於けるキヤプチヤレンジ内にはいつていれば自動位相
制御回路は第7図Gに示す様に周波数FS3のロツク状
態に入る。以上述べた様に斯る本発明によればコントロ
ーラ回路5内のシユミツトトリガ一回路7及び8のしき
い値電圧を適当に選ぶことにより総合利得Gを変えるこ
となく、見かけ上のロツクレンジを大きくでき、非ロツ
ク状態を失くすことができる。
Furthermore, the output voltage of the low-pass filter circuit 4 is applied to the control signal input terminal 1f of the variable frequency oscillation circuit 1 via the resistor 6; Since the output voltage of circuit 5 is applied in a superimposed manner, the reverse voltage of variable capacitance diode 1d is as shown in Fig. 7A.
As shown in the figure, the value of this variable capacitance diode 1d decreases rapidly.
The capacity of will increase. Therefore, since the oscillation frequency Fs of the variable frequency oscillation circuit 1 is expressed by equation (1), this oscillation frequency Fs becomes small. If the reduced oscillation frequency Fs of the variable frequency oscillator 1 is within the capture range in the lock state of frequency FS3, the automatic phase control circuit enters the lock state of frequency FS3 as shown in FIG. 7G. . As described above, according to the present invention, by appropriately selecting the threshold voltages of the Schmitt trigger circuits 7 and 8 in the controller circuit 5, the apparent lock range can be increased without changing the overall gain G. The unlocked state can be lost.

そしてロツク周波数を変える時ミユーテイング信号を出
す様になされている。従つて本発明に依る自動位相制御
回路をFMラジオ受信機のチユーナの局部発振周波数信
号を得るのに使用した場合、各局を連続的に受信するこ
とができるようにでき、各局間で局部発振周波数信号が
非ロツクの状態となり不用な雑音を生じることのない様
にできる。又本発明に依れば局部発振周波数信号を切換
える時にミユーテイング信号が出されるので局部発振周
波数信号を切換える時に雑音を生じることはない。尚、
本発明は上述実施例に限ることなく本発明の要旨を逸脱
することなく、その他種々の構成がとり得ることは勿論
である。
A muting signal is output when changing the lock frequency. Therefore, when the automatic phase control circuit according to the present invention is used to obtain the local oscillation frequency signal of the tuner of an FM radio receiver, it is possible to receive each station continuously, and the local oscillation frequency is changed between each station. This prevents the signal from going out of lock and causing unnecessary noise. Further, according to the present invention, since a muting signal is output when switching the local oscillation frequency signal, no noise is generated when switching the local oscillation frequency signal. still,
It goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations can be taken without departing from the gist of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の自動位相制御回路の例を示す構成図、第
2図及び第3図は夫々従来の自動位相制御回路の動作の
説明に供する線図、第4図は本発明に依る自動位相制御
回路の一実施例を示す構成図、第5図は本発明に依る自
動位相制御回路の要部の例を示す構成図、第6図及び第
7図は夫々本発明の説明に供する線図である。 1は可変周波数発振回路、1aは可変容量コンデンサ、
1dは可変容量ダイオード、2は位相比較回路、3は基
準信号発生回路、4は低域通過フイルタ一回路、5はコ
ントローラ回路、5cはミユーテイング信号出力端子で
ある。
FIG. 1 is a block diagram showing an example of a conventional automatic phase control circuit, FIGS. 2 and 3 are diagrams explaining the operation of the conventional automatic phase control circuit, and FIG. 4 is an automatic phase control circuit according to the present invention. FIG. 5 is a block diagram showing an example of the essential parts of the automatic phase control circuit according to the present invention, and FIGS. 6 and 7 are lines for explaining the present invention. It is a diagram. 1 is a variable frequency oscillation circuit, 1a is a variable capacitor,
1d is a variable capacitance diode, 2 is a phase comparison circuit, 3 is a reference signal generation circuit, 4 is a low-pass filter circuit, 5 is a controller circuit, and 5c is a muting signal output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 制御電圧により制御される発振周波数可変手段を有
する可変周波数発振器と、該可変周波数発振器の出力信
号及び基準信号を比較する位相比較回路と、該位相比較
回路の出力側に得られる誤差信号が供給される低域通過
フィルター回路とを有し、該低域通過フィルター回路の
出力側に得られる制御電圧を上記発振周波数可変手段に
供給する様にした自動位相制御回路に於いて、上記制御
電圧が正及び負の所定値に達したときに一対の制御パル
ス信号を発生する一対のシユミツトトリガー回路と、こ
れらシユミツトトリガー回路のそれぞれの制御パルス信
号を微分する一対の微分回路と、これら微分回路の出力
によりそれぞれ駆動される一対のスイッチングトランジ
スタとを有し、これらスイッチングトランジスタのそれ
ぞれの出力パルス信号を上記制御電圧に加えることによ
り上記可変周波数発振器のロックを外すと共に上記一対
のシユミツトトリガー回路の出力からミユーテイング信
号を発生するようにしたことを特徴とする自動位相制御
回路。
1. A variable frequency oscillator having oscillation frequency variable means controlled by a control voltage, a phase comparison circuit that compares the output signal of the variable frequency oscillator and a reference signal, and an error signal obtained at the output side of the phase comparison circuit. In the automatic phase control circuit, the control voltage obtained at the output side of the low-pass filter circuit is supplied to the oscillation frequency variable means. A pair of Schmitt trigger circuits that generate a pair of control pulse signals when positive and negative predetermined values are reached, a pair of differentiating circuits that differentiate the respective control pulse signals of these Schmitt trigger circuits, and these differentiating circuits. and a pair of switching transistors driven by the outputs of the switching transistors, and by adding the respective output pulse signals of these switching transistors to the control voltage, the variable frequency oscillator is unlocked and the pair of Schmitt trigger circuits are activated. An automatic phase control circuit characterized in that a muting signal is generated from the output.
JP51019725A 1976-02-16 1976-02-25 automatic phase control circuit Expired JPS5912050B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP51019725A JPS5912050B2 (en) 1976-02-25 1976-02-25 automatic phase control circuit
GB551477A GB1560811A (en) 1976-02-16 1977-02-10 Phase-locked loop circuits
CA271,590A CA1094177A (en) 1976-02-16 1977-02-11 Phase locked loop circuit
AU22194/77A AU515112B2 (en) 1976-02-16 1977-02-11 Phase locked loop
NL7701649A NL189839C (en) 1976-02-16 1977-02-16 PHASE-LOCKED LOOP SWITCHING.
DE19772706609 DE2706609C2 (en) 1976-02-16 1977-02-16 Phase-locked circuit arrangement
FR7704422A FR2341226A1 (en) 1976-02-16 1977-02-16 LOCKED LOOP CIRCUIT IN PHASE
CA350,815A CA1095999A (en) 1976-02-16 1980-04-28 Phase locked loop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51019725A JPS5912050B2 (en) 1976-02-25 1976-02-25 automatic phase control circuit

Publications (2)

Publication Number Publication Date
JPS52103906A JPS52103906A (en) 1977-08-31
JPS5912050B2 true JPS5912050B2 (en) 1984-03-21

Family

ID=12007273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51019725A Expired JPS5912050B2 (en) 1976-02-16 1976-02-25 automatic phase control circuit

Country Status (1)

Country Link
JP (1) JPS5912050B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130864U (en) * 1984-07-30 1986-02-24 東亜電波工業株式会社 sample injector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130864U (en) * 1984-07-30 1986-02-24 東亜電波工業株式会社 sample injector

Also Published As

Publication number Publication date
JPS52103906A (en) 1977-08-31

Similar Documents

Publication Publication Date Title
JP3264811B2 (en) Voltage control variable tuning circuit
JPS5967736A (en) Denshidochochuuna electronic tuner
JP2001510295A (en) Wake-up circuit for electronic equipment
US4199734A (en) Crystal oscillator having switchably disabled harmonic-tuned output circuit
EP0296668B1 (en) Relaxation oscillator
JPS5912050B2 (en) automatic phase control circuit
JPS5828776B2 (en) Output control circuit
JPS5914931B2 (en) automatic phase control circuit
JPS5927143B2 (en) television receiver
EP0654894B1 (en) Integrated oscillator circuits
RU2085025C1 (en) Television tuner
JP2850962B2 (en) Stereo receiver circuit
JP3367785B2 (en) Frequency modulation circuit device using variable capacitance diode
JPH0138993Y2 (en)
JPH1051272A (en) Tuning-control system
JPS5924225Y2 (en) Muting circuit of television receiver
JPS5855699Y2 (en) automatic phase control circuit
JPH032995Y2 (en)
JPS5915140Y2 (en) Noise blanker gate circuit
JPS6228889B2 (en)
JPS6010459B2 (en) PLL circuit low-pass filter
JPS5813644Y2 (en) FM receiver stereo indicator malfunction prevention circuit
JPS6021602A (en) Variable frequency crystal oscillating circuit
JP3065761B2 (en) Filter device
SU1575316A1 (en) Fm-receiver