JPS5912009B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5912009B2 JPS5912009B2 JP49145268A JP14526874A JPS5912009B2 JP S5912009 B2 JPS5912009 B2 JP S5912009B2 JP 49145268 A JP49145268 A JP 49145268A JP 14526874 A JP14526874 A JP 14526874A JP S5912009 B2 JPS5912009 B2 JP S5912009B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- semiconductor device
- silicon substrate
- voltage
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置、特に金等の不純物拡散を施した
高速スイッチング素子に関するものである。
高速スイッチング素子に関するものである。
従来から高速スイッチングサイリスタを得るために、Ｐ
ＮＰＮ構造の中央Ｎベース層及びＰベース層に金を拡散
してその少数キャリアのライフタイムを短縮し、ターン
オフ時間の短縮を図ること５ が行なわれている。
ＮＰＮ構造の中央Ｎベース層及びＰベース層に金を拡散
してその少数キャリアのライフタイムを短縮し、ターン
オフ時間の短縮を図ること５ が行なわれている。
ところが近年、高速スイッチングサイリスタはますます
短かいターンオフ時間と高いオフ電圧を要求されてきた
ため、数百Ω儂の高い比抵抗のＮ型シリコン基体中に１
０３〜１０１４／Ｃｄもの高濃″ｏ 度の金を拡散する
ことが必要となつきた。
短かいターンオフ時間と高いオフ電圧を要求されてきた
ため、数百Ω儂の高い比抵抗のＮ型シリコン基体中に１
０３〜１０１４／Ｃｄもの高濃″ｏ 度の金を拡散する
ことが必要となつきた。
しかるにこのような高い比抵抗のＮ型シリコン基体に金
を高濃度に拡散すると、よく知られているようにオン電
圧および高温時のオフ電流が著しく増加するため、実用
に耐えるサイリスタを得る１５ことが不可能となつてい
た。現実に従来の方法で得られた高耐圧、高速サイリス
タは、最も優れたものでもオフ電圧１８００Ｖ）ターン
オフ時間３０μｓが限度であつた。
を高濃度に拡散すると、よく知られているようにオン電
圧および高温時のオフ電流が著しく増加するため、実用
に耐えるサイリスタを得る１５ことが不可能となつてい
た。現実に従来の方法で得られた高耐圧、高速サイリス
タは、最も優れたものでもオフ電圧１８００Ｖ）ターン
オフ時間３０μｓが限度であつた。
本発明はこの点に鑑みてなされたもので、結晶フｏ 欠
陥密度が５×１０４／一以上の単結晶シリコン基体を用
いることにより、金拡散を行つても上記オン電圧および
高温時のオフ電流の増加が少ない高性能の高耐圧、高速
スイッチング素子を提供するものである。ク５ 従来、
高速スイッチングサイリスタを形成する場合、そのシリ
コン基体の結晶欠陥密度（ここでいう結晶欠陥密度とは
日本工業規格Ｈ０６０９一１９７１の「シリコンのエッ
チビットおよびリネージ測定法」によつてエッチングし
た時のエッチ３０ビット密度と、底の浅いビット（シヤ
ロウビツト、ソースビット）密度との和をいう）は、平
均２〜３×１０４／Ｃ７７ｆ高々４〜５×１０４／Ｃｄ
であつた。
陥密度が５×１０４／一以上の単結晶シリコン基体を用
いることにより、金拡散を行つても上記オン電圧および
高温時のオフ電流の増加が少ない高性能の高耐圧、高速
スイッチング素子を提供するものである。ク５ 従来、
高速スイッチングサイリスタを形成する場合、そのシリ
コン基体の結晶欠陥密度（ここでいう結晶欠陥密度とは
日本工業規格Ｈ０６０９一１９７１の「シリコンのエッ
チビットおよびリネージ測定法」によつてエッチングし
た時のエッチ３０ビット密度と、底の浅いビット（シヤ
ロウビツト、ソースビット）密度との和をいう）は、平
均２〜３×１０４／Ｃ７７ｆ高々４〜５×１０４／Ｃｄ
であつた。
これは結晶欠陥密度を大きくするとエッチビット密度が
増加し、リニエージが多弊発生するため３５多結晶シリ
コンに近い状態になり、結晶的に一様なものができない
と考えられていたからである。またこのリニエージ部分
に金拡散が集中しておこり、その結果リーク電流が大き
くなつて破壊に至る危険があると考えられており、一般
にこの結晶欠陥密度が小さい方、即ち無欠陥単結晶シリ
コンに近い方が好ましいとされていた。ところが本願発
明者等は、この結晶欠陥密度を従来の常識を破り５Ｘ１
０４／Ｃｄ以上代表的には１０×１０４／Ｃｆｌ程度と
することにより、上述した問題が全く存在しないばかり
か、金拡散されたサイリスタのオン電圧および高温時の
オフ電流、更には金拡散速度に顕著な改善がなされるこ
とを見出した。
増加し、リニエージが多弊発生するため３５多結晶シリ
コンに近い状態になり、結晶的に一様なものができない
と考えられていたからである。またこのリニエージ部分
に金拡散が集中しておこり、その結果リーク電流が大き
くなつて破壊に至る危険があると考えられており、一般
にこの結晶欠陥密度が小さい方、即ち無欠陥単結晶シリ
コンに近い方が好ましいとされていた。ところが本願発
明者等は、この結晶欠陥密度を従来の常識を破り５Ｘ１
０４／Ｃｄ以上代表的には１０×１０４／Ｃｆｌ程度と
することにより、上述した問題が全く存在しないばかり
か、金拡散されたサイリスタのオン電圧および高温時の
オフ電流、更には金拡散速度に顕著な改善がなされるこ
とを見出した。
なお１５Ｘ１０４／ｄ程度になると、上記日本工業規格
の測定法では計数できない。すなわち、従来の方法で作
られたサイリスタは、ターンオフ時間３０μＳを得るた
めには８５０〜９００℃、３０分の金拡散を必要として
いたが、上述のように１０Ｘ１０４／ｄ程度の結晶欠陥
をシリコン基体に導入すると、同じターンオフ時間３０
μＳを得るためには７８０〜８２０℃、１０分の金拡散
で充分であり、金拡散速度が異常に速くなることが認め
られた。なお上記結晶欠陥を導入する方法は周知であり
、またその導入する時点は基板の段階すなわち基板結晶
作成時とＰＮ接合作成プロセス中また該プロセス後とい
づれでもよく、要するに製品として完成した半導体装置
本体の結晶欠陥密度が５×１０４／ｄ以上であればよい
。
の測定法では計数できない。すなわち、従来の方法で作
られたサイリスタは、ターンオフ時間３０μＳを得るた
めには８５０〜９００℃、３０分の金拡散を必要として
いたが、上述のように１０Ｘ１０４／ｄ程度の結晶欠陥
をシリコン基体に導入すると、同じターンオフ時間３０
μＳを得るためには７８０〜８２０℃、１０分の金拡散
で充分であり、金拡散速度が異常に速くなることが認め
られた。なお上記結晶欠陥を導入する方法は周知であり
、またその導入する時点は基板の段階すなわち基板結晶
作成時とＰＮ接合作成プロセス中また該プロセス後とい
づれでもよく、要するに製品として完成した半導体装置
本体の結晶欠陥密度が５×１０４／ｄ以上であればよい
。
次に１〜５Ｘ１０４／Ｃｄの結晶欠陥密度を有するシリ
コン基体を用い、８５０〜９００℃で金拡散された従来
のサイリスタと、５〜１０Ｘ１０４／ｉの結晶欠陥密度
を有するシリコン基体を用い、７８０〜８２０℃金拡散
した本発明のサイリスタとのそれぞれについて高温時の
電圧・電流特性、オン電圧・電流特性を測定した結果、
代表的データとして第１図及び第２図の特性が得られた
。
コン基体を用い、８５０〜９００℃で金拡散された従来
のサイリスタと、５〜１０Ｘ１０４／ｉの結晶欠陥密度
を有するシリコン基体を用い、７８０〜８２０℃金拡散
した本発明のサイリスタとのそれぞれについて高温時の
電圧・電流特性、オン電圧・電流特性を測定した結果、
代表的データとして第１図及び第２図の特性が得られた
。
このように本発明の５Ｘ１０４／ｃ！１１以上のシリコ
ン単結晶基体を使用して金拡散された高速サイリスタは
、従来のものに比べ著しく改善されていることが分かる
。この様な現象が起こる理由は解明されていない。
ン単結晶基体を使用して金拡散された高速サイリスタは
、従来のものに比べ著しく改善されていることが分かる
。この様な現象が起こる理由は解明されていない。
金原子は拡散により格子間と格子点との両方に入り、格
子間は８００〜９００℃で格子点の１０５倍程度の拡散
速度でさる。そして格子間の金原子がシリコンの空格子
点に置換原子として入つたものが電気的に活性な再結合
中心になるといわれているので、結晶欠陥密度が大きい
程度拡散速度は速くなることが推定される。しかしなが
ら空格子点に置換原子として入つた金原子の密度が同じ
なら、オン電圧及び高温時のオフ電流の増加が極めて少
ないという事実は起り得ないと考えられる。
子間は８００〜９００℃で格子点の１０５倍程度の拡散
速度でさる。そして格子間の金原子がシリコンの空格子
点に置換原子として入つたものが電気的に活性な再結合
中心になるといわれているので、結晶欠陥密度が大きい
程度拡散速度は速くなることが推定される。しかしなが
ら空格子点に置換原子として入つた金原子の密度が同じ
なら、オン電圧及び高温時のオフ電流の増加が極めて少
ないという事実は起り得ないと考えられる。
従つて、発明者等はこれは格子間の金原子が空格子点、
酸素原子などとの相互作用で電気的にはあまり活性でな
い再結合中心として働くためと推定するが、この詳細に
ついては明らかでない。なお上記実施例ではサイリスタ
について説明したが、これに限らず逆導通サイリスタ、
トライアツク等についても同様に適用できるものである
。
酸素原子などとの相互作用で電気的にはあまり活性でな
い再結合中心として働くためと推定するが、この詳細に
ついては明らかでない。なお上記実施例ではサイリスタ
について説明したが、これに限らず逆導通サイリスタ、
トライアツク等についても同様に適用できるものである
。
更に上記実施例ではキヤリアライフタイムを短縮するた
めに拡散する不純物に金を用いたものについて説明した
が、鉄、その他キヤリアライフタイムを短縮するために
適当な不純物を用いたもの全てを包含することは言うま
でもない、以上要するに、本発明によれば、単結晶シリ
コン基体の結晶欠陥密度を５×１０４／ｄ以上とするこ
とにより、キヤリアライフタイムを短縮するために金拡
散等の不純物拡散を行つても、従来必らず発生していた
オン電圧及び高温時のオフ電流の顕著な増加がなくなり
、極めて高性能の高耐圧及び高速スイツチング素子の実
現が可能となる効果を有する。
めに拡散する不純物に金を用いたものについて説明した
が、鉄、その他キヤリアライフタイムを短縮するために
適当な不純物を用いたもの全てを包含することは言うま
でもない、以上要するに、本発明によれば、単結晶シリ
コン基体の結晶欠陥密度を５×１０４／ｄ以上とするこ
とにより、キヤリアライフタイムを短縮するために金拡
散等の不純物拡散を行つても、従来必らず発生していた
オン電圧及び高温時のオフ電流の顕著な増加がなくなり
、極めて高性能の高耐圧及び高速スイツチング素子の実
現が可能となる効果を有する。
第１図はこの発明になる半導体装置の高温時における電
圧・電流特性を従来装置と対比して示した図、第２図は
同じくこの発明になる半導体装置のオン電圧・電流特性
を従来装置と対比して示した図である。
圧・電流特性を従来装置と対比して示した図、第２図は
同じくこの発明になる半導体装置のオン電圧・電流特性
を従来装置と対比して示した図である。
Claims (1)
- 【特許請求の範囲】 １ 複数のＰＮ接合を有しキャリアライフタイムを短縮
するために不純物拡散を前記ＰＮ接合が形成された単結
晶シリコン基体に行なう半導体装置において、前記単結
晶シリコン基体の結晶欠陥密度が５×１０＾４／ｃｍ＾
３以上あることを特徴とする半導体装置。 ２ 結晶欠陥密度が５×１０＾４／ｃｍ＾３以上の単結
晶シリコン基体を準備する段階、前記単結晶シリコン基
体内にＰ形あるいはＮ形不純物を拡散して複数個のＰＮ
接合を形成する段階、前記段階後にキャリアライフタイ
ムを短縮するための不純物を拡散する段階を備えてなる
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49145268A JPS5912009B2 (ja) | 1974-12-17 | 1974-12-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49145268A JPS5912009B2 (ja) | 1974-12-17 | 1974-12-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5171075A JPS5171075A (en) | 1976-06-19 |
| JPS5912009B2 true JPS5912009B2 (ja) | 1984-03-19 |
Family
ID=15381189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49145268A Expired JPS5912009B2 (ja) | 1974-12-17 | 1974-12-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912009B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276021A (ja) * | 1988-04-28 | 1989-11-06 | Toshiba Corp | 水道メータ |
-
1974
- 1974-12-17 JP JP49145268A patent/JPS5912009B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276021A (ja) * | 1988-04-28 | 1989-11-06 | Toshiba Corp | 水道メータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5171075A (en) | 1976-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3196058A (en) | Method of making semiconductor devices | |
| US4259683A (en) | High switching speed P-N junction devices with recombination means centrally located in high resistivity layer | |
| GB922617A (en) | Semiconductor translating devices and processes for making them | |
| US3611067A (en) | Complementary npn/pnp structure for monolithic integrated circuits | |
| US3345221A (en) | Method of making a semiconductor device having improved pn junction avalanche characteristics | |
| US3982269A (en) | Semiconductor devices and method, including TGZM, of making same | |
| US3929528A (en) | Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques | |
| US3128530A (en) | Production of p.n. junctions in semiconductor material | |
| US3703420A (en) | Lateral transistor structure and process for forming the same | |
| US3575741A (en) | Method for producing semiconductor integrated circuit device and product produced thereby | |
| US3725145A (en) | Method for manufacturing semiconductor devices | |
| US3484309A (en) | Semiconductor device with a portion having a varying lateral resistivity | |
| US3575742A (en) | Method of making a semiconductor device | |
| US3284639A (en) | Semiconductor switch device of controlled rectifier type responsive to approximately equal gate signals of either polarity | |
| JPS5912009B2 (ja) | 半導体装置及びその製造方法 | |
| US3236701A (en) | Double epitaxial layer functional block | |
| US3277351A (en) | Method of manufacturing semiconductor devices | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| US3551221A (en) | Method of manufacturing a semiconductor integrated circuit | |
| US3829335A (en) | Method for processing semiconductor wafers | |
| US3172785A (en) | Method of manufacturing transistors particularly for switching purposes | |
| US3821038A (en) | Method for fabricating semiconductor structures with minimum crystallographic defects | |
| US3074146A (en) | Production of unipolar transistors | |
| US4397695A (en) | Method for stabilizing the current gain of NPN -silicon transistors | |
| JPH0142144B2 (ja) |