JPS5911256B2 - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JPS5911256B2
JPS5911256B2 JP1500477A JP1500477A JPS5911256B2 JP S5911256 B2 JPS5911256 B2 JP S5911256B2 JP 1500477 A JP1500477 A JP 1500477A JP 1500477 A JP1500477 A JP 1500477A JP S5911256 B2 JPS5911256 B2 JP S5911256B2
Authority
JP
Japan
Prior art keywords
pulse
voltage
output
transistor
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1500477A
Other languages
Japanese (ja)
Other versions
JPS53101650A (en
Inventor
伸行 鈴木
雅郎 加来
和夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1500477A priority Critical patent/JPS5911256B2/en
Publication of JPS53101650A publication Critical patent/JPS53101650A/en
Publication of JPS5911256B2 publication Critical patent/JPS5911256B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明は、カラーテレビジョン受像機などの電30源回
路に使用されるスイッチング・レギュレータに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching regulator used in a power source circuit such as a color television receiver.

定電圧電源回路に使用されるレギュレータとしては、ス
イッチング方式の方が連続制御方式のものより効率が良
く、使用する半導体素子の損失が35少ないから、カラ
ーテレビジョン受像機など消費電力の大きな装置の電源
回路に適しており、近年広く採用されるようになつてき
た。
For regulators used in constant voltage power supply circuits, switching type regulators are more efficient than continuous control type ones, and the losses of the semiconductor elements used are 35 less, making them suitable for devices with large power consumption such as color television receivers. It is suitable for power supply circuits and has become widely adopted in recent years.

このようなスイツチング・レギユレータの一例を第1図
に示す。
An example of such a switching regulator is shown in FIG.

商用電源に接続されたACプラグ1からの交流電圧をブ
リツジ接続されたダイオード2〜5で整流し、平滑コン
デンサ7の端子間に直流を得、レギユレータの入力電圧
Eiを供給する。
An alternating current voltage from an AC plug 1 connected to a commercial power source is rectified by bridge-connected diodes 2 to 5 to obtain a direct current between the terminals of a smoothing capacitor 7 to supply an input voltage Ei to the regulator.

このとき、抵抗6によりサージ電流を制限するようにす
る。入力電圧Eiはスイツチング用の出力トランジスタ
8を経てチヨークコイル10とコンデンサ11からなる
チヨークインプツト型の平滑回路に加えられ、転流用ダ
イオード9と共に平滑化されて所定の電圧に定電圧化さ
れた出力電圧EOを出力端子に供給するようになつてい
る。出力用のトランジスタ8のベース・エミツタ間には
励振用のパルストランス14が接続され、励振用のトラ
ンジスタ16を介して出力電圧EOの変動に応じてスイ
ツチング状態が制御されるようになつている。
At this time, the surge current is limited by the resistor 6. The input voltage Ei is applied to a chiyoke input type smoothing circuit consisting of a chiyoke coil 10 and a capacitor 11 via an output transistor 8 for switching, and is smoothed together with a commutating diode 9, resulting in an output that is regulated to a predetermined voltage. A voltage EO is supplied to the output terminal. An excitation pulse transformer 14 is connected between the base and emitter of the output transistor 8, and the switching state is controlled via the excitation transistor 16 according to fluctuations in the output voltage EO.

励振用トランジスタ16のベースには、コンデンサ25
から印加され抵抗23とコンデンサ24からなる積分回
路により鋸歯状波に成形されたフライバツクパルスFH
と、ツエナーダイオード26の定電圧と誤差増幅用のト
ランジスタ17により比較され、抵抗12,13により
出力電圧EOに比例して取出された電圧の変動分として
トランジスタ17のコレクタに検出される誤差電圧信号
とが抵抗20,21,22により重畳されて加えられる
A capacitor 25 is connected to the base of the excitation transistor 16.
The flyback pulse FH is applied from
The error voltage signal is compared with the constant voltage of the Zener diode 26 by the transistor 17 for error amplification, and is detected at the collector of the transistor 17 as a variation of the voltage taken out by the resistors 12 and 13 in proportion to the output voltage EO. are added in a superimposed manner by resistors 20, 21, and 22.

なお、18は励振用トランジスタ16のコレクタ抵抗、
19はツエナーダイオード26の動作抵抗である。
Note that 18 is the collector resistance of the excitation transistor 16;
19 is the operating resistance of the Zener diode 26.

さらに、出力用トランジスタ8のベース・エミツタ間に
は、励振トランス14の2次巻線と直列に適当な電源1
5が接続されていて、出力用トランジスタ8に導通方向
のバイアスを与えるようになつている。
Further, a suitable power supply 1 is connected in series with the secondary winding of the excitation transformer 14 between the base and emitter of the output transistor 8.
5 is connected to apply a bias in the conduction direction to the output transistor 8.

そして、ツエナーダイオード26のツエナ一電圧と、抵
抗12,13により出力電圧EOから取出されてトラン
ジスタ17のベースに加えられる電王を適当な値にセツ
トすることにより、出力用トランジスタ8の導通期間と
遮断期間とからなるスイツチング期間のうちで、導通期
間がほとんどスイツチング期間に等しくなる位に出力用
トランジスタ8をスイツチングさせ、出力電圧EOより
わずかに高い入力電圧Eiによつても、安定に定電圧動
作が行ない得るようになつている。
Then, by setting the Zener voltage of the Zener diode 26 and the voltage taken out from the output voltage EO by the resistors 12 and 13 and applied to the base of the transistor 17 to appropriate values, the conduction period of the output transistor 8 is cut off. The output transistor 8 is switched to a point where the conduction period is almost equal to the switching period, so that stable constant voltage operation can be achieved even with an input voltage Ei slightly higher than the output voltage EO. I'm getting better at it.

従つて、カラーテレビジヨン受像機の如く+B電源とし
て100〜120Vの電圧のものを必要とする機器の電
源回路として使用する場合でも、電源トランスを使用し
たり、倍電圧整流回路を使用したりして昇圧することな
く、100Vの商用交流電源を直接整流して入力電圧E
iとして使用することができ、コスト面、機器の安全性
の面などで極めて有利に構成できることになる。
Therefore, even when used as a power supply circuit for equipment that requires a voltage of 100 to 120V as a +B power source, such as a color television receiver, a power transformer or voltage doubler rectifier circuit must be used. Directly rectifies the 100V commercial AC power supply without boosting the input voltage E.
It can be used as an i, and can be configured extremely advantageously in terms of cost and equipment safety.

この動作を第2図の波形図により説明する。This operation will be explained using the waveform diagram in FIG.

波形27で示されるフライバツクパルスFHは抵抗23
とコンデンサ24で積分されて波形28の如き鋸歯状波
となり、誤差増幅用トランジスタ17のコレクタに発生
する語差電圧に重畳されて励振用トランジスタ16のベ
ースに加えられ、その結果、出力電圧EOが変化すると
鋸歯状波形28の平均レベルが上下することになる。ト
ランジスタ16の導通レベルが直線29で示されるとす
れば、波形28が直線29より下方にくる期間中だけト
ランジスタ16は非導通となる。その結果トランジスタ
16のコレクタ波形は31の如くなるも、パルストラン
ス14を介して出力用トランジスタ8のベースには波形
31を逆極性にしたパルスが加えられ、トランジスタ8
はこのパルスにより遮断状態にスイツチングされる。こ
れにより、トランジスタ8が導通状態にある期間TON
と遮断状態にある期間TOFFとの比率が出力電圧E。
The flyback pulse FH shown by waveform 27 is connected to resistor 23.
is integrated by the capacitor 24 to form a sawtooth wave as shown in the waveform 28, which is superimposed on the word difference voltage generated at the collector of the error amplification transistor 17 and applied to the base of the excitation transistor 16. As a result, the output voltage EO becomes When this changes, the average level of the sawtooth waveform 28 will rise or fall. If the conduction level of the transistor 16 is represented by a straight line 29, the transistor 16 is non-conductive only during the period when the waveform 28 is below the straight line 29. As a result, the collector waveform of the transistor 16 becomes as shown in 31, but a pulse with the opposite polarity of the waveform 31 is applied to the base of the output transistor 8 via the pulse transformer 14, and the transistor 8
is switched to the cut-off state by this pulse. As a result, the period TON during which the transistor 8 is in a conductive state
The output voltage E is the ratio between TOFF and the cutoff period TOFF.

の変動に応じて変化し、出力電圧EOが所定値より増加
するとトランジスタ17のベースに加えられる電圧も増
加し、そのコレクタ電流は減少する。これにより波形2
8の平均レベルが下がり直線29より下方に出る部分の
巾が広くなるから、結局、出力用トランジスタ8に加え
られるパルス波形31の巾も広くなり、その遮断期間T
OFFが長くなり相対的に導通期間TONは短縮するか
ら、トランジスタ8を通つて出力側に供給される電圧の
平均値が少なくなり、出力電圧E。の増加した分が打消
され、元の電圧に戻るように制御が掛ることになる。出
力亀圧EOが所定値より減少したときには、波形28の
平均値が上がり、遮断期間TOFFが短かくなつて出力
電圧EOが上昇する方向に制御が掛り、定電圧動作が行
なわれることになる。
When the output voltage EO increases beyond a predetermined value, the voltage applied to the base of the transistor 17 also increases, and its collector current decreases. As a result, waveform 2
8 decreases and the width of the portion below the straight line 29 becomes wider, the width of the pulse waveform 31 applied to the output transistor 8 also becomes wider, and its cutoff period T
Since the OFF period becomes longer and the conduction period TON becomes relatively shorter, the average value of the voltage supplied to the output side through the transistor 8 decreases, resulting in the output voltage E. The increased amount is canceled out, and control is applied to return the voltage to its original level. When the output voltage EO decreases below a predetermined value, the average value of the waveform 28 increases, the cutoff period TOFF becomes shorter, and the output voltage EO is controlled to increase, resulting in constant voltage operation.

既に説明した如く、このスイツチング・レギユレータに
よれば、パルストランス14によるスイツチングパルス
に適当なバイアス源15からのバイアスが重畳されてい
るので、出力用トランジスタ8のスイツチングを導通期
間TON.l5遮断期間TOFFとの比がかなり大きな
割合になるまで安定に制御でき、そのため、入力電圧E
iをあまり高くしなくても必要とする出力電圧EOを得
ることができるという利点があり、カラーテレビジヨン
受像機などの電源回路に適している。しかしながら、第
2図から明らかな如く、入力電圧Eiと出力電圧E。
As already explained, according to this switching regulator, since the bias from the appropriate bias source 15 is superimposed on the switching pulse from the pulse transformer 14, the switching of the output transistor 8 is controlled during the conduction period TON. The input voltage E
It has the advantage that the required output voltage EO can be obtained without making i too high, and is suitable for power supply circuits such as color television receivers. However, as is clear from FIG. 2, the input voltage Ei and the output voltage E.

との差が僅少になる領域で動作させると、即ち、出力用
トランジスタ8の遮断期間T6FFが導通期間TONに
比してかなり短くなると、鋸歯状波形28が直線29で
示した励振トランジスタ16の導通電圧レベルより下に
なる部分30の値が小さくなり、励振トランジスタ16
を充分に遮断状態に保てなくなる。そのため、出力用ト
ランジスタ8に供給される遮断方向のパルスも波形32
の如くなまつた波形のものとなつてしまい、トランジス
タ8を安定にスイツチングすることができなくなつてし
まう。このような状態になると、回路に異常発振が生じ
たり、出力電圧E。が安定化されなくなつたりするので
、一定の入力電圧Eiに対して安定に取り出せる出力電
圧EOの上限が下がつてしまうことになり、入力電圧E
iに極めて近い値の大きな出力電圧EOが得にくいとい
う欠点がある。又、波形28の直線29より下の部分3
0の値が小さくなるということは、ノイズなどにより誤
動作する恐れが増加することを意味し、動作範囲はさら
に狭くなつてしまうことになる。既に述べた如く、カラ
ーテレビジヨン受像機では、多くの場合、そのB電源と
して100V〜120Vの電圧のものが要求され、その
ため、日本やアメリカのように交流電源として100,
120の電源が使用されている地域においては、入力電
圧Elと出力電圧EOとが接近した値となつてしまう(
通常、交流電源の電圧変動を考慮して交流入力電圧が9
0%位に降下したときに得られる入力電圧Eiの値を設
計基準にしている)従つて、第1図の如きレギユレータ
によつては、必要な出力電圧EOを得ることが困難な場
合があつた。
When operating in a region where the difference between the output transistor 8 and The value of the portion 30 below the voltage level is reduced, and the excitation transistor 16
cannot be kept sufficiently shut off. Therefore, the pulse in the cutoff direction supplied to the output transistor 8 also has a waveform of 32.
This results in an uneven waveform as shown in FIG. 2, and it becomes impossible to stably switch the transistor 8. In such a state, abnormal oscillation may occur in the circuit or the output voltage E. As a result, the upper limit of the output voltage EO that can be stably obtained for a constant input voltage Ei will decrease, and the input voltage E
The disadvantage is that it is difficult to obtain a large output voltage EO with a value extremely close to i. Also, the portion 3 below the straight line 29 of the waveform 28
A smaller value of 0 means that the risk of malfunction due to noise or the like increases, and the operating range becomes even narrower. As already mentioned, color television receivers often require a B power source with a voltage of 100 to 120 V, and therefore, as in Japan and the United States, a voltage of 100 V to 120 V is required as an AC power source.
In areas where 120 power supplies are used, the input voltage El and the output voltage EO will be close values (
Normally, the AC input voltage is 9.
(The design standard is the value of the input voltage Ei obtained when the voltage drops to about 0%.) Therefore, with a regulator like the one shown in Figure 1, it may be difficult to obtain the required output voltage EO. Ta.

本発明の目的は、上記したスイツチング・レギユレータ
の欠点を除き、入力電圧Eiと出力電圧EOとが接近し
ても安定した動作を行ない得ると共に、入力電圧Eiに
対して出力電圧EOが極めて低くなる領域においても安
定に動作させ得るスイツチング・レギユレータを提供す
るにある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the switching regulator, to perform stable operation even when the input voltage Ei and the output voltage EO are close to each other, and to make the output voltage EO extremely low with respect to the input voltage Ei. An object of the present invention is to provide a switching regulator that can operate stably even in a wide range of conditions.

この目的を達成するため、本発明は、スイツチングパル
ス巾制御用の鋸歯状波信号に、その平均レベル変化とは
無関係な別のパルスを重畳させた点を特徴とする。以下
、本発明を第3図ないし第8図について説明する。
To achieve this object, the present invention is characterized in that another pulse unrelated to the average level change is superimposed on the sawtooth wave signal for controlling the switching pulse width. The present invention will now be described with reference to FIGS. 3 to 8.

第3図は本発明の一実施例を示すもので、基本的には第
1図の回路とほとんど同じ構成であり、動作も変りない
が、ただ、励振用トランジスタ16のベースに加えられ
る信号が、抵抗23、コンデンサ24からなる積分回路
からの鋸歯状波信号とトランジスタ17からの誤差電圧
信号だけでなく、さらにこれらにパルス発生回路33か
らのパルスが重畳されたものとなつている点が異なつて
いるのみである。
FIG. 3 shows an embodiment of the present invention, which basically has almost the same configuration and operation as the circuit shown in FIG. 1, except that the signal applied to the base of the excitation transistor 16 is , a resistor 23, and a capacitor 24, and an error voltage signal from the transistor 17, but also a pulse from a pulse generating circuit 33 is superimposed on these signals. It's only on.

次に、第4図の波形図によつてその動作を説明すると、
波形27で示すフライバツクパルスから抵抗23とコン
デンサ24で鋸歯状波形28が形成され、その平均レベ
ルがトランジスタ17からの誤差電圧信号により変化し
、励振用トランジスタ16の導通レベルを示す直線29
に対する位置が上下に変化することにより、出力用トラ
ンジスタ8の遮断を制御するパルス波形31の巾を出力
電圧E。
Next, the operation will be explained using the waveform diagram in Fig. 4.
A sawtooth waveform 28 is formed by the resistor 23 and the capacitor 24 from the flyback pulse shown by the waveform 27, and the average level thereof changes depending on the error voltage signal from the transistor 17, resulting in a straight line 29 indicating the conduction level of the excitation transistor 16.
The width of the pulse waveform 31 that controls the cutoff of the output transistor 8 by changing its position vertically relative to the output voltage E is the width of the pulse waveform 31 that controls the cutoff of the output transistor 8.

の変動に応じて変化させ、出力電圧EOの安定化を行な
う点は第1図の場合と同じであるが、鋸歯状波形28の
最底レベル付近にパルス発生回路33から極めて巾の狭
い負のパルス34が加えられている点が異なつている。
即ち、パルス発生回路33は、鋸歯状波形28に同期し
、その波形の最底レベル付近に位相同期した極めてデユ
ーテイ比の小さいパルスを発生する機能を有する回路で
ある。
The point that the output voltage EO is stabilized by changing it according to fluctuations in the output voltage is the same as in the case of FIG. The difference is that a pulse 34 is added.
That is, the pulse generating circuit 33 is a circuit having a function of generating a pulse with an extremely small duty ratio that is synchronized with the sawtooth waveform 28 and phase-locked with the vicinity of the lowest level of the waveform.

さて、このパルス34が励振用トランジスタ16のベー
スに加えられていることにより、鋸歯状波形28の平均
レベルが高くなるような領域、即ち、出力電圧E。
Now, as this pulse 34 is applied to the base of the excitation transistor 16, the average level of the sawtooth waveform 28 becomes high, that is, the output voltage E.

が入力電圧Eiに極めて接近した領域で動作するように
制御状態をセツトした場合、当然、波形28が直線29
より下方に出る部分はわずかなものとなり、そのままで
はトランジスタ16を充分に遮断させることができなく
なつてしまうが、この部分にはパルス34が存在し、そ
の電圧値は負方向に充分な振巾を有しているから、この
パルス34によりトランジスタ16は充分に遮断方向に
駆動され、遮断期間TOFFが極めて短かい。しかも正
しい波形のパルス31を出力用トランジスタ8に供給す
ることができ、入力電圧Eiに極めて接近した電圧にま
で出力電圧EOを高めた状態でも安定に動作させること
ができるようになる。従つて、本実施例によれば、第1
図に示したスイツチング・レギユレータよりも、出力用
トランジスタ8の遮断期TOFFを導通期間TONに比
して短かくすることができ、入力電圧Eiに極めて近い
値の出力電圧EOを安定に負荷に供給できることになる
If the control state is set so that Ei operates in a region very close to the input voltage Ei, it is natural that the waveform 28 will become a straight line 29.
The part that goes further downward becomes so small that it becomes impossible to sufficiently shut off the transistor 16, but there is a pulse 34 in this part, and its voltage value has a sufficient amplitude in the negative direction. Therefore, the transistor 16 is sufficiently driven in the cutoff direction by this pulse 34, and the cutoff period TOFF is extremely short. Furthermore, a pulse 31 with a correct waveform can be supplied to the output transistor 8, and stable operation can be achieved even when the output voltage EO is increased to a voltage extremely close to the input voltage Ei. Therefore, according to this embodiment, the first
Compared to the switching regulator shown in the figure, the cut-off period TOFF of the output transistor 8 can be made shorter than the conduction period TON, and the output voltage EO, which is extremely close to the input voltage Ei, can be stably supplied to the load. It will be possible.

そして、このとき、入力電圧Eiに出力電圧EOをどの
程度にまで近づけることができるかは、パルス34の巾
により決まるから、必要に応じてパルス34の巾を適当
に定めればよい。
At this time, the width of the pulse 34 determines how close the output voltage EO can be to the input voltage Ei, so the width of the pulse 34 may be appropriately determined as necessary.

実際には出力用トランジスタ8のキヤリヤ蓄積効果によ
り、励振用トランジスタ16の導通期間より出力用トラ
ンジスタ8の導通期間の方が長くなる。即ち、励振用ト
ランジスタ16の遮断期間より出力用トランジスタ8の
遮断期間の方がキヤリヤ蓄積時間だけ短かくなるので、
パルス発生回路33から供給されるパルス34の巾とし
ては、出力用トランジスタ8のキヤリヤ蓄積時間と同程
度の巾にすれば、ほとんどスイツチング期間の全域にわ
たつて導通期間T。Nとすることができ、入力電圧Ei
にほぼ等しい出力電圧EOを安定に供給できる。第5図
は、本発明に使用されるパルス巾制御用信号発生回路の
例で、全体をプロツクで示してある。この例では、積分
回路36(これは第3図の実施例における抵抗23とコ
ンデンサ24に相当)と微分回路37にフライバツクパ
ルスFHを加え、積分回路36の出力を位相反転回路3
8で反転させ、微分回路37の出力と合成して励振用ト
ランジスタ16のベースに加える信号を得るようになつ
ている。
In reality, due to the carrier accumulation effect of the output transistor 8, the conduction period of the output transistor 8 becomes longer than the conduction period of the excitation transistor 16. In other words, the cut-off period of the output transistor 8 is shorter than the cut-off period of the excitation transistor 16 by the carrier accumulation time.
If the width of the pulse 34 supplied from the pulse generating circuit 33 is made to be approximately the same as the carrier accumulation time of the output transistor 8, the conduction period T will cover almost the entire switching period. N, and the input voltage Ei
It is possible to stably supply an output voltage EO approximately equal to . FIG. 5 shows an example of a pulse width control signal generating circuit used in the present invention, and the entire circuit is shown as a block diagram. In this example, a flyback pulse FH is applied to the integrating circuit 36 (which corresponds to the resistor 23 and capacitor 24 in the embodiment of FIG. 3) and the differentiating circuit 37, and the output of the integrating circuit 36 is transferred to the phase inverting circuit 37.
8 and is combined with the output of the differentiating circuit 37 to obtain a signal to be applied to the base of the excitation transistor 16.

第7図はその波形図で、フライバツクパルスFHを示す
波形27は積分回路36で鋸歯状波形28となり、位相
反転回路38で波形39に反転される。
FIG. 7 is a waveform diagram thereof, in which a waveform 27 indicating the flyback pulse FH becomes a sawtooth waveform 28 in an integrating circuit 36, and is inverted into a waveform 39 in a phase inverting circuit 38.

又、微分回路37に加えられたパルス波形27は微分パ
ルス波形40に変換され、これらが合成されて波形41
が形成されることになる。この波形41で示す信号を、
第4図における波形28と34が合成された信号と同様
に、トランジスタ17からの誤差電圧信号と一緒に励振
用トランジスタ16に加えて出力用トランジスタ8のス
イツチングを行なわせるようにすればよい。この波形4
1のパルス波形40からなる部分の負の部分は、励振用
トランジスタ16の導通レベルを示す直線42よりは充
分に低い値43を有するから、この回路を第3図の抵抗
23とコンデンサ24からなる積分回路とパルス発生回
路33に代えてスイツチング・レギユレータを構成する
ことにより、同様な効果を得ることができる。このとき
、合成された波形41には、その上方にも微分パルス波
形40の一部が付加されているが、この部分は励振用ト
ランジスタ16の導通領域になるから、何の影響も受け
ない。又、動作用のパルスをフライバツクパルスから得
ているが、これを水平偏向回路の他の部分、例えば励振
用トランスからのパルスによつてもよく、或いは、全く
独立した発振器を使用してもよい。
Further, the pulse waveform 27 applied to the differentiating circuit 37 is converted into a differentiated pulse waveform 40, which is synthesized to form a waveform 41.
will be formed. The signal shown by this waveform 41 is
Similar to the signal obtained by combining the waveforms 28 and 34 in FIG. 4, the output transistor 8 may be switched in addition to the excitation transistor 16 together with the error voltage signal from the transistor 17. This waveform 4
Since the negative part of the part consisting of the pulse waveform 40 of 1 has a value 43 that is sufficiently lower than the straight line 42 indicating the conduction level of the excitation transistor 16, this circuit can be constructed from the resistor 23 and capacitor 24 shown in FIG. A similar effect can be obtained by configuring a switching regulator in place of the integrating circuit and pulse generating circuit 33. At this time, a part of the differential pulse waveform 40 is added above the synthesized waveform 41, but since this part becomes the conduction region of the excitation transistor 16, it is not affected in any way. Further, although the operating pulses are obtained from flyback pulses, they may also be obtained from pulses from other parts of the horizontal deflection circuit, such as an excitation transformer, or a completely independent oscillator may be used. good.

第6図は本発明に使用されるパルス巾制御用信号発生回
路の別の例で、第5図の場合と異なつているのは位相反
転回路38が微分回路37の後に設けられていて、微分
パルスの位相を反転させて積分回路36から鋸歯状波に
重畳させるようになつている点で、その動作などは第5
図の場合と同様である。第8図はパルス巾制御信号発生
回路の構成まで具体化して示した本発明の実施例で、第
5図の回路に対応した構成例である。
FIG. 6 shows another example of the pulse width control signal generation circuit used in the present invention. What is different from the case of FIG. 5 is that a phase inversion circuit 38 is provided after the differentiating circuit 37, The phase of the pulse is inverted and superimposed on the sawtooth wave from the integrating circuit 36, and its operation is explained in the fifth section.
This is the same as the case shown in the figure. FIG. 8 shows an embodiment of the present invention specifically showing the configuration of a pulse width control signal generating circuit, and is an example of the configuration corresponding to the circuit of FIG. 5.

第5図における積分回路36は抵抗23とコンデンサ2
4で構成され、位相反転回路38はトランジスタ44か
らなり、そして、微分回路38はコンデンサ45と抵抗
46で作られている。
The integrating circuit 36 in FIG. 5 consists of a resistor 23 and a capacitor 2.
4, the phase inversion circuit 38 is made up of a transistor 44, and the differentiating circuit 38 is made up of a capacitor 45 and a resistor 46.

なお、48,49はトランジスタ44のバイアス用抵抗
、50は負荷抵抗、47はトランジスタ44の利得設定
用抵抗、55は結合用コンデンサである。結合コンデン
サ25を介して加えられたフライバツクパルスFHは、
コンデンサ45と抵抗46で微分されて第7図の波形4
0の微分パルスに成形されると共に、抵抗23とコンデ
ンサ24で積分されて鋸歯状波形28に成形され、トラ
スジスタ47で反転されて波形39になつて合成され、
波形41としてトランジスタ17からの誤差電圧信号ど
重畳されて励振用トランジスタ16のベースに加えられ
る。
Note that 48 and 49 are bias resistors for the transistor 44, 50 is a load resistor, 47 is a gain setting resistor for the transistor 44, and 55 is a coupling capacitor. The flyback pulse FH applied via the coupling capacitor 25 is
Waveform 4 in Figure 7 is obtained by differentiating the capacitor 45 and resistor 46.
It is shaped into a differential pulse of 0, integrated by a resistor 23 and a capacitor 24, shaped into a sawtooth waveform 28, inverted by a truss register 47, and synthesized into a waveform 39.
The error voltage signal from the transistor 17 is superimposed as a waveform 41 and applied to the base of the excitation transistor 16.

これによる出力電圧EOの安定化動作は第3図について
説明した通りであるから省略する。
The stabilizing operation of the output voltage EO due to this is the same as described with reference to FIG. 3, and therefore will not be described here.

なお、前記実施例においては、スイツチング素子である
出力トランジスタ8やチヨークコイル10が負の線路側
に挿入されたものとして示されているが、正の線路側に
挿入してもよいことは勿論である。又、スイツチング素
子として出力トランジスタ8が使用されているが、一般
的なスイツチング素子、例えばサイリスタ、ゲートター
ンオフサイリスタなどの素子によつて構成してもよい。
In the above embodiment, the output transistor 8 and the choke coil 10, which are switching elements, are shown as being inserted on the negative line side, but it goes without saying that they may be inserted on the positive line side. . Further, although the output transistor 8 is used as a switching element, it may be constructed from a general switching element such as a thyristor or a gate turn-off thyristor.

以上説明した如く、本発明によれば、パルス発生回路を
設け、鋸歯状波信号にパルスを重畳させるという簡単な
構成により、スイツチング素子をスイツチング期間のほ
ぼ全域にわたつて導通期間とすることができ、入力電圧
Eiにほぼ近い電圧の出力電圧EOを安定に供給できる
から、倍電圧整流手段などにより高い入力電圧Eiを得
る必要がなくなり、そのため、カラーテレビジヨン受像
機などの電源回路に使用してコストダウンが可能になり
、しかも安全性の高いものが得られる。
As explained above, according to the present invention, the switching element can be made conductive over almost the entire switching period by using a simple configuration in which a pulse generation circuit is provided and a pulse is superimposed on a sawtooth wave signal. Since it is possible to stably supply an output voltage EO that is almost close to the input voltage Ei, there is no need to obtain a high input voltage Ei using a voltage doubler rectifier or the like. It is possible to reduce costs and also obtain products with high safety.

また、スイツチング素子の遮断期間がスイツチング期間
の全域に近くわたるように制御しても安定に動作するか
ら、入力電圧Eiに比して極めて低い出力電圧E。でも
安定に供給でき、バツテリ共用のテレビジヨン受像機の
電源回路などに使用して優れた効果を得ることもできる
。この場合には、第7図の波形41における正方向のパ
ルス部分が利用され、励振用斗ランジスタ16が極めて
短かい導通期間においても充分に導通方向に駆動される
ので安定な動作が得られることになる。
Furthermore, even if the switching element is controlled so that its cut-off period covers almost the entire switching period, it operates stably, so the output voltage E is extremely low compared to the input voltage Ei. However, it can be supplied stably, and can be used to great effect in power supply circuits for television receivers that share a common battery. In this case, the positive direction pulse portion of the waveform 41 in FIG. 7 is utilized, and the excitation transistor 16 is sufficiently driven in the conduction direction even during an extremely short conduction period, so that stable operation can be obtained. become.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はスイツチング素子にバイアスを与えるようにし
たスイツチング・レギユレータの電気回路図、第2図は
その動作説明用波形図、第3図は本発明の基本的な実施
例を示す電気回路図、第4図はその動作説明用波形図0
第5図および第6図は本発明のスイツチング・レギユレ
ータに使用するパルス巾制御信号発生回路の各例を示す
ブロツク図、第7図はその動作説明用波形図、第8図は
本発明の具体的な実施例を示す電気回路図である。 8・・・・・・スイツチング用出力トランジスタ、9・
・・・・・転流用ダイオード、10・・・・・・平滑用
のチヨークコイル、14・・・・・・励振用のパルスト
ランス、15・・・・・・バイアス電源、16・・・・
・・励振用トランジスタ、17・・・・・・誤差増幅用
トランジスタ、23,24・・・・・・積分用の抵抗と
コンデンサ、33・・・・・・パルス発生回路、36・
・・・・・積分回路、37・・・・・・微分回路、38
・・・・・・位相反転回路、44・・・・・・位相反転
トランジスタ、45,46・・・・・・微分回路のコン
デンサと抵抗。
FIG. 1 is an electric circuit diagram of a switching regulator that applies bias to a switching element, FIG. 2 is a waveform diagram for explaining its operation, and FIG. 3 is an electric circuit diagram showing a basic embodiment of the present invention. Figure 4 is a waveform diagram 0 for explaining its operation.
5 and 6 are block diagrams showing examples of pulse width control signal generation circuits used in the switching regulator of the present invention, FIG. 7 is a waveform diagram for explaining its operation, and FIG. 8 is a specific example of the present invention. FIG. 2 is an electrical circuit diagram showing a typical embodiment. 8...Output transistor for switching, 9.
... Commutation diode, 10 ... Smoothing coil, 14 ... Pulse transformer for excitation, 15 ... Bias power supply, 16 ...
...Excitation transistor, 17...Error amplification transistor, 23, 24...Resistor and capacitor for integration, 33...Pulse generation circuit, 36.
... Integrating circuit, 37... Differentiating circuit, 38
... Phase inversion circuit, 44 ... Phase inversion transistor, 45, 46 ... Capacitor and resistor of differentiating circuit.

Claims (1)

【特許請求の範囲】 1 非安定の直流電源と、この直流電源の出力直流電圧
を断続するスイッチング素子と、断続された出力直流電
圧を直流電圧に変換する直流化手段と、所定周期の鋸歯
状波信号を発生する信号源と、この信号源と直流化手段
の出力とに接続され、直流化手段の出力電圧の変動に応
じて変動する直流分に鋸歯状波信号を重畳する第1重畳
手段と、重畳手段の出力が所定レベルを越えた否かに応
じて上記直流分の変動が抑圧されるようにスイッチング
素子の導通、非導通期間の比率を制御する制御手段と、
スイッチング素子の非導通期間の重畳手段の出刃先頭値
にスイッチング素子を非導通状態とする極性の鋸歯状波
信号に同期したデューティ比の小さいパルスを重畳する
第2重畳手段とからなり、スイッチング期間の全域近く
にまでスイッチング素子の導通期間、或いは非導通期間
を延長させて動作可能にしたことを特徴とするスイッチ
ングレギュレータ。 2 鋸歯状波信号に重畳するパルスの巾をスイッチング
素子である出力トランジスタのキャリヤ蓄積時間とほぼ
等しい継続時間としたことを特徴とする特許請求の範囲
第1項記載のスイッチング・レギュレータ。 3 鋸歯状波信号に重畳するパルスとして、フライバッ
クパルスから成形されたパルスを用いたことを特徴とす
る特許請求の範囲第1項記載のスイッチング・レギュレ
ータ。 4 鋸歯状波信号に重畳するパルスとして、水平励振回
路から得られるパルスを用いたことを特徴とする特許請
求の範囲第1項記載のスイッチング・レギュレータ。 5 スイッチング素子のパルス巾制御用の信号として、
水平偏向回路からのパルスを積分して得た鋸歯状波信号
と、前記パルスを微分して得たパルスのいずれか一方を
位相反転させてから両者を合成した信号を用いたことを
等徴とする特許請求の範囲第1項記載のスイッチング・
レギュレータ。 6 水平偏向回路からのパルスとして、フライバックパ
ルスを用いたことを特徴とする特許請求の範囲第5項記
載のスイッチング・レギュレータ。 7 水平偏向回路からのパルスとして、水平励振回路の
パルスを用いたことを特徴とする特許請求の範囲第5項
記載のスイッチング・レギュレータ。
[Scope of Claims] 1. An unstable DC power source, a switching element that intermittents the output DC voltage of the DC power source, a DC converter that converts the intermittent output DC voltage into a DC voltage, and a sawtooth-shaped device with a predetermined period. a signal source that generates a wave signal, and a first superimposing means that is connected to the signal source and the output of the DC converting means and that superimposes a sawtooth wave signal on the DC component that fluctuates in accordance with fluctuations in the output voltage of the DC converting means. and a control means for controlling the ratio of conduction and non-conduction periods of the switching element so that the fluctuation of the DC component is suppressed depending on whether the output of the superimposition means exceeds a predetermined level;
a second superimposing means for superimposing a pulse with a small duty ratio synchronized with a sawtooth wave signal having a polarity that makes the switching element non-conductive on the cutting edge value of the superimposing means during the non-conductive period of the switching element; A switching regulator characterized in that it is operable by extending a conduction period or a non-conduction period of a switching element to nearly the entire area. 2. The switching regulator according to claim 1, wherein the width of the pulse superimposed on the sawtooth signal is set to a duration approximately equal to the carrier accumulation time of the output transistor, which is a switching element. 3. The switching regulator according to claim 1, wherein a pulse shaped from a flyback pulse is used as the pulse superimposed on the sawtooth signal. 4. The switching regulator according to claim 1, wherein a pulse obtained from a horizontal excitation circuit is used as the pulse superimposed on the sawtooth wave signal. 5 As a signal for controlling the pulse width of the switching element,
The use of a signal obtained by inverting the phase of either the sawtooth wave signal obtained by integrating the pulse from the horizontal deflection circuit or the pulse obtained by differentiating the pulse and then combining the two is considered to be equivalent. The switching system according to claim 1
regulator. 6. The switching regulator according to claim 5, wherein a flyback pulse is used as the pulse from the horizontal deflection circuit. 7. The switching regulator according to claim 5, wherein a pulse from a horizontal excitation circuit is used as the pulse from the horizontal deflection circuit.
JP1500477A 1977-02-16 1977-02-16 Switching regulator Expired JPS5911256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1500477A JPS5911256B2 (en) 1977-02-16 1977-02-16 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1500477A JPS5911256B2 (en) 1977-02-16 1977-02-16 Switching regulator

Publications (2)

Publication Number Publication Date
JPS53101650A JPS53101650A (en) 1978-09-05
JPS5911256B2 true JPS5911256B2 (en) 1984-03-14

Family

ID=11876742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1500477A Expired JPS5911256B2 (en) 1977-02-16 1977-02-16 Switching regulator

Country Status (1)

Country Link
JP (1) JPS5911256B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0655030B2 (en) * 1982-12-08 1994-07-20 富士電機株式会社 Instantaneous value control method for load current
JPH0691738B2 (en) * 1983-10-12 1994-11-14 ロ−ム株式会社 Switching regulator
JPS62163564A (en) * 1986-01-10 1987-07-20 Sanyo Electric Co Ltd Power circuit
US5370411A (en) * 1991-10-14 1994-12-06 Bridgestone Cycle Co., Ltd. Bicycle frame assembly

Also Published As

Publication number Publication date
JPS53101650A (en) 1978-09-05

Similar Documents

Publication Publication Date Title
US5440473A (en) AC-DC converter
US6388902B1 (en) Switching power supply circuit
CN1449594B (en) Current mode switching controller
US4763061A (en) Primary switched-mode DC-DC converter with summed input current and input voltage responsive control
US6373730B1 (en) Switching power supply
US5070439A (en) DC to DC converter apparatus employing push-pull oscillators
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
EP0083216B1 (en) Stabilizing power supply apparatus
US4644254A (en) Switch controller having a regulating path and an auxiliary regulating path parallel thereto
JPS5911256B2 (en) Switching regulator
US3453521A (en) Dc to dc converter regulator
US6166925A (en) High voltage step down DC converter
US5434769A (en) Multi-phase adaptable AC-DC converter
US4176302A (en) Vertical deflection output circuit
KR830000203B1 (en) Regulated deflection circuit
US4000441A (en) Horizontal deflection circuit for television receivers having an auxiliary power supply
JP2767783B2 (en) Switching power supply
KR20010060202A (en) 2 level switching power transform apparatus
JPS6315831B2 (en)
JPS5917869A (en) High voltage stabilized power source
JPH078139B2 (en) High voltage power supply
JPS6244367Y2 (en)
JPS62178171A (en) High-voltage power unit
JP2500989Y2 (en) Switching power supply
JP2982930B2 (en) DC / DC converter