JPS5911132B2 - 多重スイッチングレギュレ−タ用シ−ケンス装置 - Google Patents

Description

【発明の詳細な説明】 本発明は多重スイツチングレギユレータ用シーケンス装
置、特に可変電流源、シユミツトトリガ[ラ■H、ワンシ
ヨツト回路、１対の主一従フリツプフロツプ及び論理ゲ
ートを使用して多重スイツチングレギユレータの作動用
パルスを発生するシーケンス装置（Ｓｅｑｕｅｎｃｅｒ
）に関する。

論理ゲートはスイツチングレギユレータの一部が出力端
子に電流を送る間シーケンス装置を不動作にして、パル
スの発生を阻止し、これによりスイツチングレギユレー
タの各部に損傷を与えないようにする。高速データ処理
装置において、スイツチングレギユレータはその装置の
電子回路に直流電力を与えるために使用しうる。これら
のレギユレータは従来のものより小型で効率的なので、
従来の電源が使用される時に要求される如く別個のキヤ
ビネツト内に設けることなく前記回路を含むキヤビネツ
ト内に配置しうる。前記回路付近にレギユレータを配置
することによりこの回路に電流を配分するケーブルの長
さは著しく減少し、長いケーブルでの電圧変化によつて
生ぜしめられる誤信号の量も減少する。スイツチングレ
ギユレータは１５０のような非制御直流電圧を１Ｖのよ
うな正確に制御された電圧に変換するため１対の変圧器
、１対のシリコン制御整流器及び信号源を用いうる。

シリコン制御整流器は非制御直流電圧源と変圧器間のス
イツチとして用いられている。シリコン制御整流器は変
圧器の高電圧側に設けられ、これら整流器の電流及び電
圧損失は低く、スイツチングレギユレータは高効率なら
しめ得る。変圧器の２次巻線から得られる制御直流電圧
は１対の電圧出力端子に供給される。変圧器は制御直流
電圧と非制御直流電圧源間を分離するので、シリコン制
御整流器の短絡によりスイツチングレギユレータに負荷
を与えるマイクロサーキツトモジユールに損害を生じな
いｏシリコン制御整流器は陽極、陰極及びゲートを有す
る半導体装置である。シリコン制御整流器はほんの数マ
イクロ秒でオンになり得るオンーオフスイツチとして使
用できる。通常シリコン制御整流器は閾値よりも大きな
電流パルスがゲートから陰極に流れるまで、陽極と陰極
間に電流を導通せしめえない。もし電流パルスがゲート
に流れて陽極と陰極間に正の電圧差が存在すると、シリ
コン制御整流器は点弧、即ち導通せしめられ電流が陽極
から陰極に流れる。シリコン制御整流器が点弧したとき
陽極から陰極に流れる電流の増加率はその整流器を損傷
しないように制限しなければならない。一度陽極一陰極
間が導通すると、ゲートはもはやかかる電流の流れを制
御できない。整流器の陽極から陰極への電流の流れはこ
れを保持、即ち最小電流値以下に減少させることによつ
てのみ終了せしめうる。シリコン制御整流器のより詳細
な説明は１９６７年にジエネラル・エレクトリツク・コ
ンパニ一で発行された「シリコン制御整流器マニユアル
」に記載されている。信号源がスイツチングレギユレー
タの電圧出力端子に結合され、周波数が電圧出力端子間
の電圧値によつて定まるトリカー信号を発生する。

トリカー信号はスイツチングレギユレータのシリコン制
御整流器に結合され、これらの整流器は変圧器を介して
、電圧出力端子に接続された出力フイルタコンデンサに
電力を配分する。信号源は如何なる制御出力電圧の値の
変化も検出し、スイツチングレギユレータに配分された
トリカー信号の周波数を変化せしめる。信号源は誤差増
幅器、レート発振器及びトリカー発振器を備えている。

誤差増幅器はスイツチングレギユレータの出力端子にお
ける電圧によつて決定される値を有する電流を発生する
。この電流はレート発振器に印加され、誤差増幅器から
の電ノ流の値によつて決定される周波数を有するパルス
を発生する。

レート発振器からのパルスはトリカー発振器に印加され
、スイツチングレギユレータにおけるシリコン制御整流
器のゲートに印加されるトリカー信号を発生する。レー
ト発振器は発振器及び、スイツチングレギユレータの変
圧器の全２次巻線が出力フイルタコンデンサに電流を配
分している間、その発振器を不動作にする回路を備えて
いる。

もし発振器がスイツチングレギユレータにパルスを配分
し、一方全２次巻線がフイルタコンデンサに電流を配分
していると、シリコン制御整流器の１つにおける電流は
非常に急速に増大し整流器を損傷せしめる。必要なのは
整流器が導通している間発振器がパルスを発生するのを
阻止する回路である。データ処理装置の一部に必要とさ
れる電流値が単一スイツチングレギユレータによつて配
分できるものより大きいときは２つ又はそれ以上のスイ
ツチングレギユレータが所要電流を得るために並列に接
続しうる。

ある従来装置においては各スイツチングレギユレータが
誤差増幅器、レート発振器およびトリカー発振器を有す
る別個の制御回路を使用する。

これにより電源は比較的大型かつ高価になる。異なる制
御回路に使用される部品の値が若干異なると、スイツチ
ングレギユレータの１つは他のレギユレータよりも大き
な電流を配分せしめられることがある。これにより大き
な電流値を配分するレギユレータの部品が損傷せしめら
れる。必要なのは単一誤差増幅器、単一レート発振器及
びトリカー発振器で２つ以上のスイツチングレギユレー
タの動作を制御するために使用できる回路である。他の
従来装置は２重スイツチングレギユレータを作動させる
パルスを与えるため単一ユニジヤンクシヨントランジス
タ発振器を使用している。ユニジヤンクシヨントランジ
スタ発振器は発振周波数が限定されており、１又は２台
のスイツチングレギユレータにしか使用できない。本発
明は数台のスイツチングレギユレータを動作できるパル
スを与えるため可変電流源、コンデンサ、シユミツトト
リガ一回路、主一従フリツプフロツプ及び論理ゲートを
使用している。従つて、本発明の目的は単一制御回路を
有する多重スイツチングレギユレータを提供するにある
。

本発明の他の目的は複数のシリコン制御整流器が頓次変
圧器を介して電圧出力端子に電力を配分するようにせし
めるシーケンス装置を有する多重スイツチングレギユレ
ータを提供するにある。本発明の更に他の目的は調節計
内の何れかのシリコン制御整流器が導通している間、パ
ルス発生を禁止するタイマーを有するシーケンス装置を
提供するにある。本発明の更に他の目的はスイツチング
レギユレータの全２次巻線が出力端子に電流を配分して
いる間パルスの発生を禁止しているが変圧器巻線の１つ
が電流の分配を停止すると直ぐパルスの発生を準備する
回路を有するシーケンス装置を提供するにある。

更に本発明の目的はスイツチングレギユレータの出力端
子の電圧値によつて決定される周波数を有するパルスを
発生するシーケンス襄置を提供するにある。

本発明の他の目的はスイツチングレギユレータ内の各シ
リコン制御整流器が２重スイツチングレギユレータ内の
他の各シリコン制御整流器と同一電流量を順次分配する
ようにせしめる多重スイツチングレギユレータ用シーケ
ンス装置を提供するにある。

本発明の更に他の目的は多重スイツチングレギユレータ
内の多数のシリコン制御整流器の動作を制御できるシー
ケンス装置を提供するにある。

本発明の更に他の目的は広周波数帯域にわたつて動作可
能なシーケンス装置を提供するにある。本発明において
上述の目的は多重スイツチングレギユレータ用の新規か
つ改良されたシーケンス装置を提供することによつて達
成される。そのシーケンス装置は可変電流源、シユミツ
トトリガ一回路、コンデンサ、ワンシヨツト回路、１対
の主−従フリツプフロツプ及び論理ゲートを備えている
。電流源によつて分配される電流値はコンデンサの充電
率を決定し、シーケンス装置によつて分配されるパルス
周波数を決定する。論理ゲートは多重シーケンス装置内
の全変圧器が出力端子に電流を分配している間パルスの
発生を阻止する。第１図は広範囲の出力電流値に対して
一定直流出力電圧を供給し負荷に分配される電流を監視
するように設計された電源回路を示す。第１図に示すＩ
口く、その装置は多重スイツチングレギユレータ１０、
スイツチングレギユレータ１０にトリカー信号を与える
スイツチングレギユレータ制御回路１１及び電源回路に
よつて分配される電流及び電圧の監視用回路１２を備え
ている。スイツチングレギユレータ制御回路１１はカウ
ンタ及びトリカー発生器１４、レート発振器１５、回復
不能化（ＶｅｃＯｖｅｒｙｄｉｓａｂｌｅ）回路１６及
び誤差増幅器１７を有する。誤差増幅器１７はスイツチ
ングレギユレータの出力端子での電圧変化を検出し、出
力電圧の変化によつて決定される値の電流を発生する。
誤差増幅器１７からの電流によりレート発振器１５は増
幅器１７からの電流値によつて決定される周波数のパル
スを発生する。レート発振器からのパルスによりトリカ
ー発生器１４はスイツチングレギユレータ用トリカー信
号を発生する。回復不能化回路１６はスイツチングレギ
ユレータ部分の１つによつて出力フイルタコンデンサに
出力電流が分配される時点を検出し、この電流が分配さ
れている間レート発振器がパルスを分配することを阻止
する。過電流検出器２０、過電圧検出器２１及び不足電
圧検出器２２はスイツチングレギユレータの出力端子に
おける電流又は電圧の異常値を検出し事故遮断回路１９
に信号を与える。

事故遮断回路１９が何れかの検出器２０，２１又は２２
からの信号を受信すると、レート発振器を不動作にする
信号をレート発振器に与え、いかなるパルスもスイツチ
ングレギユレータをトリカーするために供給されるのを
阻止する。スイツチングレギユレータ 第１図に示す如く、多重スイツチングレギユレータ１０
は１対のスイツチングレギユレータを有し、各レギユレ
ータは１対の変圧器を備えている。

第１のレギユレータは１対の変圧器２４及び２５を有し
、各々は１次及び２次巻線を有している。１次巻線２８
及び２９は直列に接続され、入力端子４９及び５０に接
続されている高電圧非制御直流電源に結合されている。

１対のシリコン制御整流器３８及び３９は非制御直流電
源によつて変圧器２４及び２５の１次巻線に供給される
電流を制御する。

シリコン制御整流器３８の陽極は非制御直流電源の正端
子４９に接続され、シリコン制御整流器３８の陰極は１
次巻線２８の土端に接続される。シリコン制御整流器３
８のゲートはこの整流器３８を導通ならしめるトリカー
信号を与えるトリカー発生器１４の１つのリード線に接
続されている。シリコン制御整流器３９の陽極は１次巻
線２９の下端に接続され、シリコン制御整流器３９の陰
極は非制御直流電源の負端子５０に接続されている。ト
リカー発生器１４からの第２のリード線はその整流器３
９を導通ならしめるトリカー信号を与えるためシリコン
制御整流器３９のゲートに接続されている。２重レギユ
レータの他の半分は変圧器２６及び２７、シリコン制御
整流器４０及び４１を有する。

変圧器２４〜２７に用いられている磁心は第３図の磁化
曲線に示されている磁化特性を有する。

磁化力Ｈは磁心の長さによつて除算された各ターンに対
する変圧器磁心上の巻線数と電流アンペア数との積に等
しい。特定の変圧器磁心の物理的長さは一定なので、変
圧器の磁心力はしばしばターン数倍されたアンペア数、
即ちアンペア−ターンと表示される。磁束密度Ｂは変圧
器磁心の平方センチメータ当りの磁束線数で磁化力の値
及び磁心に使用される材料によつて決定される。磁心曲
線に関してはニユーヨークのジヨンウイリイ・アンド・
サンズ社によつて１９４３年に発行された「磁気回路及
び変圧器］を参照されたい。第１図の多重スイツチング
レギユレータの半分の動作を第３図に示す磁化曲線及び
第４図の波形を参照して説明する。

なお、スイツチレグレギユレータの他の半分はこれと同
様にして動作する。スイツチングレギユレータの附加的
なセクシヨンは第１図に示す回路に接続されている。１
対のコンデンサ４４及び４５はシリコン制御整流器３８
及び３９の１つが導通せしめられる毎に変圧器２４及び
２５に所定量の電力を与える。

シリコン制御整流器３８及び３９の１つが非導通ならし
められる毎に、同一所定量の電力が変圧器２４及び２５
の１つによつてダイオード５２及び５３を介してフイル
タコンデンサ５７に分配される。第４図に示す時刻ｔ１
に先立つて第１図のコンデンサ４４は第１図に示す極性
に充電される。時刻ｔ１でトリカー発生器１４からのパ
ルスによりシリコン制御整流器３８は導通ならしめられ
るので、コンデンサ４４の電圧は変圧器２４の１次巻線
２８に供給され、コンデンサ４４の上端から整流器３８
の陽極を介して陰極に、１次巻線２８を介してコンデン
サ４４の下端に電流１，を流通せしめる。１次巻線２８
を介しての電流１１は変圧器磁心における磁束を変化せ
しめ、かつ動作点を第３図の磁化曲線のＡ点からＣ点に
向つて移動せしめる。

この磁束変化により１次巻線２８に電圧を生じて、シリ
コン整流器３８を流れる電流の増大率を制限し、従つて
整流器３８の損傷を防止する。１次巻線２８の上端に印
加される正電圧により動作点は点Ｃから点Ｄに移動する
。

点ＣとＤ聞の距離は１次巻線２８に印加される電圧とこ
の電圧とこの電圧が印加される期間との積に比例する。
１次巻線２８に印加される電圧は変圧器磁心を介して２
次巻線３３に磁気的に結合される。

時刻Ｔ，とＴ２間に、２次巻線３３はその巻線の下端に
正極性の電圧を、その上端に負極性の電圧を有する。こ
の時、２次巻線３３の電圧によりダイオード５２は逆バ
イアスされるのでダイオード又は２次巻線３３を介して
電流は流れない。コンデンサ４４はこれが第４図の波形
１，で示す如く時刻Ｔ２で放電する迄電流１１を発生す
る。波形Ｋ（第４図）の下の時刻Ｔ，とＴ２間の面積Ｍ
は１次巻線２８に印加される電圧とこの電圧の印加期間
との積の和で、この面積Ｍは変圧器２４の磁心に蓄積さ
れた全エネルギーを示す。１次巻線２８に印加される電
圧が時刻Ｔ２で零になると、動作点は点Ｄに到する。

時刻Ｔ２で、変圧器２４の磁心に蓄積された工ネルギは
各変圧器巻線の電圧の極性を反転して１次巻線２８の上
端に負極性電圧を発生する。

１次巻線２８の上端の負極性電圧により第３図の動作点
は点ＤからＥに向つて移動し、更に点Ａに向つて移動し
始める。

再び点Ｅと点Ａ間の距離は１次巻線２８の電圧とこの電
圧印加期間との積に比例する。

時刻Ｔ２とＴ９間の波形Ｋの曲線下の面積Ｎは１次巻線
２８の電圧とこの電圧印加期間との積の和である。この
面積Ｎは変圧器点２４の磁心が変圧器を介して戻る全エ
ネルギーをあられす。１次巻線２８の電圧により電流１
１は第１図に示す極性に反対の極性にコンデンサ４４を
充電する。

変圧器２４の磁心のエネルギーにより２次巻線３３の電
圧はフイルタコンデンサ５７の電圧よりも大きな値に増
大するので、電流１３がダイオ一ド５２を介して流れて
コンデンサ５７を充電する。

シリコン制御整流器３８が導通したときに変圧器２４の
磁心に蓄積されるエネルギーは第３図の磁化曲線土の点
ＤとＡ間の磁束差に比例する。シリコン制御整流器３８
が非導通にされる時２次巻線３３に移送されるエネルギ
ーは点ＤとＡの磁束差に比例する。第３図に示す点Ａか
ら点Ｃを介してＤに至る距離は点ＤからＥを介してＡに
至る距離にほぼ等しいので、時刻ｔ１とＴ２間に変圧器
の磁心に蓄積されるほぼ全エネルギーはコンデンサ５７
及び５８に戻つて蓄積される。コンデンサ４４はシリコ
ン制御整流器３８が導通せしめられる毎に変圧器にほぼ
同量のエネルギーを分配するのでコンデンサ５７に分配
されるエネルギーの量及びこれらコンデンサの電圧は整
流器３８のゲートに印加される信号の周波数によつて決
まる。コンデンサ４５もまたシリコン制御整流器３９が
導通せしめられる毎に、所要エネルギー量を変圧器２５
に与える。コンデンサ４６及び４７はシリコン制御整流
器４０及び４１が夫々導通せしめられる毎に、所定量の
エネルギーを変圧器２６及び２７に与える。時刻Ｔ６に
先立つて、コンデンサ４５は第１図に示す極性に充電さ
れる。

時刻Ｔ６でトリカー発振器１４からのパルスによりシリ
コン制御整流器３９は導通せしめられるので、電流１２
がコンデンサ４５の上端から１次巻線２９を介して整流
器４９の陽極から陰極を経由してコンデンサ４５の下端
に流れる。１次巻線を介しての電流１２及びこの巻線に
印加された電圧により第３図の特性曲線の動作点は屯Ａ
からＣを介してｌ）に移動し、変圧器２５の磁心に所定
量のエネルギーが蓄積される。

シリコン制御整流器３９が非導通になると、このエネル
ギーは２次巻線３４を介して移送され電流１４が上述し
た如くコンデンサ５７を充電する。コンデンサ５７及び
５８の電圧量はトリカー発振器１４がシリコン制御整流
器３８〜４１のゲートに印加するトリカー信号の周波数
を制御することによつて制御できる。

トリカー信号の周波数はレート発振器１５に［聞口され
た電流値によつて決まる。第１図の出力端子６４及び６
５に接続される負荷（図示せず）によつて取り出される
電流量の増大により出力電圧値が所定基準レベル以下に
低下すると、トリカー発振器１４からの信号の周波数が
増大する。この出力信号周波数の増大によりコンデンサ
５７及び５８に分配されるエネルギー率を噌加させ、出
力端子６４と６５間の電圧を所定基準レベルまで増加さ
せる。このように電源の出力端子６４の電圧はトリカー
発振器１４からの信号の周波数を制御するので、出力端
子６４及び６５の電圧は、この電源から取り出される電
流が広範囲に変化するときでさえ、ほぼ一定である。シ
ーケンス装置第２図に示すシーケンス装置はカウンター
及びトリカー発生器１４、レート発振器１５及び回復不
能化回路１６を有する。

レート発振器１５は第１図に示す誤差増幅器１７から供
給される電流値によつて決まる周波数のパルス列を発生
する。これらパルスはカウンター及びトリカー発生器１
４に印加され、第４図の波形Ｆ−Ｊに示す如く、出力リ
ード線１０６〜１０９にトリガ−パルスを順順に与える
。これらのトリガ−パルスは第１図のシリコン制御整流
器３８〜４１のゲートに結合される。レート発振器１５
は入力端子６３及び１対のトランジスタ７２及び７３を
有する可変電流源６７を備えている。

信号入力端子６３に供給される電流は第１図に示すスイ
ツチングレギユレータの出力端子６４の電圧値によつて
決まる。出力端子６４の電圧値が高いと、第１図の誤差
増幅器１７は信号入力端子６３に低電流値を供給するの
で、トランジスタ７２及び７３を介しての電流は低く、
コンデンサ７４を比較的低い割合で充電する。

コンデンサ７４に対するこの低充電率によりレート発振
器１５は低周波数のパルスを発生する。レート発振器１
５からの低周波数パルスによりカウンタートリカー発生
器１４は低周波数のトリガパルスを出力端子１０６〜１
０９に与える。出力端子１０６〜１０９での低周波数ト
リガパルスによりシリコン制御整流器３８〜４１は低い
割合で点弧せしめられ、第１図に示すスイツチングレギ
ユレータ１０から比較的低い電流が生ずる。第１図の出
力端子６４の電圧が減少すると、誤差増幅器はより大き
な電流を電流源６７の端子６３に与える。入力端子６３
への比較的高い電流値により、比較的大きな電流がトラ
ンジスタ７３のベースからエミツタに流れるので、比較
的大きな電流が＋１２ボルト電源から抵抗６８、トラン
ジスタ７２及び抵抗７０を介してアースに流れる。抵抗
６８を流れる比較的大きな電流により図示した極性の比
較的大きな電圧降下を生じてトランジスタ７３のベース
は比較的低い値を有するので比較的大きな電流が＋１２
ボルト電源から抵抗６９、トランジスタ７３のエミツタ
からトランジスタ７２のベース、さらに抵抗７０を介し
てアースへ流れる。トランジスタ７３のエミツタからベ
ースへのこの比較的大きな電流値により比較的大きな電
流が＋１２ボルト電源から抵抗６９、トランジスタ７３
のエミツタからコレクタを介してコンデンサ７４の上端
に流れ、コンデンサ７４を比較的高い割合で充電する。
トランジスタ７３を介して流れる電流によりコンデンサ
７４は第５ａ図の波形Ｒに示す如く直線的に充電される
。

コンデンサ７４の電圧波形はトランジスタ７９及び８０
によつて増幅されシユミツトトリガ一回路８９の入力リ
ード線に印加される。シユミツトトリガ一回路は信号入
力リード線と信号出力リード線を有し、２つの状態の何
れかで動作可能な回路である。シユミツトトリガ一回路
の動作状態は信号入力リード線に印加される信号の振幅
に依存する。即ちシユミツトトリガ一回路は閾値よりも
大きなトリカー信号が信号入力端子に印カロされている
限り第１状態で動作する。トリカー信号が印カロされて
いないか又は閾値よりも小さな信号が信号入力リード線
に〔聞口されると、シユミツトトリガ一回路は第２状態
で動作する。シユミツトトリガ一回路が第１状態で動作
すると、低電圧値が出力リード線に供給される。シユミ
ツトトリガ一回路が第２状態で動作すると、比較的高い
正電圧値がその出力リード線に供給される。抵抗９０を
流れる電流が、この抵抗の電圧がシユミツトトリガ一回
路を第１状態で作動せしめるに必要な閾値より大となる
ような値に達すると、シユミツトトリガ一回路８９の出
力リード線での電圧は第５ａ図の波形Ｓの時刻Ｔａに示
す如く減少する。オアゲート８５の下側リード線の電圧
が低値を有すると、オアゲート８５の上側入力リード線
の電圧によりゲート８５は第５ａ図の波形Ｔに示す如く
、出力リード線に低電圧値を発生する。オアゲート８５
の出力リード線の低電圧値によりコンデンサ７４の上端
からダイオード７６、抵抗８２を介してオアゲート８５
の出力リード線に電流が流れて、コンデンサ７４は第５
ａ図の波形Ｒにおける時刻ＴａとＴｂ間に示す如く急速
に放電する。オアゲート８５の出力リード３線からの低
電圧値はインバータ８８の入力リード線に印加され第５
ａ図の波形Ｕに示す如く正パルスを発生する。インバー
タはそこに印加される入力信号に対して反転の倫理動作
を行なう。そのインバータはそこに印加される入力信号
が２進ゞＯ″をあられす低値であると２進ゞ１″あられ
す正出力信号を発生する。他方そのインバータは入力信
号が２准ゞ１″をあられすと、２准ゞＯ″をあられす出
力信号を発生する。インバータ８８の出力リード線から
の各タイミングパルスはカウンタ及びトリカー発振器１
４の信号入力リード線に印加され、主一従フリツプフロ
ツプ９６及び９７の１つはその状態を変え、出力リード
線１０６〜１０９の１つに信号パルスを生ずる。オアゲ
ート８４は回路用の閉鎖手段で、ゲート８５の下側リー
ド線上の雑音電圧が波形Ｔの電圧を歪ませないようにす
る。

一度ゲート８５の出力線の電圧が例えば時刻Ｔａにおい
て降下すると、ゲート８４の上及び下側入力カード線の
低電圧値はゲート８４の出力リード線の電圧を低い値に
保持する。ゲート８５の下側入力リード線の変化電圧は
波形Ｔのこの電圧を変化せしめることができない。波形
Ｔの電圧は時刻Ｔｂに示す如く波形Ｓの電圧を変えるこ
とによつてのみ増大できる。第２図の主一従フリツプフ
ロツプはＪ入力リード線、Ｋ入力リード線、Ｃ又はタロ
ツク入力リード線、Ｑ及びＯ出力リード線を有する。こ
の主一従フリツプフロツプまたはＳＤ及びＲＤ入力リー
ド線を有しうる。この型式の装置においてＪりード線に
印加された２進ゞ１″及びＣリード１線に印加された正
電圧はこのフリツプフロツプをセツト状態となして出力
リード線上の電圧を変化せしめることなく２進Ｓ１″を
記憶する。Ｃリード線上の電圧が減少すると、２進ゞ１
″はＱ出力線に２進″０ＩはＱ出力線に移送される。逆
に２進ＳビがＫ入力線に印加され、正電圧がＣ入力線に
印力ｕされると、これによりフリツプフロツプはリセツ
ト状態にせしめられて出力線上の電圧を変化させること
なく２進ゞ０″を記１意する。Ｃ入力線の電圧が減少す
ると、２進Ｓ１″がＱ出力線に、２進′０〃がＱ出力線
に与えられる。フリツプフロツプのＳＤ線に印加される
負電圧はＪ及びＫ入力線に印加される電圧に関係なくフ
リツプフロツプをセツトする。ＲＤ入力線に印加された
負電圧はＪ及びＫ入力線に印加された如何なる電圧にも
関係なく主一従フリツプフロツプをりセツトする。第２
図に示す如く主一従フリツプフロツプは数個の電源から
共通に利用可能である。使用可能なフリツプフロ゜ソプ
の１つにはフエアチヤイルド社製の７４７３でカルフォ
ルニア、マウンテイン、ビユ一のフエアチヤイルド、セ
ミコンダクタ、カンパニーによつて発行された「フエア
チヤイルド半導体」に記載されている。第４図につき動
作を説明すると、時刻ｔ１に先立ちフリツプフロツプ９
６の出力電圧Ｂおよびフリツプフロツプ９７の出力電圧
Ｃはそれぞれ正である。

従つて第２図に示されるような主一従フリツプフロツプ
における入出力間の接続関係から、フリツプフロツプ９
６のＪ入力およびフリツプフロツプ９７のＫ入力はそれ
ぞれ正である。また、それぞれの相補出力ＢおよびＣは
共に負であるから、フリツプフロツプ９６のＫ入力およ
びフリツプフロツプ９７のＪ人力はそれぞれ負である。
すなわち、第４図の時刻Ｔ，に先立つて、フリツプフロ
ツプ９６の入力は力セツト入力状態（Ｊ＝′１″、Ｋ＝
′０２）で出力は負の出力状態（Ｑ＝ゞ０″Ｏ＝ゞ１″
）であり、他方フリツプフロツプ９７の入力はりセツト
入力状態（Ｊ＝ゞ０″、Ｋ♂１りで出力は負の出力状態
（Ｑ＝″０″、０−″１″）である。当業者には周知の
ようにこの種フリツプフロツプはクロツクパルスを受け
たとき出力状態転移が有効化されるから、時刻Ｔ，でＣ
入力線上のクロツクパルスはフリツプフロツプ９６の出
力をセツト状態Ｃ１″、′Ｏ″）に転移させる（第４図
の信号波形Ｂ，Ｂ）。

一方、フリツプフロツプ９７は時刻ｔ１で入力および出
力のいずれもりセツト状態ＣＯ″、ゞ１″）にあるため
Ｃ入力線上にクロツクパルスを受け取つても転換するこ
となく先の状態（りセツト状態）を維持する（第４図の
信号波形Ｃ，′Ｃ）。フリツプフロツプ９６の出力がセ
ツト状態ＣｌＩ．′０Ｉ）になると、Ｂ線上の正方向電
圧により出力線１０６に正パルスが生ずる。

この正パルスはシリコン制御整流器３８（第１図）のゲ
ートに供給されて整流器３８を導通させる。またフリツ
プフロツプ９６の出力がセツト状態５Ｃ１２、′０″）
になるとフリツプフロツプ９７の入力はセツト入力状態
（Ｊ＝′ＪＩＫ＝′０Ｉ）になる。従つて、時刻Ｔ４で
次のクロツクパルスがフリツプフロツプ９７のセツト状
態を可能化さ。せる。つまりフリツプフロツプ９７の出
力はセツト状態Ｃ１″ゞ０″）に転移する（第４図のｌ
信号波形Ｃ，′Ｃ）。一方、時刻Ｔ４でフリツプフロツ
プ９６の出力は変化しない（第４図の信号波形Ｂ，Ｂ）
。なぜなら、このときフリツプフロツプ９６の入出力は
どちらもセツト状態（ゞ１１Ｓ０ｆ）にあるからであり
、クロツクパルスを受け取つても転移せず先の状態（セ
ツト状態）を維持する。フリツプフロツプ９７の出力が
セツト状態ゞ１１′０″）に転移すると、Ｃ線上の正方
向電圧により出力線１０８に正パルスが生じ、この正パ
ルスはシリコン制御整流器４０（第１図）のゲートに供
給されて整流器４０を導通させる。時刻Ｔｂにおいてイ
ンバータ８８からの正パルス及び主一従フリツプフロツ
プ９７のＣ線からの正電圧により主一従フリツプフロツ
プ９６はりセツトされる。

フリツプフロツプ９６がりセツトされると、フリツプフ
ロツプ９６の０出力線からの正電圧はコンデンサ１０１
を介して結合され出力線１０７上に正パルスを与える。
第２図のワンシヨツト回路９２はカウンタ及びトリカー
発振器１４の入力線上のタイミングパルス間に最小時間
間隔を与え同時に第１図の２つのシリコン制御整流器が
導通することを阻止する。もし２つのシリコン制御整流
器が同時に導通すると、スイツチングレギユレータのシ
リコン制御整流器は損傷する。ワンシヨツト回路９２は
２つよりもむしろ１つの安定状態において動作する点を
除いてフリツプフロツプと類似した回路である。その回
路はトリガ信号の印加により通常動作しているりセツト
状態からセツト状態に転換する。そのセツト状態に於て
、ワンシヨツト回路は２進″Ｋ１″（１一状態）を、り
セツト状態に於て２進ゞ０″（０一状態）をあられす。
第２図に示すワンシヨツト回路の左側に入るリード線は
セツト入力信号を与える。セツト入力信号が正になると
、ワンシヨツト回路は１一状態に転換しその時間定格に
応じて所定期間このセツト状態に溜まる。この所定時間
の終りにワンシヨツト回路は自動的に安定状態即ちりセ
ツト状態に戻る。ワンシヨツト回路がセツト状態に溜ま
る時間はその電子的構成部品の選択によつて制御できる
。その回路が閉じるとワンシヨツト回路９２の持続によ
りコンデンサ４４〜４７はシリコン制御整流器３８〜４
１の１つを介して放電するので、その整流器は他の整流
器が導通する前に非導通になる。

ワンシヨツト回路９２の入力に印加される正パルスによ
りワンシヨツト回路９２の出力線上に正電圧が生じ、オ
アゲート８６はオアゲート８５の入力線に正電圧を結合
する。オアゲート８５の下側入力線上のこの正電圧によ
りオアゲート８５は正電圧を有するようになるのでコン
デンサ７４は放電せずレート発振器１５によつて発生さ
れる正タイミングパルスを与えない。主一従フリツプフ
ロツプ９６及び９７と変圧器２４の２次巻線からの信号
はまたレート発振器のタイミングパルス間の最小持続期
間を設けるようにするために使用される。

例えば時刻Ｔ４においてパルスが発生するためには、電
圧Ｂが正にならなければならない）即ちフリツプフロツ
プ９６がセツトされねばならない）又はフリツプフロツ
プ９７からの電圧Ｃが正にならなければならない（即ち
フリツプフロツプ９７がセツトされねばならない）、あ
るいは変圧器２４の２次巻線３３からの電圧が低値なら
ねばならない。）。百及びＣ電圧が正で変圧器２４の２
次巻線からの電圧が正であると、アンドゲート９４の３
つの入力線への電圧は正で、オアゲート８６の下側入力
線に正電圧を与える。オアゲート８６のリード線上の正
電圧によりゲート８６はオアゲート８５の下側りード線
に正電圧を与えて、ゲート８５の出力に正電圧を与えタ
イミングパルスの発生を阻止する。コンデンサ７４は約
＋１２Ｖまで充電し、第５ｂ図の波形Ｒに示す如く、こ
の値に止まる。ある回路では変圧器の２次巻線からの信
号のみがゲート８６の下側入力線に直接接続されること
が望ましいかもしれない。

ゲート９４は第２図の回路からは省略してもよい。

【図面の簡単な説明】

第１図は２重スイツチングレギユレータ及び本発明を含
む関連制御回路の概略図、第２図は本発明の一実施例の
概略図、第３図は第１図に示す回路の動作説明用磁化曲
線図、第４，５ａ及び５ｂ図は本発明の動作説明波形図
である。 １０：２重スイツチングレギユレータ、１１：制御回路
、１２：監視回路、１４：カウンタ及びトリカー発振器
、１５：レート発振器、１７：誤差増幅器、２０：過電
圧検出器、２２：不足電圧検出器、２４，２５：変圧器
、３８，３９：シリコン制御整流器。

Claims (1)

1. 【特許請求の範囲】 １ 複数のシリコン制御整流器と、各々が１次巻線およ
   び２次巻線を有する複数の変圧器とが設けられ；前記複
   数の変圧器の前記１次巻線は一対の非制御直流電源端子
   に接続され、前記２次巻線は互いに並列接続されるとと
   もに一対の制御直流電源端子に接続され；各前記シリコ
   ン制御整流器は対応する１つの前記１次巻線に接続され
   てなる多重スイッチングレギュレータのためのシーケン
   ス装置において、各々に第１、第２、第３入力線および
   第１、第２出力線が設けられ、第１フリップフロップの
   第１出力線が第２フリップフロップの第１入力線に接続
   されるとともに第１変圧器の１次巻線に直列接続された
   第１シリコン制御整流器のゲートに第１コンデンサを介
   して接続され、第１フリップフロップの第２出力線が第
   ２フリップフロップの第３入力線に接続されるとともに
   第２変圧器の１次巻線に直列接続された第２シリコン制
   御整流器のゲートに第２コンデンサを介して接続され、
   第２フリップフロップの第１出力線が第１フリップフロ
   ップの第３入力線に接続されるとともに第３変圧器の１
   次巻線に直列接続された第３シリコン制御整流器のゲー
   トに第３コンデンサを介して接続され、第２フリップフ
   ロップの第２出力線が第１フリップフロップの第１入力
   線に接続されるとともに第４変圧器の１次巻線に直列接
   続された第４シリコン制御整流器のゲートに第４コンデ
   ンサを介して接続される第１および第２主−従フリップ
   フロップと、制御線と出力線とが設けられた電流源と、
   基準電位源と、 前記電流源の制御線に接続される信号入力端子と、前記
   電流源の出力線と前記基準電位源との間に接続されるコ
   ンデンサと、入力線と出力線とが設けられ、該入力線が
   前記電流源の出力線に接続されるシユミツトトリガ回路
   と、出力線と第１、第２入力線とが設けられ、該第１入
   力線が前記シユミツトトリガ回路の出力線に接続され、
   該出力線が前記第１、第２主−従フリップフリップのそ
   れぞれの第２入力線に接続されるオアゲートと、前記電
   流源の出力線と前記オアゲートの出力線との間に接続さ
   れるダイオードと、出力線と第１、第２、第３入力線と
   が設けられ、該出力線が前記オアゲートの第２入力線に
   接続され、該第１入力線が前記第１フリップフロップの
   第２出力線に接続され、該第２入力線が前記第２フリッ
   プフロップの第２出力線に接続され、該第３入力線が前
   記第１変圧器の２次巻線に接続されるアンドゲートと、
   を具備することを特徴とするシーケンス装置。 ２ 複数のシリコン制御整流器と、各々が１次巻線およ
   び２次巻線を有する複数の変圧器とが設けられ；前記複
   数の変圧器の前記１次巻線は一対の非制御直流電源端子
   に接続され、前記２次巻線は互いに並列接続されるとと
   もに一対の制御直流電源端子に接続され；各前記シリコ
   ン制御整流器は対応する１つの前記１次巻線に接続され
   てなる多重スイッチングレギュレータのためのシーケン
   ス装置において、各々に第１、第２、第３入力線および
   第１、第２出力線が設けられ、第１フリップフロップの
   第１出力線が第２フリップフロップの第１入力線に接続
   されるとともに第１変圧器の１次巻線に直列接続された
   第１シリコン制御整流器のゲートに第１コンデンサを介
   して接続され、第１フリップフロップの第２出力線が第
   ２フリップフロップの第３入力線に接続されるとともに
   第２変圧器の１次巻線に直列接続された第２シリコン制
   御整流器のゲートに第２コンデンサを介して接続され、
   第２フリップフロップの第１出力線が第１フリップフロ
   ップの第３入力線に接続されるとともに第３変圧器の１
   次巻線に直列接続された第３シリコン制御整流器のゲー
   トに第３コンデンサを介して接続され、第２フリップフ
   ロップの第２出力線が第１フリップフロップの第１入力
   線に接続されるとともに第４変圧器の１次巻線に直列接
   続された第４シリコン制御整流器のゲートに第４コンデ
   ンサを介して接続される第１および第２主−従フリップ
   フロップと、制御線と出力線とが設けられた電流源と、
   基準電位源と、 前記電流源の制御線に接続される信号入力端子と、前記
   電流源の出力線と前記基準電位源との間に接続されるコ
   ンデンサと、入力線と出力線とが設けられ、該入力線が
   前記電流源の出力線に接続されるシユミツトトリガ回路
   と、出力線と第１、第２入力線とが設けられ、該第１入
   力線が前記シユミツトトリガ回路の出力線に接続され、
   該出力線は前記第１、第２主−従フリップフロップのそ
   れぞれの第２入力線に接続される第１オアゲートと、前
   記電流源の出力線と、前記第１オアゲートの出力線との
   間に接続されるダイオードと、出力線と第１、第２入力
   線とが設けられ、該出力線が前記第１オアゲートの第２
   入力線に接続される第２オアゲートと、出力線と入力線
   とが設けられ、該出力線が前記第２オアゲートの第１入
   力線に接続され、該入力線が前記シユミツトトリガ回路
   の出力線に接続されるワンショット回路と、出力線と第
   １、第２、第３入力線とが設けられ、該出力線が前記第
   ２オアゲートの第２入力線に接続され、該第１入力線が
   前記第１フリップフロップの第２出力線に接続され、該
   第２入力線が前記第２フリップフロップの第２出力線に
   接続され、該第３入力線が前記第１変圧器の２次巻線に
   接続されるアンドゲートと、を具備することを特徴とす
   るシーケンス装置。