JPS59110331A - 短絡電流抑制装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は送配電系統において、負荷倶］で短絡等の事
故か発生した際、線路電流および７１尤気俊器に流ｎる
亀流金抑制する短絡電流抑：ＨＩＩ裟品に１矧する。

この棟抑制装買としては従来、第１図に示すような装置
が用いらｎていた。第１図において、１は電源側となる
変圧器で、この変圧器１の出力可力は線路２Ｖｃ介挿嘔
ｎた短絡寛流抑１ｂ１］用の限流リアクトル等からなる
インピーダンス素子３を介して負荷４に供給される。イ
ンピーダンス系子３は平常時これに並列１ど続さｊした
サイリスタレやｒ＃ノｒ　器５で短絡σ扛ている。サイ
リスクじゃｆｕｒ藷５は短絡事故が発生したとき、こｒ
Ｌを開放して短に？Ｊ主電流インピーダンス累子３で抑
制するようＶＣしてぃた。しかし、上記従来装置では次
のようなイ１１！々な欠点がある。

（イ）サイリスクしゃ断器すは平常時１１°］状態であ
り、定格電流かこれには流ｎている。そして、類１６時
Ｔ／ｃは入電Ｄ１ｔをしゃ断するため、電圧か上昇丁心
。

このため、大容量のサイリスタが必要となる。

仲ノ　サイリスクしゃ断器５は単なるスイッチとしてし
か動作しないため、電圧調整は不可能である。

（ハ）前記（イ）の場合において電流の立上ジでしゃＷ
［すると１征圧が急上昇するおそ几かある。

に）電流零の時点でしゃ断するには短絡′屯６１ｃを１
この発明は上記の欠点を除去し、勿路時における電流抑
制用回路装置の容ｂＬ、は小きくてよく、かつ短絡時に
一流をじゃＨｆしないためＶｔ−電圧の急上昇かなく、
しかも応答性を同上させることがでさる短絡電流抑制装
置を捉供すること金目的とする。

以下図面を４照してこの発明の一笑施向ｋｒ況明する前
に、この発明の原理について述べる。この原理について
は、この出龜人の発明者による公開特許（慣開昭５ｔｊ
−４９６２９号）か出０４きｎている。０の公開９ＪＦ
の要約を次に読切する。

第２図は一例を可変インピーダンス装ｂｉ、に使用した
回路図で、第２図において、ｖｏは１：Ｌ圧しス、ｚ（
１は電圧源インピーダンス、ＶＢ　は受電端ηｌ圧、１
、Ｌ　は回路に流入さ扛る交流電流、Ｌはインターフタ
ンス、Ｃはコンデンサで、インダクタンスＬとコンデン
サＣとでフィルタＰＬが＋ｊり成される。１尺、同図に
おいて、５ＩＬ−８ｄはサイリスクブリッジ回１賂ＳＢ
を構成するサイリスタ、ＤＣＬは「Ｊ流すアクトルであ
る。い１、第２図において、交流？′ｌｆ、Ｄｔｉ：　
Ｉ　ａ　　かフィルタＦＬｉ介してサイリスクブリッジ
回路ＳＢに入力されると、交流篭σ）、１ａ　はＬノ二
式のよつに戎わ式ｎゐ。

＋　ａ＝　ｆ　（ｔＪ　−１ｄ−−・＝　（ＩＪ但し、
ｆ　（ｔｌはｊＪｊみｆｓ−１２ｉ１　％　　ｉｄはｍ
　１Ｊｉｕ　’ｉｉ、５　ｖｉＨ−である。

また、ｉｄは時刻ｎ・△Ｔで第３図の矢印の回さに、時
刻（ｎ十λ）ΔＴで反対の回きへ転流式ぜるものと１−
る。ｎ・ΔＴから（ｎ＋１）△Ｔ１での間の交ｖ１シ側
蚤ｖ；Ｌの平均値は次式となる。

１ａ（ｎ・ΔＴ）＝（２λ−１）　Ｉ　ｄ　　−＝・＋
２）ｔ　＝　ｎ・ΔＴと表わせるから結局ｉＪ）　、　
＋２１式からｆ（ｎ・ΔＴ）Ｉｄ＝（２λ（ｎ−ΔＴ）
−１１１ｄとなり、この式を変形して ｆ（ｎ・ΔＴ）＝２λ（ｎ−ΔＴ　）−１−＝−＝−＋
３１の関係かあることになる。

（１）式に戻って、無限回スイッチングを考える。

（ΔＴ−０）とｉ　ａ（ｔＪ＝　ｆ　（ｔｌＩ　ｄ　ｆ
ラグラス変換すると次式となる。

Ｉ　ａ（Ｓ）　＝　Ｆ（８）Ｉ　ｄ　　　　　　　　　
　・−・・＋４１１　ａ＜Ｓ）　、　Ｆ（Ｓ）等大文字
は周波以領域でのＩＥ流及び重み関数を表わしている。

ここで、　＋ｙｔ〕単のため；、ｌＸ２図の回路を、第
４図に示すアドミッタンスＹだけの等価回路［ｊるため
のタイミングλｆｔｌを得ることを次ＶＣ説明する。

設定し次アドミッタンス全Ｙ　ａ　（Ｓ）と′ＴろとＩ
　ａ（Ｓ）　＝　Ｙ　ａｆｓＩ　・Ｖ　ａ（Ｓ）　　　
　　””””’（５）とおけるから、この（５）式ヲ（
４）式に代入して、スイッチング周波数ｋ　Ｆ　（ＳＪ
　＝ｒ　、　Ｙ　ａ　（ｓＪ　”　Ｖ　ａ（ｓＩ　　Ｖ
ｃ”　ヘＦ（Ｓ）Ｉｄ ば、Ｙａ（ＳＪ＝□となり所足のＹ　ａ　（ｓ）　７：
）ｓ″Ａ現ちＶａ（ＳＪ れる。Ｖ　ｏ　（ｔｌは時間関数で与え・られるがらＹ
　ａ　（ｓ７／Ｉｄの演ｎ要素を用いてｆ甲を後述のよ
うにして算出することができる。（ｆ　（ｔＪはＦ　（
ＳＪの時間ｔＦＪ域の表現）即ち制御回路は上述の演算
全灯ないｆ（ｔＪを決めて、前記（３）式からλ（ｔＪ
を算出して、このλ（１）でサイリスタブリッジ回路Ｓ
Ｈのサイリスタ５ａ−８ｄをスイッチングすれば第４図
の等何回Ｆ「ｔが得られる。

１ｆｃ％アドミッタンスｙｇと直列に電圧源Ｖｇかあり
、それに電流の１ｇが並列にＪＺ続で八た第５図の等何
回路を得るためのスイッチング周波数は、 Ｉ　ａ（ＳＪ＝Ｙ　ａ（Ｓｔ（Ｖ　ａ（Ｓｌ＋Ｖ　ｇ（
Ｓ））　十Ｉ　ｇ（ＳＪ　　とおけるので、（４）式か
ら次式が得らｎる。（但し、Ｖｇｆｓ）＋　　Ｉ　ｇＩ
８）は電圧源、電流源の周波数領域での表現である。）
この（６）式の右辺はすべてその値が既知であり、ラプ
ラス変換をして、スイッチング２１＾」波数ｆ　（ｔ）
を求めることができる。なお、Ｖａ（Ｓｌは時間［，４
１依ｖａ（１）で与えらｎｓ　’に導関数Ｙａ（Ｓｌは
演３’ｌ：　」ｆｆ　ｌｌ’ＦＡ　器等で構成される。

上記のようにして形成でれる７直立回路の入力にＶ　ａ
　（ｔｌｔ入ｎると出力はＹ　ａ　（Ｓｌ・Ｖａ（Ｓ）
の時間１ぬ数表示か現わｎにとＶＣなる。従って、Ｖ　
ｇ（Ｓ）　、　Ｉ　ｇ（ＳＪ等も時間関数で与え、Ｖａ
（ｔｌ＋Ｖｇ　（ｔＪをＹ　ａ　（ＳＪの演算回路の入
力に供給し、その出力にｉｇ（ｔ）を加えて、Ｉｄで割
ればｆ　（ｔ）が得られる。この算出方法は連続系とし
てだけではなく、サンプル１直系としてパルス伝達関数
で扱うことも■」Ｈヒである。そこで第２図に示すサイ
リスタＳａイツチングＴｎは第５図に示す等何回路を得
ることかできる。結局、電力の質の改善に必要な等何回
路をスイッチング周波数７に適当ＶＣ選択することによ
り１作出することかできる。このため％　’＋ｉ４：圧
や無効軍刀の変化全検出してそｎに対応したスイッチン
グ周波数を連続的に選ぶことにより、重圧変動や無効７
ｔＬ力を補１にする等何回路を作り出し、ｔｌＬ）Ｅ変
動や無効電力の補ｑ（七する機能を果すことかできる１
例えは、可変キャパシタンス又に可変インダクタンスに
して、無効電力を調整し、力率を改善丁にとかできる。

なお、前記ｉｊＪ　変キャパシタンス又は可変インダク
タンスは電、θ１］ば並列に接続することかでさるため
、このことと併せて無効電力の調整もすることかでさる
。

ここで、上記の原理を用いｔこの発明の′Ｐ施５１Ｊを
第６図により述べる。

記６図はこの発明の概略ｉ％７成図で、ＴＦは変圧３、
、ＬＮは送電五−ρ路である。崗路ＬＮには計重Ｉを後
述する電流抑制用回路装置バＣ８Ｄが設けらｎ６ととも
に、この回路ＨＩＷ　ＣＳ　Ｄ　ＶＣは並列ＶＣはりア
クドルＬが接続されろ。ＬＤは負荷である。前Ｈｅ’Ｋ
　ａ抑ｊ５１１　用回路装［Ｃ８Ｄは通常時、Ｐ　’ｗ
Ｖ　Ｍ　ｉ！ｉｌｌ　ｊｉりすることによってインダク
タンスを零にしておく。

すなわち、第６図のＡ、Ｂ端子間は市気的に短絡状態と
なるようにしておく。セして、負荷ＬＤに短絡事故か生
じたときＶＣは前記回路装ｊ＋’＝ｌ’　ＣＳ　Ｄかイ
ンダクタンスの作用金星するようにＰ　Ｗ　Ｍ　’＋ｉ
ｉ制御芒せ制御路１１１：υＩＬヲインダクタンスｔＣ
よって抑１１．すさせる。このとさ、リアクトルＬ　Ｖ
Ｃも直流か分１ｉｉｊ　シてυ１ｆｉｎる。こｎＶｃよ
って電流抑１ｔｔｌｌ用回路装茫１ｃｓＤの容重を小さ
くでさる。

ｆｉｔ記電流抑制回路装置Ｎ、ｃｓＤはサイリスクから
形成きれるインバータ回路ＩＶと、直流リアクトルＤＣ
Ｌ％変圧器Ｔおよびインバータ回路Ｉ　ＶをＰＷＭ制俳
するための詳細全後述する’１ｌｌｌ　ＩＪ１ｊ回路Ｃ
Ｎから構成ざ扛でいる。第６図中、ＶＤはＰ１！路ＬＮ
の電圧を検出する変圧器等からなる反流１圧検出体、Ｄ
ＣＴはＩＧ流電流検出体である。これら両検出体ＶＤ　
、ＤＣＴは詳ａを第７図に示′Ｔ割御回路ＣＮＫ入力さ
れる。

第７図は制御回路ＣＮの１０ツク図で、交流電路ＣＭ、
に入力σれる。この回路ＣＭ、にはｌに圧源として設足
されたＶｇが供給でれ、この回路ＣＭ、で両者は加′ｎ
、きれる。加ｎ用刀（ば周波数領域演算回路ＦＯＰＫ人
力さｎる。この演算回路ＦＯＰには直流電流検出体ＤＣ
Ｔの出力Ｉｄか入力さｎ′″Ｃ演算さ扛る。演算回路Ｆ
ＯＰは前述したようにＹ　ａ（ＳＪ／　Ｉ　ｄ　−（Ｖ
ａ（Ｓ）＋Ｖｇ（Ｓ））　ｋ　＄％し、かつ結果全時間
領域に変換する。なお、Ｙａ（Ｓｔは任ｎに設足さ扛た
アドミッタンス、Ｖａ（８１はダ流入力宙圧である。

ここで、上記の結果に電流源の設定ｆｔｒｆ、　Ｉ　ｇ
　（ｔＪを前記Ｉｄで除算し第２突き合せ回路ＣＭ、で
加算さ′ｎた出力か重み関数ｆ　（ｔ）となる。この関
数ｆ　（ｔＪが時間領域演算回路ＴＯＰＫ入力さｎて１
　＋ｆ　（ｔＪ／２の演算が行なわれ、出力にスイッチ
ング間１ａ＜出力λｔｔ＋がｆｌらｎる。この出力λｔ
ｔ＋は比戦器ＣＰＭに入力さｎ１鋸歯状波発生器ＴＯ３
の出力と比１（佼され、その比較結果が第１点弧回路Ｇ
ＴＩ金介してｉｔ、Ｉ　記丈イリスクブリッジ回路ＳＢ
のサイリスタのケートに供給さｆ′したサイリスタはｐ
　Ｗ　Ｍ　１ｆｉｌｌ　ｆｄｌｌさ扛る。Ｏ８Ｃは発振
器で、この発振器ＯＳＣの出力は鋸歯状波発生器ＴＯ８
に供給さＣ６とともに、Ｊ５２点弧回路ＧＴ、　”ｉ介
して前記インバータ回ｈ’：ｓ　Ｉ　Ｖのサイリスタの
ゲートに供給さｔＬ”ｊイリスタｉｄ　ＰＷＭｆＩ＋制
御さｔＬる。

上記のようにしてインバータ回路ＩＶのサイリスクをＰ
　Ｗ　Ｍ　？１ｉ１１稙１−ｊるだけで電流抑制用回路
装置１゛（Ｃ８Ｄを等１曲インダクタンスにで＠ゐ。

次に上記実／１ＩＩＩ例を用い比ときの有用性について
述べるに、リアクトルＬが第ｔ３図のようしτ→χ絖芒
扛ていないｊ筋合で、電流抑制用回路装置Ｃ８Ｄのみの
ときの容Ｗ　ｋ求めると次のようになり。ここで変圧器
ＴＦのインダクタンスが１５％であったとする。短絡事
故発生のとさ、抑刷作用か軸かないと、１Ｊｉｌ路ＬＮ
Ｋは、６．６７バーユニツト（ｐｕ）の短絡電流が流ｎ
る。そこで、遜Ｗｒ器の鵠１ｊノｒ能力を考慮して短絡
電流を３．３ｔｉｐｕ　に抑ｆｌｉｌｌさせる。

このようにしたとき、Ａ、Ｂ端子ｒＦｉＪ　（７Ｊ　％
圧は０．５ｐｕ　になり、電流１ｄａ３３ｐｕ　か全’
ｆ＋Ｖｒ　”＝ａ、’　ｆＡＬｌ’ｌｌ　Ｈｒｌｌ用回
路装置Ｃ８Ｄを通って流ｎるから短絡時に必要な装置容
量は０．５Ｘ３８８＝１．６７ｐｕとなる１、しかし、
第６図に示すようにリアクトルＬ全Ａ。

Ｂ端子間に仮続すると、短絡時にはＡ、Ｂ龜子１−ｊに
電圧が生じるから短絡電流は回路装ｆｉ％　ＣＳ　Ｄと
リアクトルＬとに分流σれて流ｎるようになる。

このため、回路装置Ｃ８Ｄの容量は０．５ｐｕＸ１ｐｕ
＝　０．５　ｐ　ｕとなり、前述したよ５にリアクトル
ＬイＣ接続しない場合に比較して容ｆ’ｄ：が小さくな
る。この結果回路装置＋ｊの芥１】ｒ金小さくでさるオ
）」点があな。

なお、前記回路ｉ＜（行ＣＳ　Ｄ　ＶＣオイ”’Ｃ１］
）１１常時（１定格屯ｂＩＣか流７’しているので、短
絡時の回？ｔ＋４　Ｑ、’、各ｉｒ５　Ｃ８Ｄ電流は定
格電流以下に抑え几は良い。

第８図および第９図は第６図とは異なゐ′１６．流抑ｆ
ｔ１ｌｌ用回路装置Ｃ８Ｄを示す実施例の概略構成し句
で、第６図と同一部分Ｉ″ｉｌ＃Ｊ−ｉｌ＃Ｊ−符号。

第８図および＠９図において、ＲＦはコンバータ回ｊ！
ｉ５、ＴＦ、は変圧器、Ｃはコンデンサである。

以上述べたように、この発明によｔば、送電１７３Ｈｊ
路にリアクトルを直列に介挿するとともに、このたので
、短絡時にはりアクドルと回路上１ｒ（とに短絡電流を
分流させて流丁ためにその回路装置６の容ら１．を小さ
くでさ、かつ短絡時１０７−じゃ１す「を行わないため
に′■圧の急上昇も生じない効果力・ある。

【図面の簡単な説明】

第１図は従来ｖ／１ｉを示す概略＋、１６成し」、；ｔ
ｓ；ｚ図はこの発明の原理全貌り」するための回路図、
第３図はスイッチング時間関係金示′Ｔ図％　ｅｊ’；
　４図および第５図は等何回路図、第６図はこの発明の
一実施例を示す概略構成図、第７図は制御回路の詳細を
示すブロック図、第８図および第９図は第６図と異なる
電流抑制用回路装置を示す板略４Ｆ￥成図である。 Ｌ・・・リアクトル、Ｃ８Ｄ・・・電流抑１１・ｌｊ用
回路装ｒ１、ＣＮ・・・制御回路。 −１４８− 第８図 第９図 Ｌ−−−−Ｊ

Claims (2)

【特許請求の範囲】
1. （１）　　送電線路にリアクトル全直列に介挿するとと
   もに、このリアクトルＫｌｉ流抑ｉ１？ｌＪ用回旦、Ｓ
   装置＋：１：金後絖し、通常時ＶＣは前記電υＩＬ抑１
   ｂ１］用回路装置１′（金７＋ｉ気的に短絡状態に動作
   させ、負荷短絡時には創ｄいに流抑制用回路装置に電圧
   又はインピーダンス金持たせて短７畠時の屯ｔＩＬ全抑
   制させるとともに短絡１．電流の一部をリアクトルに分
   流式せるようにしたことを特徴と′ｒる短絡℃流抑制装
   置。
2. （２）前記電流抑制用回路装置はインバータ回路と、こ
   の回路と送電線路とを接続する変圧器と、前記インバー
   タ回路に流扛る直流電流と送電ｆ：Ｊ路の交流電圧とか
   供給され、前記インバータ回路全ＰＶＩ／Ｍ制御する信
   号を送出する制御回路とｋ　’１．！ｉｉｆえたことを
   特徴とする特許請求の範囲第１項に８己載の短絡電流抑
   制装置。