JPS5895412A - Integrated circuit device - Google Patents
Integrated circuit deviceInfo
- Publication number
- JPS5895412A JPS5895412A JP56194151A JP19415181A JPS5895412A JP S5895412 A JPS5895412 A JP S5895412A JP 56194151 A JP56194151 A JP 56194151A JP 19415181 A JP19415181 A JP 19415181A JP S5895412 A JPS5895412 A JP S5895412A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- negative feedback
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、電力壇幅器を集積化した果槓回路装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power converter circuit device in which a power converter is integrated.
集積回路化された篭力壇幅器には、大別すると増幅器を
１つ有する１チヤンネルのものと独立した増幅器を２つ
有する２チヤンネルのものがあるが、本発明は後者に関
するものである。Integrated circuit power converters can be roughly divided into one-channel type having one amplifier and two-channel type having two independent amplifiers, and the present invention relates to the latter.
２チヤンネルの集積回路の使用方法としては、プーアル
アンプとＢＴＬアンプの２通りがあり、２つの負帰還冷
−器２００，３００をもつ集槓回路１００を用いたそれ
ぞれの回路例を第１図及び第２図に示す。第１図の実施
例では二つの入力信号源ｖｓ、 ｅ ｖＳｔに対してそ
れぞれ帰還抵抗１（、、、九をもつ二つの負帰還電力増
幅回路２００，３００が独立に増−機能を持ち各負荷ル
Ｌｌｅ凡り、にコンテンツＣ３，Ｃ４を介して出力を与
えるものである。尚、抵。There are two ways to use a two-channel integrated circuit: a Puer amplifier and a BTL amplifier. Examples of each circuit using an integrated circuit 100 having two negative feedback coolers 200 and 300 are shown in FIGS. Shown in Figure 2. In the embodiment shown in FIG. 1, two negative feedback power amplifier circuits 200 and 300 each having a feedback resistance of 1 (..., 9) for two input signal sources vs, e vSt have an independent amplification function and each load This is to give an output to each element via contents C3 and C4.
抗Ｒ，，Ｒ，、コンデンサＣ１，Ｃ，は負帰還用のもの
である。一方、高出力電力を得たい時は、第２図の回路
例の様に負帰還増幅回路２００に入力信号Ｖｓ、を与え
、その出力を負荷ＲＩＬ、の一方の端子に与えるととも
に、抵抗鳥を介して負帰還増幅回路３００の反転入力端
子に入力し、この負帰還増幅回路３００の出力゛を負荷
）Ｌｘ、ｓの他方の端子に与えるようにＢＴＬ接続とし
て使用する。この時負帰還増幅回路３００の非反転入力
端はコンデンサＣ１で接地しておく。The resistors R,,R, and capacitors C1 and C are for negative feedback. On the other hand, when it is desired to obtain high output power, the input signal Vs is applied to the negative feedback amplifier circuit 200 as shown in the circuit example of FIG. It is used as a BTL connection so that the output of the negative feedback amplifier circuit 300 is applied to the other terminal of the load (Lx, s). At this time, the non-inverting input terminal of the negative feedback amplifier circuit 300 is grounded through the capacitor C1.
しかしこの２通りの使用方法を１個の集積回路に薫用さ
せる拳は従来の集積回路では大変難かしく、また切換え
に多数の外付は部品を必要とした。However, it is very difficult to use a single integrated circuit for these two methods of use with conventional integrated circuits, and a large number of external parts are required for switching.
本発明の目的は、これらデュアルアンプとＢＴＬアンプ
の２通シの機能を兼用する事ができ、しかも切換え回路
を自振する◆によシこれらの機能切換えが容易な集積回
路化されたｔ力増物器を提供するにある。The object of the present invention is to provide an integrated circuit integrated circuit that can serve both of the functions of the dual amplifier and the BTL amplifier, and also allows the switching circuit to self-oscillate. It is in providing an extender.
以下に図面を参照して本発明をより畦細に欣明する。The present invention will be explained in more detail below with reference to the drawings.
第３図は本発明の具体的一実施例である。一点鎖線１０
０が集積回路である。集積回路１０−６は負帰還電力増
幅回路２００及び３００、切換え回路４００％スイッチ
回路ｓｗ、、ｓｗ！、ｓｗ、 で−ｍａされている。さ
らに集積回路１００は信号入力端子ａ及び０％帰還端子
す及びｄ１出力端子ｆ及びｇ１ＢＴＬ用帰還端子ｉ１切
換え回路制御端子Ｊ１電源供給端子ｈ１接地端子Ｃを有
している。また外付けのスイッチ８Ｗａ、ＳＷｂ、ＳＷ
ｃは連動である。FIG. 3 shows a specific embodiment of the present invention. dashed line 10
0 is an integrated circuit. The integrated circuit 10-6 includes negative feedback power amplifier circuits 200 and 300, switching circuits 400% switch circuits sw, sw! , sw, is -ma'd. Furthermore, the integrated circuit 100 has a signal input terminal a, a 0% feedback terminal, a d1 output terminal f, and a feedback terminal for BTL, i1, a switching circuit control terminal, J1, a power supply terminal, h1, and a ground terminal, C. In addition, external switches 8Wa, SWb, SW
c is interlocking.
いま、スイッチＳＷａが第３図の位置にあるとすれば、
切換え回路制御端子ｊが開放状態でスイッチ回路ＳＷ、
が導通状態、スイッチ回路ＳＷ、及びＳＷ、が開放状態
となり、信号入力端子ａ及びＣはそれぞれ負帰還増幅器
１ＩｖＩ［ｇ回路２００及び３００の非反転入力端子に
接続される。さらに、出力端子ｇ及びｆ［、それぞれス
イッチＳＷｂ及び８Ｗｃを介して結合コンデンサＣ３及
びＣ４の一端に接続される。If the switch SWa is now in the position shown in Figure 3,
When the switching circuit control terminal j is open, the switching circuit SW,
is in a conductive state, switch circuits SW and SW are in an open state, and signal input terminals a and C are connected to non-inverting input terminals of negative feedback amplifiers 1IvI[g circuits 200 and 300, respectively. Furthermore, output terminals g and f[ are connected to one ends of coupling capacitors C3 and C4 via switches SWb and 8Wc, respectively.
この時信号源Ｖｓ、により信号入力端子ａに加えられた
信号は、負帰還電力増幅回路２００によって増幅されて
出力端子ｇよ多出力され、スイッチｓｗｂ。At this time, the signal applied to the signal input terminal a by the signal source Vs is amplified by the negative feedback power amplification circuit 200 and outputted to the output terminal g, and then to the switch swb.
結合コンデンサＣ３を介して負荷抵抗ＲＬ、に出力され
る。同様にして、信号源Ｖｓ、によ）信号入力端子Ｃに
加えられた信号は、負帰還電力増幅回路３００により増
幅されて負荷抵抗ＲＬ、に出力される。この様にして集
積回路１００はデュアルアンプとして機能する。It is output to the load resistor RL via the coupling capacitor C3. Similarly, a signal applied to the signal input terminal C by the signal source Vs is amplified by the negative feedback power amplifier circuit 300 and output to the load resistor RL. In this manner, integrated circuit 100 functions as a dual amplifier.
一方、スイッチＳＷａによシ切換え回路制御端子ｊが接
地される場合には、スイッチ回路ＳＷ、及びＳＷ、が導
通状態、スイッチ回路ＳＷ、が開放状態となる。この時
信号入力端子ａは直接に、また信号入力端子Ｃはスイッ
チ回路Ｓ鳥を介して共に負帰還電力増幅器２００の非反
転入力端子に接続され、負帰還電力増幅器３００の非反
転入力端子はスイッチ回路ＳＷ、によ＃）信号入力端子
Ｃと分離される。On the other hand, when the switching circuit control terminal j is grounded by the switch SWa, the switch circuits SW and SW are in a conductive state and the switch circuit SW is in an open state. At this time, the signal input terminal a is connected directly, and the signal input terminal C is connected to the non-inverting input terminal of the negative feedback power amplifier 200 via the switch circuit S, and the non-inverting input terminal of the negative feedback power amplifier 300 is connected to the switch. The circuit SW is separated from the signal input terminal C.
このとき負帰還増幅器３００の非反転入力端子が内部で
バイアスされていない場曾は、スイッチ回路ＳＷ、によ
シ非反転入力端子を基準電位に接地する。さらに、負帰
還−力増幅回路２００の出力端子ｇは、抵抗Ｒ３及びス
イッチ回路ＳＷ３を介してＢＴＬ用帰還端子ｉに接続さ
れる。また、出力端子ｇ及びｆはスイッチ回路す及び８
Ｗｃを介して負荷抵抗ＲＬ、と接続され、結合コンデン
サＣ１及びＣ４とは分離される。この時信号源Ｖｓ１に
よシ伯号入力端子ａに加えられた信号と、信号源Ｖｓ、
により信号入力端子Ｃに加えられた信号は、スイッチ回
路ｓｗ、ｔ−介して混合され共に負帰還電力増幅回路２
００の非反転入力端子に伝達される。そして負帰還電力
増幅回路２００により増幅された信号は出力端子ｇより
負荷抵抗ＲＬ、に出力される。同時に、出力端子ｇに出
力された信号は抵抗も及びスイッチ（ロ）路ＳＷ、を介
してＢＴＬ＃３帰還端子ｉに伝達され、抵抗Ｒ１とＲ１
とによυ減哀されて帰還コンデンサＣ１を介して帰還端
子ｄに伝達される。そして負帰還電力増幅回路３０００
反転入力端子に加えられた信号は、反転出力として出力
端子ｆよシ負荷抵抗ＲＬ、に出力される。この様にして
集積回路１００はＢＴＬアンプとして機能する。At this time, if the non-inverting input terminal of the negative feedback amplifier 300 is not internally biased, the switch circuit SW grounds the non-inverting input terminal to the reference potential. Furthermore, the output terminal g of the negative feedback force amplification circuit 200 is connected to the BTL feedback terminal i via a resistor R3 and a switch circuit SW3. In addition, output terminals g and f are connected to switch circuits and 8.
It is connected to the load resistor RL via Wc, and is separated from the coupling capacitors C1 and C4. At this time, the signal applied to the signal input terminal a by the signal source Vs1 and the signal source Vs,
The signals applied to the signal input terminal C by
00 non-inverting input terminal. The signal amplified by the negative feedback power amplification circuit 200 is output from the output terminal g to the load resistor RL. At the same time, the signal output to the output terminal g is transmitted to the BTL #3 feedback terminal i via the resistor and the switch (b) path SW, and is transmitted to the BTL#3 feedback terminal i through the resistors R1 and R1.
The signal is transmitted to the feedback terminal d via the feedback capacitor C1. And negative feedback power amplifier circuit 3000
A signal applied to the inverting input terminal is output as an inverting output to the output terminal f and the load resistor RL. In this manner, integrated circuit 100 functions as a BTL amplifier.
尚、不実施例においては抵抗Ｒ，、１−Ｌ４及び馬が集
積回路ｌＯＯの内部に含まれている＃ｉＪ会を示したが
、内部に含まれない場合でも同様である。In the non-embodiment, the #iJ group is shown in which the resistors R, , 1-L4 and the resistors are included inside the integrated circuit lOO, but the same applies even if they are not included therein.
以上述べた様に本発明によれば、デュアルアンプとして
のまたＢＴＬアンプとしての機能を兼用する事ができ、
しかも機能の切換えが容易な、集積回路化された電力増
幅器を実現する事ができる。As described above, according to the present invention, it is possible to function as both a dual amplifier and a BTL amplifier.
Moreover, it is possible to realize an integrated circuit power amplifier whose functions can be easily switched.
第１図は従来のデュアルアンプの一例を示す回路プロ、
り図である。
第２図は従来のＢＴＬアンプの一例を示す回路プロ、り
図である。
第３図は本発明の一実施例を示す回路ブロック図でおる
。
１００・・・・・・集積回路、２００，３００・・・・
・・負帰還電力ｔＪ＃１幅回路、４００・・・・・・切
換え回路、８Ｗ、〜ＳＷ。
・・・・・・クイ２才回路、Ｖｓ、〜Ｖｓ、・・・・・
・信号源、Ｒ８−Ｒ１・・・・・抵抗、ＫＬ１〜ＫＬ、
・・・・・・負荷抵抗、Ｃ１〜Ｃ。
・・・・・・コンテンプ、５ＷａＡ−８Ｗｃ・・°・°
°スイッナ、 ａ、Ｃ・・・・・・信号入力端子、ｂ、
ｄ・・・・・・帰還端子、ｅ・・・・・・接地端子、ｆ
、ｇ・・・・・・出力端子、ｈ・・・・・・電称供給端
子、ｉ・・・・・・ＢＴＬＪ４１ｆｉ達端子、ｊ・・・
・・・切換え端子。Figure 1 shows an example of a conventional dual amplifier circuit.
This is a diagram. FIG. 2 is a circuit diagram showing an example of a conventional BTL amplifier. FIG. 3 is a circuit block diagram showing one embodiment of the present invention. 100... integrated circuit, 200, 300...
...Negative feedback power tJ#1 width circuit, 400...Switching circuit, 8W, ~SW. ...Qui 2-year-old circuit, Vs, ~Vs, ...
・Signal source, R8-R1...Resistance, KL1-KL,
...Load resistance, C1 to C. ...Contemp, 5WaA-8Wc...°・°
°Switcher, a, C...Signal input terminal, b,
d...Feedback terminal, e...Grounding terminal, f
, g...Output terminal, h...Electronic supply terminal, i...BTLJ41fi terminal, j...
...Switching terminal.
Claims (1)
・帰還電力増幅回路と、前記第１の負帰還電力増幅回路
と同一構成の第２の負帰還電力増幅回路と、前記第１の
負帰還電力増幅回路の非反転入力端子に接続される纂１
の信号入力端子と、前記第２の負帰還電力増幅回路の非
反転入力端子と第２の信号入力端子との閾に設けられ前
記第２の負帰還電力増幅回路の非反転入力端子を第２の
信号入力端子より分離または接続する第１のスイッチ回
路と、前記第１の負帰還電力増幅回路の非反転入力端子
と前記第２の信号入力端子との闇に設けられ前記第１゛
の負帰還電力増幅回路の非反転入力端子を前記第２の信
号入力端子より分離または接続する第２のスイッチ回路
と、前記ＷＪ１の負帰還電力増幅回路の出力端子と前記
第２の負帰還電力増幅回路の反転入力端子との間に設け
られ前記第１の負帰還電力増１階回路の出力端子を前記
第２の負帰還を力増幅回路の反転入力端子より分喉また
は接続する第３のスイッチ回路と、前記第１のスイッチ
回路の状態と前記第２及び第３のスイッチ回路の状態と
を互いに逆の状態となる様に制御する切換え回路と、前
記切換え回路を駆動する切換え端子とを含むことを特徴
とする来秋回路装置。a first negative feedback power amplifier circuit having non-inverting and inverting input terminals and an output terminal; a second negative feedback power amplifier circuit having the same configuration as the first negative feedback power amplifier circuit; Wire 1 connected to the non-inverting input terminal of the negative feedback power amplifier circuit
and a non-inverting input terminal of the second negative feedback power amplification circuit, and a second signal input terminal of the second negative feedback power amplification circuit. a first switch circuit that is separated from or connected to the signal input terminal of the first negative feedback power amplifier circuit; a second switch circuit that separates or connects the non-inverting input terminal of the feedback power amplifier circuit to the second signal input terminal; and an output terminal of the negative feedback power amplifier circuit of the WJ1 and the second negative feedback power amplifier circuit. a third switch circuit that is provided between the inverting input terminal of the power amplifying circuit and the output terminal of the first negative feedback power amplifying circuit and the second negative feedback circuit being connected to the inverting input terminal of the power amplifying circuit; and a switching circuit that controls the state of the first switch circuit and the states of the second and third switch circuits to be opposite to each other, and a switching terminal that drives the switching circuit. Next fall circuit device featuring.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194151A JPS5895412A (en) | 1981-12-02 | 1981-12-02 | Integrated circuit device |
| US06/446,131 US4494077A (en) | 1981-12-02 | 1982-12-02 | Amplifier system switchable between two amplifying operations |
| US06/639,296 US4596957A (en) | 1981-12-02 | 1984-08-10 | Amplifier system switchable between two amplifying operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194151A JPS5895412A (en) | 1981-12-02 | 1981-12-02 | Integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895412A true JPS5895412A (en) | 1983-06-07 |
Family
ID=16319760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194151A Pending JPS5895412A (en) | 1981-12-02 | 1981-12-02 | Integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895412A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385917U (en) * | 1986-11-21 | 1988-06-04 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834654A (en) * | 1971-09-08 | 1973-05-21 | ||
| JPS4837602B1 (en) * | 1972-07-04 | 1973-11-12 |
-
1981
- 1981-12-02 JP JP56194151A patent/JPS5895412A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834654A (en) * | 1971-09-08 | 1973-05-21 | ||
| JPS4837602B1 (en) * | 1972-07-04 | 1973-11-12 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385917U (en) * | 1986-11-21 | 1988-06-04 | ||
| JPH0516726Y2 (en) * | 1986-11-21 | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5895412A (en) | Integrated circuit device | |
| JP3437059B2 (en) | Analog output / alarm output switching circuit | |
| JPS64569Y2 (en) | ||
| JPS6031301Y2 (en) | dc amplifier | |
| JPH024550Y2 (en) | ||
| JPS583612U (en) | amplifier circuit | |
| JPS6220078Y2 (en) | ||
| JPH0413906Y2 (en) | ||
| JPS63173913U (en) | ||
| JPS63200634A (en) | Voice switching circuit | |
| JPS62100800U (en) | ||
| JPS60229524A (en) | Two-way video signal switching circuit | |
| JPH0595276A (en) | Or circuit | |
| JPH0357616U (en) | ||
| JPH0257616U (en) | ||
| JPH02194727A (en) | Current switching circuit | |
| JPS63294113A (en) | Hysteresis comparator | |
| JPS6181023A (en) | Voltage switch circuit | |
| JPS63269399A (en) | Track hold circuit | |
| JPS6087509A (en) | Differential amplifier circuit | |
| JPS6271311A (en) | Variable gain circuit | |
| JPS6380618A (en) | Signal switching circuit | |
| JPS6232620U (en) | ||
| JPH02174415A (en) | Low pass filter | |
| JPH02280513A (en) | Balanced input circuit |