JPS5886467A - Tester for logical circuit - Google Patents
Tester for logical circuitInfo
- Publication number
- JPS5886467A JPS5886467A JP56184918A JP18491881A JPS5886467A JP S5886467 A JPS5886467 A JP S5886467A JP 56184918 A JP56184918 A JP 56184918A JP 18491881 A JP18491881 A JP 18491881A JP S5886467 A JPS5886467 A JP S5886467A
- Authority
- JP
- Japan
- Prior art keywords
- line
- stage
- impedance
- measuring
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（１３発明の技術分野
この発明は、ＤＣパラメータ測定器とファンクシ曽ンテ
スト用ドライバ、コンパレータを同じラインを用いて試
験される論理回路（ＤＵＴ）に接続する試験装置につい
てのものである。Detailed Description of the Invention (13) Technical Field of the Invention The present invention relates to a test device that connects a DC parameter measuring instrument, a funxion test driver, and a comparator to a logic circuit (DUT) to be tested using the same line. It is something.
（２３従来技術
従来装置の構成例を第１図に示す。図で、１は試験さｎ
るＤＵＴ、２はＤＣパラメータ測定器のフォーシング端
子、５はＤＵＴ １からのセンシング端子である。４は
ファンクションテスト用のドライバで、図示を省略した
パターン発生器からの信号により論理「１」レベルまた
は「０」レベルの信号をＤＵＴｌに加える。５ａと５ｂ
はＤＵＴｌからの信号を受けるファンクションテスト用
のコンパレータである。また、６ａ〜６ｄトそｎぞれス
イッチで、ＤＣパラメータ測定のときはスイッチ６ａと
スイッチ６ｄを接にし、スイッチ６ｂとスイッチ６ｃ′
ｆｒ断にする。ファンクシ冒ンテストのときは、この逆
にする。(23 Prior Art An example of the configuration of a conventional device is shown in Fig. 1. In the figure, 1 indicates the test n
2 is the forcing terminal of the DC parameter measuring device, and 5 is the sensing terminal from DUT 1. Reference numeral 4 denotes a driver for a function test, which applies a logic "1" level or "0" level signal to the DUTl based on a signal from a pattern generator (not shown). 5a and 5b
is a comparator for function testing that receives a signal from DUTl. In addition, when measuring DC parameters, switch 6a to switch 6d should be connected, and switch 6b and switch 6c' should be connected.
FR cut off. When doing the funk test, do the opposite.
第１図の従来装置ではＤＣパラメータ測定とファンクシ
ョンテストをする場合、１つのライン７を共用し、スイ
ッチ６ａ〜６ｄの接断て信号の授受を行っている。In the conventional device shown in FIG. 1, when performing DC parameter measurements and function tests, one line 7 is shared, and switches 6a to 6d are connected and disconnected to send and receive signals.
（３）従来技術の問題点
ドライバ４の出力をＤＵＴ １に加える場合は、反射に
よる波形の乱ｎを防ぐためにドライバ４の出力インピー
ダンスｚＯと同じインピーダンスの２イン７を用いる。(3) Problems with the Prior Art When applying the output of the driver 4 to the DUT 1, a 2-in-7 with the same impedance as the output impedance zO of the driver 4 is used to prevent waveform disturbance n due to reflection.
ＤＣパラメータ測定のときは、ＤＣパラメータ測定器の
フォーシング端子２とセンシング端子５はスイッチ６ａ
、６ｄにより接続されてからジイン７を通してＤＵＴｌ
に接続される。このため、−２イン７の直流抵抗による
誤差が生ずる。When measuring DC parameters, the forcing terminal 2 and sensing terminal 5 of the DC parameter measuring instrument are connected to the switch 6a.
, 6d and then through the input 7 to the DUTl.
connected to. Therefore, an error occurs due to the -2 in 7 DC resistance.
（４）発明の目的
この発明は、第１図の２イン７を２つのラインに分けて
ＤＵＴＩに接続し、ＤＣパラメータ測定のときは、この
ラインをそれぞれフォーシングラインとセンシングライ
ンとして使い、ラインの直流抵抗による誤差が生じない
ようにし、７アンクシ冒ンテストのときは、このライン
を並列に！！枕してドライバ４の出力インピーダンスＺ
Ｏと同じインピーダンスのラインとして使用できるよう
にしたものである。(4) Purpose of the Invention This invention divides the 2-in-7 shown in Fig. 1 into two lines and connects them to DUTI, and when measuring DC parameters, these lines are used as a forcing line and a sensing line, respectively. To avoid errors caused by DC resistance, connect these lines in parallel when performing a 7-input test. ! Output impedance Z of driver 4
It can be used as a line with the same impedance as O.
（５Ｂ 発明の実施例 この発明による実施例の構成図を第２図に示す。(5B Examples of the invention A configuration diagram of an embodiment according to the present invention is shown in FIG.
図で、１〜６ｄは第１・図と同じである。、８と９はト
ライバ４のインピーダンスＺＯの２倍の値をもつライン
で、第１図のライン７を２つに分けた形になっている。In the figure, 1 to 6d are the same as in the first figure. , 8 and 9 are lines having a value twice the impedance ZO of the driver 4, and are formed by dividing the line 7 in FIG. 1 into two.
例えば、ドライバ４のインピーダンスが５０Ωのときは
、ライン８とライン９のインピーダンスをそれぞれ１０
０Ωにする。For example, when the impedance of driver 4 is 50Ω, the impedance of line 8 and line 9 are each 10Ω.
Set it to 0Ω.
スイッチ６ｅはライン８とライン９を接続するスイッチ
で、ＤＣパラメータ測定のときは断、ファンクシ譚ンテ
ストのときは接にする。Switch 6e is a switch that connects line 8 and line 9, and is turned off when measuring DC parameters and turned on when performing a function test.
したがって、ＤＣバ２メータ測定のときはライン８がフ
ォーシングラインとなり、ライン９がセンシングライン
となる。Therefore, during DC meter measurement, line 8 becomes a forcing line and line 9 becomes a sensing line.
一方、ファンクシ曹ンテストのときは、スイッチ６Ｃが
接になるので、ライン８とライン９は並列になり、その
合成インピーダンスはドライバ４のインピーダンスＺｏ
と同じになシ、テスト信号の授受が円滑に行セれる。On the other hand, during the funxion test, the switch 6C is connected, so lines 8 and 9 are connected in parallel, and their combined impedance is equal to the impedance Zo of the driver 4.
Similarly, test signals can be sent and received smoothly.
１
（６１発明の効果
この発明によｎは、ＤＵＴｌのパラメータ測定とファン
クションテストが、その目的に合った方法で接続される
ことになシ、ＤＣパラメーター」定の際、ラインの直流
抵抗による誤差をなくすことができ、従来装置に対しＤ
Ｃパラメータの測定棺度を向上することができる。1 (61 Effects of the Invention) According to this invention, the parameter measurement and function test of the DUTl are connected in a manner suitable for the purpose. D compared to conventional equipment.
The accuracy of C parameter measurement can be improved.
第１図は従来装置の一例、
第２図はこの発明による実施例の構成図。
１・・・・・・試験される論理回路（ＤＵＴ ）、２・
・・・・・ＤＣパラメータ測定器のフォーシング端子。
５・・・・・・ＤＵＴ １からのセンシング端子、４・
・・・・・ファンクションテスト用のドライバ、５ａ・
５ｂ・・・・・・ＤＵＴｔからの信号を受けるファンク
ションテスト用のコンパレータ、６ａ〜６ｅ・・・・・
・スイッチ。
７・・・・・・ライン、８書？・・・・・・ドライバ４
のインビダンスの２倍の値をもつライン。
代理人 弁理士 小俣欽町
第１図
第♀図FIG. 1 is an example of a conventional device, and FIG. 2 is a configuration diagram of an embodiment according to the present invention. 1... Logic circuit to be tested (DUT), 2.
...Forcing terminal of DC parameter measuring instrument. 5... Sensing terminal from DUT 1, 4.
...Driver for function test, 5a.
5b... Comparator for function test receiving signal from DUTt, 6a to 6e...
·switch. 7...Line, 8 books?・・・・・・Driver 4
A line with a value twice the impedance of . Agent Patent Attorney Omata Kincho Figure 1 Figure ♀
Claims (1)
用ドライバ、コンパレータを同じラインを用いてＤＵＴ
に接続する論理回路試験装置において、２Ｚｏの特性イ
ンピーダンスをもつラインを２つ備え。 ＤＣパラメータ測定のときは前記ラインの１つをフォー
シングラインにするとともに、前記ラインの他の１つを
センシングラインとし。 ファンクシ箇ンテストのときは前記ラインを並列に接続
し、Ｚｏの特性インピーダンスラインとすることを特徴
とする論理回路試験装置。[Claims] 1. A DC parameter measuring device, a function test driver, and a comparator are connected to the DUT using the same line.
The logic circuit test equipment connected to the circuit is equipped with two lines with a characteristic impedance of 2Zo. When measuring DC parameters, one of the lines is used as a forcing line, and the other line is used as a sensing line. 1. A logic circuit testing device characterized in that, during a function test, the lines are connected in parallel to form a Zo characteristic impedance line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184918A JPS5886467A (en) | 1981-11-18 | 1981-11-18 | Tester for logical circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184918A JPS5886467A (en) | 1981-11-18 | 1981-11-18 | Tester for logical circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886467A true JPS5886467A (en) | 1983-05-24 |
Family
ID=16161603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184918A Pending JPS5886467A (en) | 1981-11-18 | 1981-11-18 | Tester for logical circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886467A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426254B2 (en) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | IC test method and IC test apparatus using this test method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824797U (en) * | 1981-08-07 | 1983-02-16 | 大阪機器製造株式会社 | Internal valve type powder discharge valve |
-
1981
- 1981-11-18 JP JP56184918A patent/JPS5886467A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824797U (en) * | 1981-08-07 | 1983-02-16 | 大阪機器製造株式会社 | Internal valve type powder discharge valve |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426254B2 (en) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | IC test method and IC test apparatus using this test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856138B2 (en) | Time-domain reflectometer for testing terminated network cable | |
| JP4255284B2 (en) | Single-ended channel calibration for differential operation | |
| US6421624B1 (en) | Multi-port device analysis apparatus and method and calibration method thereof | |
| US8339141B2 (en) | Method and apparatus for locating a fault in an electrical conductor, with interference compensation | |
| US6924651B2 (en) | Printed board inspecting apparatus | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US6496785B1 (en) | Network analyzer, network analytical method and recording medium | |
| US5867030A (en) | Transmission path structure for measuring propagation delay time thereof | |
| US7633308B1 (en) | Combined pulse and DC test system | |
| JPS5886467A (en) | Tester for logical circuit | |
| JP2606806B2 (en) | How to check the electrical propagation time of the signal path | |
| US3668522A (en) | Method and apparatus for characterizing test elements on the basis of rise-time degradation | |
| JPH11326441A (en) | Semiconductor testing device | |
| JP2002365343A (en) | Testing device and testing method for differential data driver | |
| JPS62199127A (en) | Cable delay measuring instrument | |
| JPH10293153A (en) | Impedance matching circuit | |
| JPH0736300Y2 (en) | Timing calibration device | |
| JP2633692B2 (en) | Semiconductor test method | |
| JPH03224262A (en) | Semiconductor device | |
| JP2537030Y2 (en) | LSI tester | |
| EP0286920A3 (en) | Method and apparatus for high accuracy measurement of vlsi components | |
| JPH0340835B2 (en) | ||
| JPS62237367A (en) | Measuring instrument for logic circuit with high impedance function element | |
| JP2000137056A (en) | Discue circuit | |
| JPH10332756A (en) | Electric physical quantity testing device for equipment |