JPS588602B2 - Denryokuzoufukuki - Google Patents
DenryokuzoufukukiInfo
- Publication number
- JPS588602B2 JPS588602B2 JP50062158A JP6215875A JPS588602B2 JP S588602 B2 JPS588602 B2 JP S588602B2 JP 50062158 A JP50062158 A JP 50062158A JP 6215875 A JP6215875 A JP 6215875A JP S588602 B2 JPS588602 B2 JP S588602B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistors
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明はラジオ受信機等に用いられる電力増幅器の改
良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in power amplifiers used in radio receivers and the like.
第1図は従来のこの種の電力増幅器を示す。FIG. 1 shows a conventional power amplifier of this type.
図中1は入力トランスで1次コイル1aと2次コイル1
bを有する。In the figure, 1 is an input transformer with a primary coil 1a and a secondary coil 1.
It has b.
2は出力トランスで、1次コイル2aと2次コイル2b
を有し、1次コイル2aの中点は電源+Vc端子に接続
され、2次コイル2bにはスピーカ等の負荷3が接続さ
れている。2 is an output transformer, which has a primary coil 2a and a secondary coil 2b.
The middle point of the primary coil 2a is connected to a power supply +Vc terminal, and the secondary coil 2b is connected to a load 3 such as a speaker.
Q3,Q4はNPN形の出力トランジスタ、Q1,Q2
はこの出力トランジスタを駆動するNPN形トランジス
タである。Q3 and Q4 are NPN type output transistors, Q1 and Q2
is an NPN type transistor that drives this output transistor.
これらのNPN形トランジスタは、例えば第2図に示す
ように、P形基板11上にコレクタ領域となるN形エピ
タシャル層12を設け、これをP形分離層13で分離し
た後、P形ベース領域14を拡散形成し、更にN形のエ
ミツタ領域15を拡散形成し、コレクタ電極16、エミ
ッタ電極17ベース電極18をSin2膜19上に形成
したものである。For example, as shown in FIG. 2, these NPN type transistors include an N type epitaxial layer 12 which serves as a collector region on a P type substrate 11, which is separated by a P type isolation layer 13, and then a P type base region. 14 is formed by diffusion, an N-type emitter region 15 is further formed by diffusion, and a collector electrode 16, an emitter electrode 17, and a base electrode 18 are formed on the Sin2 film 19.
各領域の不純物濃度は第3図に示すようにN形コレクタ
領域が最も低く、N形エミツタ領域が最も高く、P形ベ
ース領域がそれらの中間の濃度に作られる。As shown in FIG. 3, the impurity concentration in each region is the lowest in the N-type collector region, the highest in the N-type emitter region, and the impurity concentration in the P-type base region is intermediate therebetween.
トランジスタQ3,Q4は不純物濃度の最も低いコレク
タ領域が出力トランス2の1次コイル2aの両端に接続
され、不純物濃度の最も高いエミツタ領域が共に抵抗R
2を介してアースされている。In the transistors Q3 and Q4, the collector regions with the lowest impurity concentration are connected to both ends of the primary coil 2a of the output transformer 2, and the emitter regions with the highest impurity concentration are both connected to the resistor R.
It is grounded via 2.
トランジスタQ1,Q2は、不純物濃度の最も低いコレ
クタ領域が共に電源+Vc端子に接続され、不純物濃度
の最も高いエミツタ領域が夫々トランジスタQ3,Q4
のベース領域に接続されている。The collector regions of the transistors Q1 and Q2 with the lowest impurity concentration are both connected to the power supply +Vc terminal, and the emitter regions with the highest impurity concentration are connected to the transistors Q3 and Q4, respectively.
connected to the base area of the
入力トランス1の2次コイル1bの両端は夫々トランジ
スタQ1,Q2のベース領域に接続されている。Both ends of the secondary coil 1b of the input transformer 1 are connected to base regions of transistors Q1 and Q2, respectively.
半固定抵抗R1、ダイオードD1,D2はトランジスタ
Q1,Q2に直流バイアスを与えるもので、抵抗R1と
ダイオードD1,D2との接続点がトランス1の2次コ
イル1bに接続され、この2次コイル1bを通じてトラ
ンジスタQ1,Q2に直流バイアスが与えられる。The semi-fixed resistor R1 and the diodes D1 and D2 provide DC bias to the transistors Q1 and Q2.The connection point between the resistor R1 and the diodes D1 and D2 is connected to the secondary coil 1b of the transformer 1, and this secondary coil 1b A DC bias is applied to transistors Q1 and Q2 through the transistors Q1 and Q2.
この電力増幅器は、入力信号電流を、トランジスタQ1
,Q3の各ベース、エミツタ領域またはトランジスタQ
2,Q4の各ベス、エミツタ領域を経て流し、これを電
力増幅するものである。This power amplifier converts the input signal current into transistor Q1
, Q3 each base, emitter region or transistor Q
2 and Q4 through the base and emitter regions, and the power is amplified.
ところで、トランジスタQ1〜Q4として用いられるN
PN トランジスタのしゃ断周波数は通常400MHz
程度であり、第1図の気力増幅器をラジオ受信機に用い
ると、ラジオ受信機のRF周波数がNPN形トランジス
タのしゃ断周波数内に含まれるので、ラジオ受信機のア
ンテナにトランジスタの高周波ノイズがふく射し、不快
な音となって現われる。By the way, N used as transistors Q1 to Q4
The cutoff frequency of PN transistor is usually 400MHz
When the power amplifier shown in Figure 1 is used in a radio receiver, the RF frequency of the radio receiver is included within the cutoff frequency of the NPN transistor, so the high frequency noise of the transistor is radiated to the antenna of the radio receiver. , resulting in an unpleasant sound.
この現象は、通常ラジエーショと呼ばれる。This phenomenon is commonly called radiation.
従来このラジエーショを防止、軽減するために、電力増
幅器を含む出力段とアンテナとを離して配置すること、
電力増幅器に敢えて高周波特性の悪いPNP形トランジ
スタを使用すること、出力段とアンテナとの間をシール
ドすることなどが行なわれているが、セットが大形化し
たり、高価になる不都合がある。Conventionally, in order to prevent and reduce this radiation, the output stage including the power amplifier and the antenna are placed apart from each other.
Efforts have been made to intentionally use PNP transistors with poor high frequency characteristics in power amplifiers, and to shield the space between the output stage and the antenna, but these have the disadvantage of making the set larger and more expensive.
この発明はかかる不都合を伴なうことなく、簡単にラジ
エーショを防止、軽減することのできる電力増幅器を提
供するものである。The present invention provides a power amplifier that can easily prevent and reduce radiation without such inconveniences.
第4図はこの発明装置の一実施例を示し、第1図と同じ
部分には同一の符号を付して示している。FIG. 4 shows an embodiment of the inventive device, in which the same parts as in FIG. 1 are denoted by the same reference numerals.
この発明の特徴は、トランジスタQ1,Q2の構成にあ
る。The feature of this invention lies in the configuration of transistors Q1 and Q2.
このトランジスタQ1,Q2は第1図のものと同じく、
NPN形トランジスタであるが、不純物濃度の最も高い
エミツタ領域が電源+Vc端子に夫々接続され、不純物
濃度の最も低いコレクタ領域が夫々出力トランジスタQ
3,Q4のベース領域に夫々接続されている。These transistors Q1 and Q2 are the same as those in FIG.
Although they are NPN transistors, the emitter regions with the highest impurity concentration are connected to the power supply +Vc terminal, and the collector regions with the lowest impurity concentration are connected to the output transistor Q.
3 and Q4, respectively.
即ち従来のNPN形トランジスタのコレクタ、ベース及
びエミツタをそのまま接続するのではなく、コレクタを
エミツタとして、エミツタをコレクタとして、つまり逆
トランジスタとして接続し、使用するものである。That is, instead of connecting the collector, base, and emitter of a conventional NPN transistor as they are, the collector is used as an emitter, and the emitter is used as a collector, that is, the transistor is used as a reverse transistor.
出力トランジスタQ3,Q4の構成は第1図と同じであ
り、不純物濃度の最も高いエミッタ領域が夫夫抵抗R2
を介してアースされ、不純物濃度の最も低いコレクタ領
域が夫々出力トランス2の1次コイル2aの両端に接続
されている。The configurations of output transistors Q3 and Q4 are the same as in FIG. 1, and the emitter region with the highest impurity concentration is connected to the resistor R2.
The collector regions having the lowest impurity concentration are connected to both ends of the primary coil 2a of the output transformer 2, respectively.
他の点においても第4図の実施例は第1図と同じに構成
されている。In other respects, the embodiment of FIG. 4 is constructed the same as that of FIG.
トランジスタQ1,Q2については、第4図の実施例は
、第1図のトランジスタQ1,Q2と比較して、ちょう
どエミツタ領域とコレクタ領域を互いに置換えて接続し
た結果になっている。As for the transistors Q1 and Q2, the embodiment of FIG. 4 has the result that the emitter region and the collector region are just replaced and connected to each other, compared to the transistors Q1 and Q2 of FIG. 1.
第4図の実施例において、入力信号電流は、トランジス
タQ1のベース、コレクタ領域とトランジスタQ3のベ
ース、エミツタ領域、またはトランジスタQ2のベース
、コレクタ領域とトランジスタQ4のベース、エミツタ
領域を通じて流れ即ち本実施例の駆動トランジスタQ1
,Q2のコレクタは実際にはエミツタとして動作してい
る。In the embodiment of FIG. 4, the input signal current flows through the base, collector region of transistor Q1 and the base, emitter region of transistor Q3, or the base, collector region of transistor Q2 and the base, emitter region of transistor Q4. Example drive transistor Q1
, Q2's collectors actually operate as emitters.
つまり通常のコレクタと同じように動作すれば、電流は
この駆動トランジスタQ1,Q2に流入する方向に流れ
、出力トランジスタQ3,Q4に電流を供給することは
できず、本回路は作動しないものであり、上記駆動トラ
ンジスタQ1,Q2が逆トランジスタとして動作し、そ
のコレクタがエミツタとして働いた場合のみ上記第1図
の従来の電力増幅回路と同じ機能を果すものである。In other words, if it operates like a normal collector, the current will flow in the direction of flowing into the drive transistors Q1 and Q2, and the current will not be able to be supplied to the output transistors Q3 and Q4, so this circuit will not operate. The same function as the conventional power amplifier circuit shown in FIG. 1 is achieved only when the drive transistors Q1 and Q2 operate as inverse transistors and their collectors function as emitters.
この場合、トランジスタQ1,Q2のベース、コレクタ
間においては、コレクタ領域からベース領域に注入され
た電子のベース領域内でのキャリア移行時間が、コレク
タ領域の不純物濃度が低いために、遅くなって、ベース
領域内で殆んど再結合する結果となり、電流増幅率の低
下とともにトランジスタQ1,Q2のしゃ断周波数が低
下し、ラジエーショを著しく減少させることができた。In this case, between the base and collector of the transistors Q1 and Q2, the carrier transfer time within the base region of electrons injected from the collector region to the base region becomes slow due to the low impurity concentration in the collector region. As a result, most of the recombination occurs within the base region, and as the current amplification factor decreases, the cut-off frequency of transistors Q1 and Q2 decreases, and radiation can be significantly reduced.
入出力トランス1,2を除く部品を半導体集積回路で構
成する場合、単に半導体基板を覆う絶縁膜上の配線パタ
ーンを変更するだけで、第3図の構成とすることができ
、その構成は極めて簡単である。When components other than the input/output transformers 1 and 2 are configured with semiconductor integrated circuits, the configuration shown in Figure 3 can be achieved by simply changing the wiring pattern on the insulating film covering the semiconductor substrate, and the configuration is extremely simple. It's easy.
尚電力増幅回路としては、従来、駆動トランジスタとこ
れと逆の接合形の出力トランジスタとを備えたものがあ
るが(特開昭49−42266号公報参照)、この従来
装置は駆動トランジスタと出力トランジスタとが互いに
逆の接合形を有することが条件であり、本発明装置のよ
うにいずれもNPN形の接合形である場合は動作しない
ものであり、本発明とは全く異なるものである。Conventionally, there is a power amplifier circuit equipped with a drive transistor and an output transistor of the opposite junction type (see Japanese Patent Laid-Open No. 49-42266), but this conventional device has a drive transistor and an output transistor. The condition is that they have opposite junction types, and if both are NPN junction types like the device of the present invention, it will not work, which is completely different from the present invention.
以上のようにこの発明装置によれば、簡単にセットの大
形化を招くことなしに、ラジエーショを防止、軽減する
ことができる効果がある。As described above, the device of the present invention has the effect of preventing and reducing radiation without easily increasing the size of the set.
第1図は従来の電力増幅器の電気回路図、第2図はNP
N形トランジスタの構成図、第3図はその各領域の不純
物濃度を示す説明図、第4図はこの発明装置の一実施例
を示す電気回路図である。
図中Q3,Q4は出力トランジスタQ1,Q2はそれを
駆動するNPN形トランジスタである。
なお図中同一符号は同一または相当部分を示す。Figure 1 is an electrical circuit diagram of a conventional power amplifier, Figure 2 is an NP
FIG. 3 is an explanatory diagram showing the impurity concentration of each region of the N-type transistor, and FIG. 4 is an electric circuit diagram showing an embodiment of the device of the present invention. In the figure, Q3 and Q4 are output transistors Q1 and Q2 are NPN transistors that drive them. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
レクタ領域、P形ベース領域及び上記N形コレクタ領域
よりも不純物濃度の高いN形エミツタ領域とを有しその
コレクタが上記出力トランジスタのベースにそのエミツ
タが電源に接続され上記べース領域に印加される入力信
号電流がコレクタ領域を通って上記出力トランジスタの
ベース領域に流れ上記出力トランジスタを駆動するNP
N形駆動トランジスタとを備えたことを特徴とする電力
増幅器。1 An NPN-type output transistor for power amplification, an N-type collector region, a P-type base region, and an N-type emitter region having a higher impurity concentration than the N-type collector region, the collector of which is connected to the base of the output transistor. An NP whose emitter is connected to a power supply and an input signal current applied to the base region flows through the collector region to the base region of the output transistor to drive the output transistor.
A power amplifier comprising an N-type drive transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50062158A JPS588602B2 (en) | 1975-05-23 | 1975-05-23 | Denryokuzoufukuki |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50062158A JPS588602B2 (en) | 1975-05-23 | 1975-05-23 | Denryokuzoufukuki |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51138148A JPS51138148A (en) | 1976-11-29 |
JPS588602B2 true JPS588602B2 (en) | 1983-02-16 |
Family
ID=13192014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50062158A Expired JPS588602B2 (en) | 1975-05-23 | 1975-05-23 | Denryokuzoufukuki |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS588602B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4942266A (en) * | 1972-08-29 | 1974-04-20 |
-
1975
- 1975-05-23 JP JP50062158A patent/JPS588602B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4942266A (en) * | 1972-08-29 | 1974-04-20 |
Also Published As
Publication number | Publication date |
---|---|
JPS51138148A (en) | 1976-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0227819B2 (en) | ||
GB2043337A (en) | Semiconductor integrated circuit devices | |
JP3043250B2 (en) | Analog output drive circuit for gate array | |
US3502997A (en) | Integrated semiconductor cascode amplifier | |
US4382195A (en) | Monolithically integrable semiconductor circuit | |
JPS588602B2 (en) | Denryokuzoufukuki | |
US4051443A (en) | Differential amplifier | |
US3693106A (en) | Stable power amplifier circuit | |
JPH05218799A (en) | Impedance multiplier | |
JPH03108756A (en) | Composite pnp transistor | |
US4179650A (en) | Variable impedance circuits | |
US3693107A (en) | Stable power amplifier circuit | |
US3497821A (en) | Coupling device for cascaded transistor amplifiers | |
JPS6410101B2 (en) | ||
US6294959B1 (en) | Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same | |
US3668540A (en) | Integrated video amplifier | |
JP3084474B2 (en) | Composite semiconductor element and circuit device using the same | |
JP2833913B2 (en) | Bipolar integrated circuit device | |
JPH07170134A (en) | Amplifier circuit | |
JP2759226B2 (en) | Reference voltage generation circuit | |
JP3135363B2 (en) | Semiconductor integrated circuit | |
JPH0556019B2 (en) | ||
JPS6329835B2 (en) | ||
JPS59149046A (en) | Monolithic planar processed intergrated circuit | |
JPS6259487B2 (en) |