JPS5885994A - Memory circuit - Google Patents
Memory circuitInfo
- Publication number
- JPS5885994A JPS5885994A JP56184774A JP18477481A JPS5885994A JP S5885994 A JPS5885994 A JP S5885994A JP 56184774 A JP56184774 A JP 56184774A JP 18477481 A JP18477481 A JP 18477481A JP S5885994 A JPS5885994 A JP S5885994A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ram element
- type
- data
- mostr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Abstract
Description
【発明の詳細な説明】
本発明は牛導体メモリ回路に係〕、特に不揮発性のラン
ダム・アクセス・メモリ（以下ＲＡＭと称す）回路に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to conductive memory circuits, and more particularly to non-volatile random access memory (RAM) circuits.
従来、スタティックＲ，ＡＭは第１図に示されるような
６コのＭＯＳトランジスタで構成され、このＲＡＭは電
源が供給されている間は書込まれ次データを記憶してい
るが一旦電源が切断されるとその記憶データは失なわれ
てしまう。Conventionally, static RAM is composed of six MOS transistors as shown in Figure 1, and this RAM is written and stores the next data while power is supplied, but once the power is turned off, If this happens, the stored data will be lost.
本発明はスタティックＲλＭに記憶され次データが電源
が切断されても喪失せずに再度電源を投入することによ
り書込まれた記憶データが復帰する様にすることを目的
としている。An object of the present invention is to enable the next data stored in the static RλM to be restored even when the power is turned off without being lost when the power is turned on again.
本発明によるスタティックＲＡＭは例えば７ａ−ティン
グゲートヲもつＭＯ＆）ランジスタを負荷ＭＯ８とした
２つのインバータ回路を備え、それぞれの入出力を互い
に交叉接続させた構造上もち、通常はスタティックＲＡ
Ｍとして動作するが、一旦供給電源電圧金７０−ティン
グゲートヲもつＭＯ８）ランジスタのピンチ・オフ電圧
よシ高くすると、゛導通側の７０−ティングゲー）ｆ有
するＭＯ８）う／ジスタのツーフーティングゲートに電
子が注入され、そのＭＯ８）ラノジスタの閾値が変動す
る。この閾値の変動は供給電源電圧が切断されても変化
せず、このスタティックＢλＭの′うローティングゲー
トｔ−有する負荷ＭＯ８）ランジスタの閾値に差ができ
る。これはスタティックＢＡＭに記憶されてｂるデータ
をその供給電圧の上昇により、フローティングゲートを
育する負荷ＭＯ８の閾値に差を与えることで記憶し、こ
の記憶は供給電源電圧の有無にかかわらず保持できる。The static RAM according to the present invention includes two inverter circuits with MO&) transistors as loads MO8 having a 7a-ting gate, and has a structure in which the inputs and outputs of each are cross-connected to each other, and is usually a static RA.
However, once the supply voltage is made higher than the pinch-off voltage of the transistor, the MO8) with the 70-ting gate on the conducting side becomes Electrons are injected into the gate, and the threshold value of the MO8) transistor changes. This threshold variation does not change even when the supply voltage is cut off, and a difference is created in the threshold values of the static BλM transistor with the loading gate t. This allows the data stored in the static BAM to be stored by increasing the supply voltage to give a difference to the threshold of the load MO8 that grows the floating gate, and this memory can be maintained regardless of the presence or absence of the supply voltage. .
またこの記憶を消去する九めには電子が注入され九フロ
ーティングゲートから電子を放出させれば良く、その後
再度上記手段で新しくデータ金記憶させることができる
。Further, in order to erase this memory, electrons are injected and electrons are released from the floating gate, and then new data can be stored again by the above-mentioned means.
本発明によるスタティックＲＡＭによれば通常はＲＡＭ
とし−て働き記憶データを不揮発性にしｔい場合も電源
ｉｔ圧會高くするだけで容易にできる。According to the static RAM according to the invention, normally the RAM
If you want to make the stored data non-volatile, you can easily do so by simply increasing the pressure of the power supply.
次に具体的な実７１例を便用しさらに説明する。Next, 71 concrete examples will be used for further explanation.
４２図に本発明実施例によシ構成されたＮ型ＭＯＳトラ
ンジスタによるスタティックＲＡＭ素子金示す。第２図
はフローティングゲートをもつＭＯＳトランジスタにＦ
ＡＭＯａ 型トランジスタＱＦＩ。FIG. 42 shows a static RAM element using an N-type MOS transistor constructed according to an embodiment of the present invention. Figure 2 shows a MOS transistor with a floating gate.
AMOa type transistor QFI.
Ｑｒ！ そのソースに接続されるＭＯＳ）ランジスタに
Ｎｆｉエンハンスメン）ＭＯＳ ）ランジスタＱｍＱｃ
、ＲＡＮ素子選択トランスファトラ／ジスタとＬ−Ｃ”
ＮＩ！エンハンスメントＭＯＳトランジスタＱＡ Ｑ
Ｄ で構成された不揮発性ＲＡＭ素子を示す。その動
作として通常はこのＲＡＭｉＪＲＡＭ素子選択信号Ｓ素
子選択信号待にデータの書込み、ま九は読出しが行なわ
れ、一般のスタティックＢＡＭＩＣ子と同様な動作を実
行する。今ここで不発明によるＲＡＭ素子に１のデータ
金書込んだ場合（Ｄ１閣１．Ｄｉ−Ｑ） このデータ
を不揮発性にするためにはまずＲＡＭ素子選択信号Ｓｔ
Ｏにし１次に供給電源電圧を上昇させてＱｙｔ、Ｑｒｘ
）ランジスタのピ／テ・オフ電圧以上にする。この時本
発明によるＲ、ＡＭセルには“１１のデータが書込まれ
ており、Ｑｍ ）ランジスタはＯＦＦ、Ｑｃ）ランジス
タがＯＮの状態にあシ従ってＱＦＩ ）ランジスタに
とりで電源電圧の高さは無関係で電流は流れない、ま九
ＱＦ！）う／ジスタには電流が流れその電源電圧がビ／
テ・オフ電圧を越えるとＱｙｓ ）う／ジスタのフロ
ーティングゲートにアバランシェ電子注入が行なわれ、
ＱＦＩ）ランジスタの閾値が上がる。このと１Ｑｒｔ）
？ンジスタには電流が流れない几め閾値の変動はない。Qr! MOS) transistor connected to its source Nfi enhancer) MOS) transistor QmQc
, RAN element selection transfer register/register and L-C”
NI! Enhancement MOS transistor QA Q
A non-volatile RAM element configured with D is shown. Normally, data is written and read while waiting for this RAMiJRAM element selection signal S element selection signal, and the same operation as a general static BAMIC element is performed. Now, when data 1 is written to the RAM element according to the invention (D1K1.Di-Q), in order to make this data non-volatile, first the RAM element selection signal St
0 and then increase the supply voltage to Qyt, Qrx
) Make it higher than the pin/te off voltage of the transistor. At this time, the data "11" is written in the R and AM cells according to the present invention, and the Qm) transistor is OFF and the Qc) transistor is ON. (Unrelated, no current flows!) U/A current flows through the resistor, and its power supply voltage becomes V/
When the T-off voltage is exceeded, avalanche electron injection occurs into the floating gate of the transistor (Qys),
QFI) The transistor threshold increases. Konoto 1Qrt)
? There is no fluctuation in the threshold at which current does not flow through the transistor.
このような機構により本発明によるＲＡＭ素子に不揮発
データ″ＩＩが書込まれる。このデータは電源が一旦切
断されても、その後電源が投入されｔ時点で本発明によ
るＲＡＭ素子のＱＦ ｓ、 Ｑｙ ｓ ）う／ジスタの
閾値の違いにより記憶データが復帰する。With such a mechanism, non-volatile data "II" is written in the RAM element according to the present invention.Even if the power is once turned off, this data is stored as QF s, Qy s of the RAM element according to the present invention at time t when the power is turned on. ) The stored data is restored due to the difference in the threshold values of the registers.
この場合ＱＦ１ の閾値がＱＦＩ の閾値よシ大きく
なっている九め電源投入侵、Ａ点の電位は０点の電位よ
シ先に高くなる従ってＱｃ ）ランジスタはＯＮし、Ｑ
ｍ ）ランジスタは０１１’ＦＬ、先に書込まれ迄不揮
発書込みデータ１１１が復帰することが確認される。ま
九本発明によるＲＡＭセルの不揮発性記憶データを消去
することはこの場合負荷ＭＯ８にＦＡＭＯａ 型トラン
ジスタを使用しているｔめ紫外線の照射によｐ可能で、
その後再び任意のデータ金上記手段で書込むことができ
る。In this case, when the QF1 threshold is larger than the QFI threshold, the potential at point A becomes higher than the potential at point 0 before turning on the power.
m) The transistor is 011'FL, and it is confirmed that the non-volatile write data 111 that was previously written is restored. In this case, the non-volatile memory data of the RAM cell according to the present invention can be erased by irradiation with ultraviolet rays using a FAMOa type transistor as the load MO8.
Then you can write any data again by any of the above means.
以上のように従来の６トランジスタスタテイツクＲＡＭ
素子の負荷ＭＯ８部分にＦＡＭＯａ 屋トランジスタの
ようなフローティノグゲートｆ：ｖするＭＯＳ）ラノジ
スタを構成させることにより従来の６トランジスタスタ
テイツクＲＡＭ素子のその記憶データが電源が切れると
喪失されるという欠点をなくシ、電源切断後も保持した
いデータを書込め、消去するまで記憶できる不揮発性Ｒ
ＡＭ素子會提供できる。As mentioned above, the conventional 6-transistor static RAM
By configuring a floating gate (f:v MOS) transistor such as a FAMO transistor in the load MO8 portion of the element, the drawback that the stored data of the conventional 6-transistor static RAM element is lost when the power is turned off can be overcome. Non-volatile R allows you to write the data you want to keep even after the power is turned off, and it can be stored until erased.
AM device can be provided.
第１図はＥ／Ｄ型ＭＯ８）う／ジスタによる従来のスタ
ティック凡ＡＭ回路、第２図は木兄明実ｙｓｓによるス
タティックＲＡＭ回路、である。
なお図において、ＱＤＩ、Ｑｐｍ・・・・・・デエプｖ
’）ゾｗ ｙＭｏ ８ ）ランジスタ、Ｑｔ、Ｑｇ、Ｑ
ｓ、Ｑ４・・・・・・エノハンスメン）ＭＯＳ）う／ジ
スタ、ＱＦＩ、ＱＦＩ・・・・・・ＦＡＭＯａ ）う
／ジスタ、Ｑム、 ＱＢ、 ＱＣ。
ＱＤ・・・・侭・工／ハ／スメン）ＭＯＳ）う／シスタ
、である。FIG. 1 shows a conventional static general AM circuit using an E/D type MO8) register, and FIG. 2 shows a static RAM circuit using Kinoe Akimi YSS. In the figure, QDI, Qpm...Deepv
') Zow yMo 8) Ransistor, Qt, Qg, Q
s, Q4...Enohancemen) MOS) U/Jista, QFI, QFI...FAMOa) U/JISTA, QMU, QB, QC. QD... 侭・工／Ha／SUMEN)MOS）U/Sista.
Claims (1)
電源に接続し、ソース側にエンハンスメントａの絶縁ゲ
ート屋電界効果トラ／ジスタのドレインを接続し、咳エ
ンハンスメント型絶縁ゲート型電界効果トツノジスタの
ソースｔ−基準電位にし九インバータ構造のトランジス
タ回ｗｒｔ″２個備え、それぞれの人出力を互いに交叉
接続させた構造を有することｔ−特徴とするメモリ回路
。Connect the drain/gate of the non-interruptive field effect transistor to the power supply, connect the drain of the enhancement type insulated gate field effect transistor/transistor to the source side, and connect the source of the enhancement type insulated gate field effect transistor to the source side. A memory circuit characterized in that it has a structure in which two transistor circuits wrt'' each having a nine-inverter structure are set at a reference potential and their outputs are cross-connected to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184774A JPS5885994A (en) | 1981-11-18 | 1981-11-18 | Memory circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184774A JPS5885994A (en) | 1981-11-18 | 1981-11-18 | Memory circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885994A true JPS5885994A (en) | 1983-05-23 |
Family
ID=16159072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184774A Pending JPS5885994A (en) | 1981-11-18 | 1981-11-18 | Memory circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885994A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051951A (en) * | 1989-11-06 | 1991-09-24 | Carnegie Mellon University | Static RAM memory cell using N-channel MOS transistors |
| JPH0896122A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Data converting device |
| US5646885A (en) * | 1994-04-01 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| JP2015149108A (en) * | 2014-02-06 | 2015-08-20 | 株式会社半導体理工学研究センター | Semiconductor device and storage device, and control method thereof |
-
1981
- 1981-11-18 JP JP56184774A patent/JPS5885994A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051951A (en) * | 1989-11-06 | 1991-09-24 | Carnegie Mellon University | Static RAM memory cell using N-channel MOS transistors |
| US5646885A (en) * | 1994-04-01 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| US5757696A (en) * | 1994-04-01 | 1998-05-26 | Mitsubishi Denki Kabushiki Kaisha | Fast accessible non-volatile semiconductor memory device |
| JPH0896122A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Data converting device |
| JP2015149108A (en) * | 2014-02-06 | 2015-08-20 | 株式会社半導体理工学研究センター | Semiconductor device and storage device, and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465235A (en) | Non-volatile memory device with a sense amplifier capable of copying back | |
| US5986932A (en) | Non-volatile static random access memory and methods for using same | |
| US7151706B2 (en) | CMIS semiconductor nonvolatile storage circuit | |
| US5914895A (en) | Non-volatile random access memory and methods for making and configuring same | |
| EP0028935B1 (en) | Nonvolatile semiconductor memory circuits | |
| JPH07272490A (en) | Nonvolatile memory device | |
| KR100682173B1 (en) | Nonvolatile semiconductor memory device | |
| TWI228256B (en) | Flash memory device with stable source line regardless of bit line coupling and loading effect | |
| JPH0411953B2 (en) | ||
| JP3137993B2 (en) | Nonvolatile semiconductor memory device | |
| JP2807256B2 (en) | Non-volatile semiconductor memory | |
| US7602641B2 (en) | Method of making a non-volatile memory (NVM) cell structure and program biasing techniques for the NVM cell structure | |
| JPS61117915A (en) | Delay circuit | |
| JPH0212695A (en) | Memory cell and its reading method | |
| JP2573335B2 (en) | Non-volatile memory | |
| JPS5885994A (en) | Memory circuit | |
| JPH07226088A (en) | Semiconductor memory | |
| US7518917B2 (en) | Nonvolatile memory utilizing MIS memory transistors capable of multiple store operations | |
| JPS5922317B2 (en) | semiconductor memory | |
| US5198998A (en) | Erasable programmable read only memory | |
| US20090147577A1 (en) | Non-volatile semiconductor latch using hot-electron injection devices | |
| JPS6223396B2 (en) | ||
| JPS582438B2 (en) | Non-volatile semiconductor memory device | |
| JPH0519239B2 (en) | ||
| JPH01137499A (en) | Non-volatile memory |