JPS587918A - Encoding and decoding device - Google Patents

Encoding and decoding device

Info

Publication number
JPS587918A
JPS587918A JP10585981A JP10585981A JPS587918A JP S587918 A JPS587918 A JP S587918A JP 10585981 A JP10585981 A JP 10585981A JP 10585981 A JP10585981 A JP 10585981A JP S587918 A JPS587918 A JP S587918A
Authority
JP
Japan
Prior art keywords
analog
mode
output terminal
encoding
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10585981A
Other languages
Japanese (ja)
Other versions
JPS6151448B2 (en
Inventor
Kazuya Toyomaki
豊巻 一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP10585981A priority Critical patent/JPS587918A/en
Publication of JPS587918A publication Critical patent/JPS587918A/en
Publication of JPS6151448B2 publication Critical patent/JPS6151448B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/02Reversible analogue/digital converters

Abstract

PURPOSE:To reduce constitutional parts and improve reliability by constituting a titled device so that the constitutional parts can be widely used in common at the operation in both encoding and decoding modes. CONSTITUTION:Since an analog signal compressor AC and an analog signal expander AE are constituted by using common resistors R3-R5 and changeover switches S6, S7 for selecting the quantity of compression and expansion, the number of resistors and alteration switches can be reduced by half in comparison with an ordinary circuit and the number of highly accurate resistors for compression and expansion can be also reduced. Since the device is constituted by a small number of parts, the device is advantageous at the points of cost and spaces and can easily achieve the improvement of reliability of the circuit.

Description

【発明の詳細な説明】 本発明は、アナログ稽)4伊テジタルHp、 qIc 
4↓ト号fヒしたり、デジタル1g−号τアナログ1−
号K(ν号化17たりすることのできる符号化1M号1
01について、装置が符号化モードで使用きjしる場合
と、装輪が復号化モードで使用Jれる場合とにおいて、
装置紅の博成部汁が両モードでの動作1時に人中pc共
用されるような4N成のものとして、構1戎1413品
が少なく、面傷順性でゲ価な付一時化」時化?、、1i
1rを提供できるtうvCすることを目的としてなされ
たものでjりる。
[Detailed Description of the Invention] The present invention provides analog and digital HP, qIc
4↓G No. f hit, digital 1 g- No. τ analog 1-
No. K (ν encoding 17)
Regarding 01, when the device is used in encoding mode and when the wheel is used in decoding mode,
As a 4N configuration in which the device red Hakusei is shared with the human PC at the time of operation in both modes, there are few 1413 items in the structure 1, and it is a temporary one with a high price due to surface damage. Transformation? ,,1i
It was created with the aim of providing TVC that can provide 1R.

符吟1ヒモードと復号化モードとのモード切換により、
アナログ1g吋からデンタル層りへの滲冒II!(以1
;、AI)変換という)動作と、デ/タルイ^拐ρ)ら
アナログ16号への斐萌(以−ト、DA変侠という)動
作とが、11IIIIのデジタル・アナログ1dに識(
以ド、DA斐爬dルという)耐共用するように徊或は几
だrF号号化号化装置gによってCrtxわれるように
することはOl:米〃)らメ41られており、また、N
対比復号化装置dの地組は上のiす1ヒノイズの減少?
目的として、アナログ16号にメ」しでIf紬伸長動F
月を行なう回路自己画を喘えた付時化模号1■1も従来
から知らrtている。
By switching between code mode and decoding mode,
Expansion from analog 1g x to dental layer II! (below 1
; , AI) conversion) and the operation of converting data from digital to analog No.
It has been proposed by Ol: U.S.41 that it be transmitted by the F code encoder g so that it can be shared (hereinafter referred to as the DA code), and also, N
Does the contrast decoding device d reduce the noise above?
As a purpose, if I put it on analog No. 16, I would like to use Tsumugi extension motion F.
It has been known for some time that the time-making model 1■1, which is a self-drawn circuit that performs the moon, has been known for some time.

宮・1図は、アナログイぎ号に対する圧啼伸長啜吐を1
1町えた便来の符号化信号化装置の−・例有り成を77
<すフロック図であυ、この11図において、1はアナ
ログ+= ”号の人力2品子、2はアナログ1g号の出
ノJ端子、DAOけ串雌出力帖のDA変l噂白、OOM
PはILつ較べ、↓、8AH)よみ次比較用しンスタ、
DBげデーメセレクタ、LCiはフノチ回鯖、丁VO+
、1:’*、 tfit簀f、 fE雀11契g箕、A
Cはアナログ15号圧稲di%AEはアナログ1イ号伸
艮器、LDI:i L/ ヘルIq出器、R7はU(抗
、S8 、59ii 七−ド切換スイッチ、SDmlJ
、モード切浜X1ンナび)d′1動回紐回路る。
Figure 1 shows the pressure, extension and ejection for the analog key number.
There are 77 examples of coding and signal converting devices that came to Japan.
<This is a block diagram υ, In this 11 diagram, 1 is analog += ” human power 2 items, 2 is the output J terminal of analog 1g, DA change 1 rumor white of the DAO output book, OOM
P is IL comparison, ↓, 8AH) Read next comparison Instagram,
DB Gedeme selector, LCi is Funochi Kaisaba, Ding VO+
A
C is analog No. 15 pressure rice di% AE is analog No. 1 expansion device, LDI: i L/Hell Iq output device, R7 is U (anti, S8, 59ii 7-do changeover switch, SDmlJ
, Mode Kirihama

第1図に小す便来のR時化fJT号1じkv tp7 
p(おいて・細8VCモード切換悟弓が与えら)l、て
装置が荀−号化モードとなされた’−行VCは、スイッ
チS8がオンの状態、スイッチ89がAノの状綿にな;
jLると共に、DA實戻≠〜D八へへのデジタル1所吟
人力とし−【けf −タセレクタDljの切換えにより
岐、V、比軟78 L/ シスタ」膏BARE・ら出力
されたデジタル(11号が与えられる状態となされる。
Figure 1 shows the R-time fJT No. 1ji kv tp7 that came with a toilet.
p (when the switch S8 is turned on and the switch 89 is turned on) the device is set to the code mode. Na;
At the same time, the digital input from DA to D8 is changed by switching the selector Dlj, and the output digital ( No. 11 will be given.

一方、アナログ16号の人力肩−fiからアナログ1g
号が与えられているレベル演出<4 Ll)では、−t
7″LVC供#Sされた人力のアナログ1ぎ号をレベル
演出器Ll)に設矩さ1しているある属準東[1巳と比
較−)−ることkC、t:す、人力のアナログ1d@の
イe3@レベルQCIL、lじた圧輻丁青報倍号倉さ内
生し、それをアナログ1d号圧Kd 器ACに与えると
共に、緘6を介して符号化信号化装荷vhらのIfmM
清州イg号として出力する。
On the other hand, analog 1g from analog 16 manual shoulder-fi
In the level performance <4 Ll), -t
7''LVC supplied analog number 1 of human power is set to level director Ll). The analog 1d@'s e3@level QCIL is internally generated in the analog 1d@ level QCIL, which is supplied to the analog 1d@ level Kd signal generator AC, and the encoded signal is loaded via the line 6 (vh). IfmM of et al.
Output as Cheongju Ig.

+l’lJ M己した干鰯情報+S号が与えらiするア
ナログ信号LE帰器AOでは、それに人力端子1から供
給されている入力のアナログ16号を、七ノLの信号レ
ベルがレベル演出器LDから供給されている王権t′P
1報信号圧信号Eつで変化されたものとして出力して、
抵抗R7i介し比較器ooupに与える。
+l'lJ M's dried sardine information + S is given to the analog signal LE return unit AO, input analog No. 16 supplied from human power terminal 1 is input to the input analog No. 16, and the signal level of the seventh L is level director LD. The royal power t'P supplied by
Output as changed by the first signal pressure signal E,
It is applied to the comparator ooup through the resistor R7i.

AD変換動作モードにおいて逐次比較型のD変洟1q路
は、 DA変良器DAOからの出力電流が抵抗R7&こ
生じる直圧降下と、アナログ信号圧縮器AOρ・ら出力
されたアナログ1g号の電圧とが等しくなるように、比
較器00MP 、逐次比較用レジスタBl田、データセ
レクタDB%DA変侯5 DAC、スイッチ88などで
傳成された回路部分が動作して、逐次比較用レジスタB
ARからデータバヌ(介してテジタル出カ旧坤が送出さ
れる。
In the AD conversion operation mode, the successive approximation type D converter 1q path is such that the output current from the DA converter DAO is the direct voltage drop caused by the resistor R7, and the analog 1g voltage output from the analog signal compressor AOρ. The circuit part constructed by the comparator 00MP, the register B for successive approximation, the data selector DB%DA, the switch 88, etc. operates so that the register B for successive approximation becomes equal to
A digital output signal is sent from the AR via the data bar.

また、第1図に示す従来の仔時化儂号化装置において、
kA8にモード切換1g号が与えられて装置にが4.I
I号化上− ドとなさtしたユ易自に目、スイッチS9
がオンの状態、スイッチ88がオフの状態V(なさハる
と共に、DAf換姦DAOへのデジタル信号人力として
は、データセレクタpSのν)換えにより、データバス
5をブトして装置に入力されているデジタルイぎ号がラ
ッチ回路脚及びデータセレクタD8會経たデジタル(g
号が与えられる状態となされる。−また、この動作モー
ドにおいて、装置14 vCは巌6紮介し−C伸長情報
信号が与えられており、この耐6を介してラッチ回路り
、O[与えられている伸長清報1g号C」、線7を介し
てアナログイlI号伸長姦絃VC供給される。
Furthermore, in the conventional child code encoding device shown in FIG.
Mode switching No. 1g is given to kA8, and the device changes to 4. I
On the first stage, I turned to switch S9.
is in the on state, and the switch 88 is in the off state. The digital key number is the latch circuit leg and the data selector D8.
The condition is such that a number is given. -Also, in this mode of operation, the device 14 vC is given the -C decompression information signal through the Iwao 6 connection, and the latch circuit is passed through the Iwao 6 connection. , via line 7, the analog II expansion string VC is supplied.

装置が信号化モードとなされた状態において、データバ
ス5を介して装置に与えられたデジタル信号が、ラッチ
回路LO及びデータセレクタpsを経てDA変換器DA
Oへ人力されると、DAf挾器温Oではそれへ人力され
たデジタル信号をアナログ信号lCf、pAして、アナ
ログ出力′[血をスイッチS9を介して電流電圧変換器
IVOK与える。
When the device is in the signal mode, a digital signal applied to the device via the data bus 5 passes through the latch circuit LO and data selector ps to the DA converter DA.
When DAf is inputted to O, the digital signal inputted thereto is converted into an analog signal lCf, pA, and an analog output '[blood is applied to the current-voltage converter IVOK via switch S9.

電流電圧変換器■0からの出力電圧はアナログイg号伸
−&器黛を介してアナログ信号の出力肩千2に出力さり
、るが、アナログ1d刊伸長器吐でtit 、それにm
7を介して与えられている伸長清報信号に16じた伸長
動t′Vをアナログ信号にズ(して卯えるようになされ
ている。
The output voltage from the current-voltage converter ■0 is outputted to the analog signal output shoulder 2 through the analog extender and the output of the analog 1d extender.
The expansion motion t'V, which is 16 times the expansion signal given through the analog signal 7, is subtracted from the analog signal.

第1図に不すに米の符号化榎゛号化4−41&において
、・それのアナログ信号に刈する回路部分は、例えば第
2図に示すようなものとして構成きれている。
In the encoding system 4-41 shown in FIG. 1, the circuit section for converting it into an analog signal is constructed as shown in FIG. 2, for example.

牙2図において、第1図ノドの回路配置の構成部分と対
応する構成部分には、第1図中で使用した図ll11符
号と1lff+−の図1Jl]R号が使ノ1]されてい
る。
In Figure 2, the component parts corresponding to those of the circuit layout in the throat of Figure 1 are marked with the figure ll11 code used in Figure 1 and the figure 1Jl]R number of 1lff+-. .

第2図において、 BAi、jバッファ増幅器、A1%
A5ツチ、R7,R8〜R1gは抵抗器である。
In Figure 2, BAi, j buffer amplifier, A1%
A5, R7, R8 to R1g are resistors.

第2図において、符号化IM号号化瞳が符号化上−ドと
なされた場合圧は、モード切換スイッチ日8かオンの状
態、モード切I!l!IスイッチS9がオフの状態とな
され、′まだ、4−7置が復号化モードとなされた場合
には前記したモード切換スイッチ198.89のオフl
オフの状ia+は前記の硼什とは逆になさJすることは
既述もしたとおりである。
In FIG. 2, when the encoding IM encoding pupil is set to the encoding upper mode, the pressure is the mode selector switch 8 or on, and the mode OFF I! l! If the I switch S9 is turned off and the 4-7 position is still in the decoding mode, the mode changeover switch 198.89 is turned off.
As mentioned above, the off state ia+ is the opposite of the above-mentioned condition.

アナログ信号圧#ll蕗AOと、アナ四グ1g号伸長器
Al11lとは、それぞれ抵抗減艮器と切挾スイッチ文
び壇#A g’sなどにより、同一の回路影線のものと
して構成することができるのであり、第2図中にボされ
ているアナログ16号圧縮器AUとアナログ伯号伸*器
dとは、それぞれ−1−の回路形11鴫のものとして構
成されている。
The analog signal pressure #11 AO and the analog 4G 1g expander Al11l are configured as the same circuit line by using a resistance reducer and a cut-off switch #Ag's, respectively. The analog No. 16 compressor AU and the analog No. 1 decompressor d shown in FIG. 2 are each constructed as a -1- circuit type No. 11.

今、第2図示の回路部@VCおいて、アナログ18号に
対する圧縮I及び伸長型(a伸1)忙6dBとする場合
は、抵抗器R9、RIO、RI4 、 R15の抵抗1
11を、1(9: k(+0=RI4 : RxB=1
 : 1のように退廷すればよく、1だ、圧伸iを12
dBとする11Cは、lJ記の谷抵抗器の抵抗値C拘:
 Hxo=H1< : 1(ss= 6 : 1のよう
換スイッチSlz 、 Stsは、それぞれ駆動回路8
Drc 。
Now, in the circuit section @VC shown in the second diagram, if the compression I and expansion type (a expansion 1) are set to 6 dB for analog No. 18, the resistors R9, RIO, RI4, and R15 are the resistors 1.
11, 1(9: k(+0=RI4: RxB=1
: All you have to do is leave the court like 1, 1, companding i to 12
11C in dB is the resistance value C of the valley resistor in lJ:
Hxo=H1<:1 (ss=6:1) The switching switches Slz and Sts are each connected to the drive circuit 8.
Drc.

8Dreによって、一方の切換えスイッチ(例えばS+
8Dre allows one selector switch (e.g. S+
.

あるいは512)がオフの状態とな式バーだ場合には四
方のスイッチ(例えば8+1あるいは513)がオのの
状態となるようにオン、オフ制御される。
Alternatively, if 512) is in the off state, the four switches (for example, 8+1 or 513) are controlled on and off so that they are in the on state.

そして、 AiJ記のように一万のν月Qスイッチと地
力のuJ[スイッチとのどちらがオンの状態となさ)上
るのかによって、アナログ圧縮器AGあるいtまアナロ
グイ甲長七診A也シておけるl−E縮量あるいは1甲長
量がψノ洟え変更されるのである。
Then, as in AiJ, depending on whether the 10,000 ν month Q switch or the earth power uJ [switch is on or off], the analog compressor AG or the analogue key 7 diagnosis A or The l-E contraction amount or the 1-instep length amount in the ψ is changed.

ところで、1置2図ツバの回路r組直は、モード切換ス
イッチ811 、89中VcDA貧換器DAOの出力電
流が流れるような回路構成のものとして(4成されてい
るから、1史用されている退入換器DAOが峰゛れの出
力インピーダンスがイこ分に人きくない揚上には、モー
ド切換スイッチ8B 、 E!90オン抵抗値やそれの
変化が1置号の変侠梢1表に悪【讐を及ぼL、歪を発生
さぜ俊(にの11.を縁性忙劣化させることになるから
、モード切、J実スイッチ88 、89としては、オン
世抗値が堪めて小さなスイッチ(機撞的スイツナ、電子
的スイッチ)が−シ〉Rされるが、このようなことは、
装置の信和址の囲やコストの血において大きな不利益金
与える。
By the way, the reconfiguration of the circuit R shown in Figures 1 and 2 is based on a circuit configuration in which the output current of the VcDA poor converter DAO flows through the mode selector switches 811 and 89 (4), so it has not been used for one history. When the output impedance of the reversing switch DAO is very unpopular, the mode selector switch 8B, E! 1. If you cause evil L on the table, it will cause distortion and cause damage to Shun. A small switch (flexible switch, electronic switch) is used for the first time, but this kind of thing
The device will give you a big disadvantage in the cost of the equipment and the cost of the equipment.

1fc、第2図ボの回路配置においては、アナログ1g
号に対する圧縮6と伸長器とが蘭ガリに設けられており
、装置が符号比モードで1史用される場合と復号化モー
ドで使用される場合とVCおいて、用鰯d源と1中長器
とにおけるーhのもののみが虫υ1′「状態となされ、
他方のものが不動作の状態とlさノするのであるが、圧
権器と仲良I!Jとは11え述のように同一の悄成形帖
のものであるから、第2図ボの回路I¥宵のようK 1
kll−構成の2組の回路を備えていて、しρ・も、そ
れの−)yのものだけしρ11組しないというのでは回
路構成上に無駄が多いということも問題となる。
1fc, in the circuit layout shown in Figure 2, analog 1g
A compressor and an decompressor for the code are provided in Rangari, and when the device is used in the code ratio mode and when the device is used in the decoding mode, Only those with -h in the long organs are made into the state of insects υ1',
The other is in a state of inactivity, but the oppressor and the oppressor are friends! Since J and J are from the same paperback as mentioned in 11, the circuit I in Figure 2 is similar to K 1.
If two sets of circuits with a kll-configuration are provided, and only the -)y circuits are provided, and no ρ11 set is provided, there is a problem in that there is a lot of waste in the circuit configuration.

本発明は、第1図及び72図を多層してh分明しfc促
米の符号化復号化装置における上述のよりな問題点のな
い符号化復号化装置2提供するものであって、以−ト、
本発明のN化上狽号化装Wの貝トド的l内谷を添付図面
を一照して詳細に祝明する。
The present invention provides an encoding/decoding device 2 which is free from the above-mentioned problems in the encoding/decoding device for promoting fc by multilayering FIG. 1 and FIG. to,
The details of the shell-like sea lion of the N-formation W of the present invention will be described in detail with reference to the accompanying drawings.

第6図は、本発明の符号化復号化装置の一夾〃〜〒1・
様のものの!l!部のII力路図であり、この1・6図
において、既述した。1′1凶及び第2図丁の回路配置
における燵成部汁と灯心するfi4成都汁にtよ、第1
図位1−声第2図中で使用した図面符号と1rrl−の
図面4+号金14 している。
FIG. 6 shows one part of the encoding/decoding apparatus of the present invention.
Of yours! l! This is a part II force path diagram, which has already been described in Figures 1 and 6. 1'1 in the circuit layout of the 2nd diagram and the fi 4 Chengdu soup with the wick, the 1st
Drawing number 1 - Voice number 2 The drawing code used in the figure and 1rrl - drawing 4 + number 14 are included.

76図において、1にEアナログ信号の人力端子、2は
アナログ信号の出力端子、DACはDA変1実器、イツ
チである。
In Fig. 76, 1 is a manual terminal for the E analog signal, 2 is an output terminal for the analog signal, and DAC is a DA converter.

DAf侯Q DAOの鑞流出力喘子ンと、アナログ適化
の出力端子2との間VCは、抵抗1(3〜R6の直列接
続回路からなゐ第1の抵抗回路網1<Bが設けられてふ
・ジ、17’c、アナログ1g号の人力端子1とアナロ
グ信号の出方端子2との間vc its 抵抗R1と抵
抗H2との直列接続回路h・らなる刃・2の抵抗回路網
hbが設けられている。
A first resistor network 1<B consisting of a series connection circuit of resistors 1 (3 to R6) is connected between the DAF Hou Q DAO solder flow output terminal and the output terminal 2 of the analog optimization. Terafu Ji, 17'c, VC between analog 1g's human power terminal 1 and analog signal output terminal 2. Series connection circuit of resistor R1 and resistor H2 h. A net hb is provided.

また、 DA変侯器DAOの′−流流出端端子9、モー
ド切換スイッチ=1介して比軟器0014Pへ接続δれ
・・・5、(−ド切菌スイッチ81で介1−゛てλ・2
のIsV・・ミ(、、’4A!・1)14転ノ(ツノl
;→子しCす孫し記される。
In addition, the terminal 9 of the DA converter DAO is connected to the converter 0014P via the mode selector switch 1.・2
IsV...mi(,,'4A!・1) 14 turn (tsuno l)
;→Children and grandchildren are written down.

・ul A+’、のA′2の噌・λmi!iAzの非反
転入力端子は接地さ7L−でおり、゛また第2の1・−
幅器A2の出方端子は抵抗R5と抵抗R6との接続点に
接続さねている。h+s記した宮・2の増幅器A2の反
転人力端子と、第2の抵抗回路網RJこおける抵抗R+
と抵抗1+2との接続点との間には、モード切換スイッ
チS2 、83 、84が1白夕目的に接続されている
・ul A+', A′2 of ・λmi! The non-inverting input terminal of iAz is grounded 7L-, and the second 1.-
The output terminal of the width switch A2 is connected to the connection point between the resistor R5 and the resistor R6. The inverting terminal of the amplifier A2 marked with h+s and the resistor R+ in the second resistor network RJ
Mode changeover switches S2, 83, and 84 are connected between the connection point of the resistor 1+2 and the resistor 1+2.

モード切換スイッチ81〜S5において、モード切換ス
イッチ82 、84 、 S5t’lj、装置が′R号
化モードとなされた時にオンの状態、装置が復号化モー
ドとなされた時にオフの状態とlさ7t1  また、モ
ード切換スイッチ81.83は、装置が符号化モードと
なされた時VCオフの状a、91&が復号化モードとな
された時罠オンの状態となされる。
Among the mode changeover switches 81 to S5, the mode changeover switches 82, 84, and S5t'lj are in an on state when the device is in the 'R encoding mode, and in an off state when the device is in the decoding mode. Further, the mode changeover switches 81 and 83 are in a state where the VC is off when the device is in the encoding mode, and are in a trap-on state when the device is in the decoding mode.

前bピした谷七−ド切換スイッチS1〜S5のオン。Turn on the valley 7-domain selector switches S1 to S5 that were previously selected.

オフ動作は、モード切換スイッチの駆動回路aI)+n
によって1lI14 御されるのである。
The OFF operation is performed by the drive circuit aI)+n of the mode changeover switch.
It is controlled by 1lI14.

71の増幅器A1の非反転入力端子は接堆ぎ九でb゛す
、また、その反転入力晦子はt冴ア+St−たモード°
   ” との接続点に接続されており、さらに、それ
の出方端子はアナログ1g号の出方端子2に接続されて
いる。
The non-inverting input terminal of the amplifier A1 of 71 is in the positive mode, and its inverting input terminal is in the positive mode.
”, and its output terminal is connected to the output terminal 2 of analog No. 1g.

モード切換スイッチS2とモード切換スイッチssスイ
ッチS7が接続されており、また、前記しfC接切切換
イッチの駆動回路91)r VCよってそれのオン。
The mode changeover switch S2 and the mode changeover switch ss switch S7 are connected, and the drive circuit 91)r of the fC contact changeover switch described above is turned on by the VC.

オフ動作か市り御される。また、駆動回wrSDrは選
択切換回路5ffbから与えられる信号によって動作が
制御される。
Off operation or market control. Further, the operation of the drive circuit wrSDr is controlled by a signal given from the selection switching circuit 5ffb.

さて、第6図に下す回路配置は、装置が符号化モードで
動作している状衿においては、第4図に不すよつな回路
で衣ゎされるものとなり、また、装置が復号化モードで
動作している状態に2いては第6図に示すような回路で
表わされるものとなる。
Now, when the device is operating in the encoding mode, the circuit layout shown in FIG. 6 will be covered by a circuit different from that shown in FIG. When operating in mode 2, the circuit is represented by a circuit as shown in FIG.

第4図示の回路と22図示の回路とを対比すると、24
図中における抵#jLRaが第2図中の抵抗+<7と対
応し、また、刃・4図中の抵抗f(s 、 R4,Ra
とスイッチ86.87&び」′2の増幅器A2などで構
成される部分が、第2図中で抵[Rs〜)(13及びス
イッチ810 、811ならびに増1晦iA4などで構
成されているアナログ信号圧縮器AOと対応し、ざらに
、オ・4図中の抵抗R1,R2と第1の増−器All’
tllkとによって構成される部分が、第2図中のバッ
ファ増11私器混と対応している。
Comparing the circuit shown in Figure 4 and the circuit shown in Figure 22, 24
Resistance #jLRa in the figure corresponds to resistance +<7 in Figure 2, and resistance f(s, R4, Ra
In FIG. 2, the part consisting of the amplifier A2, switches 86, 87 & 2, etc. is connected to the analog signal consisting of the resistors [Rs~) (13, switches 810, 811 and the amplifier A4, etc. Corresponding to the compressor AO, roughly speaking, the resistors R1 and R2 in Figure 4 and the first amplifier All'
tllk corresponds to the buffer increase 11 private unit mix in FIG.

また、第5図示の回路と第2図下の回路とを対比すると
、第5図中の抵抗R6と3・2の増幅器A2とからなる
構成部分が1−2図中で増1lvI8器A3と抵抗上(
8とによって偶成されている′I4tηを緘圧変侯器I
VOと対応し、また、第5図中で抵抗器〜H1とスイッ
チS11 、87及び第1の増幅器A1とによって構成
されている部分は、第2図中で抵#jER14〜R1δ
とスイッチ812 、813及び増幅器ASなどで構成
されているアナログ信号伸長器A凹と対応している。
Also, when comparing the circuit shown in Figure 5 with the circuit at the bottom of Figure 2, the component consisting of the resistor R6 and the 3.2 amplifier A2 in Figure 5 is replaced by the amplifier A3 in Figure 1-2. On resistance (
8 and the pressure transformer I
The part corresponding to VO and constituted by the resistor ~H1, the switches S11, 87, and the first amplifier A1 in FIG. 5 is the resistor #jER14~R1δ in FIG.
This corresponds to the analog signal expander A, which is composed of switches 812 and 813, an amplifier AS, and the like.

さて、本発明の符号化復号化装置が符号化モードで動作
している場合の等価回路tl−ホす第4図を参照して、
第1の41隔5Alの出力電圧をVinとし、第2のJ
曽陽器A2の出力直圧をVoutとし、また、抵抗R:
l−1(sの抵抗値をR3−R5とし、さらに、説明を
簡単にするために、第2の41帳器A2の人力インピー
ダンスと1冑幅度とが共に部分に大きく無限大とみなせ
るものとすると、オ・4図中のアナログ信号圧縮器AO
における配圧利得GVi、 G=剋と    (υ 1n (1)式で与えられるが、今、スイッチS6がオン、―
≠−一へ87がオフしている状輻における利得をGaと
すると、     Ga −−−LL−・(21&十R
3 利得Gaは(2)式のようIcボされる。
Now, with reference to FIG. 4, which shows an equivalent circuit tl-ho when the encoding/decoding apparatus of the present invention is operating in encoding mode,
The output voltage of the first 41 intervals 5Al is Vin, and the second J
Let Vout be the output direct pressure of Soyōki A2, and resistor R:
Let the resistance value of l-1(s be R3-R5, and furthermore, to simplify the explanation, it is assumed that the human power impedance of the second 41-meter device A2 and the 1-arm width are both large and can be regarded as infinite. Then, the analog signal compressor AO in Figure 4
The pressure distribution gain GVi, G=剋 and (υ 1n) is given by the equation (1), but now that the switch S6 is on, -
≠ −1 If the gain in the state where 87 is off is Ga, then Ga −−−LL−・(21 & 10R
3 The gain Ga is given by Ic as shown in equation (2).

また、スイッチS7がオン、スイッチS6がオフしてい
る状態におけるアナログ信号IE湖器AOの利得(+1
−Gl)とすると、利得Gl)は次の(6)式で示され
る。
Also, the gain (+1
-Gl), the gain Gl) is expressed by the following equation (6).

Gl)=−1u玉仁、、、  (6) 1文3 前記した利得Gl)と利得aaとの比をGoとすると、
G。
Gl) = -1u Tamani, (6) 1 sentence 3 If the ratio between the gain Gl) and the gain aa mentioned above is Go,
G.

は次の(4)式でボされるものとなる。is given by the following equation (4).

Go =Gb  ==  RI  R4・R4+R1、
、<4)Ga         R5−Rs それで1.第4図に示されているアナログ信号十#1A
OK例えば12dB(4倍)の王@sf’F−を行なわ
せようとする場合には、GO=4となるように、なた、
例えば6dB(2倍)のEE縮動作を行なわせようとす
る場合にはGo=2となるように、抵抗R8〜Rsの抵
抗値R3〜Rsfそれぞれ選定すれば、必要な圧kal
を有するアナログ信号圧m器mlが容易に構成できるこ
とL明らかである。
Go = Gb == RI R4・R4+R1,
, <4) Ga R5-Rs So 1. Analog signal #1A shown in Figure 4
OK, for example, if you want to perform a 12 dB (4x) king@sf'F-, you should use a hatchet so that GO=4.
For example, when attempting to perform an EE compression operation of 6 dB (2 times), by selecting the resistance values R3 to Rsf of the resistors R8 to Rs so that Go=2, the required pressure kal
It is clear that an analog signal pressure device ml having ml can be easily constructed.

J−4図中のアナログ1ぎ号圧権器AOを膠層して説明
したスイッチ86 、87の切換えによる回路の利得の
変化及び利得の比は、本発明の符号化復号化装置が復号
化モードで動作している場合の尋価回路中に示されてい
るアナログ信号伸長4超についても同イ永なものとして
示されるのであり、アナログ信号伸長4憇における伸長
量も、抵抗R8−R5の抵抗値R3〜R5をそれぞれ適
首に選定することにより19に費のように設定できる。
The change in the gain of the circuit and the ratio of the gains due to the switching of the switches 86 and 87, which are explained by referring to the analog single-signal power converter AO in Fig. J-4, are decoded by the encoding/decoding device of the present invention. The analog signal expansion 4 or more shown in the circuit when operating in this mode is also shown as being permanent, and the amount of expansion in the analog signal expansion 4 is also the same as that of the resistors R8-R5. By appropriately selecting the resistance values R3 to R5, they can be set to 19.

次に、抵抗R3〜R5の抵抗+1fiRs〜R5の渕建
の一例について説明する。本発明の符号化信号化装置に
おけるアナログ信号圧縮器ACとアナログ信号伸長器A
Eとの回路において、抵抗R3の抵抗値R3と抵抗R1
iの抵抗値R5とが等しく選定された場合には、スイッ
チS6とスイッチS7との何れのスイッチがオンの状態
となされても、それに接続される増幅器の反転入力端子
倉駆動するインピーダンスが等しくなり、1ilIll
s器の人力バイアスvt流やスイッチのリーク電5流な
どが回路の特性に影響しなくなるという利点が得られる
ので、前記の抵抗R3,R5の抵抗値を尋しく選んで、
)ta = Ra = R・・ のとし、例えば、12
1iBの圧伸を行なうことのできる回路?構成する場合
を考えると、この場合におけるGOは4であるから、(
4)式からR4=Rという関係が得られる。すなわち、
抵抗R3〜R5の抵抗値R3〜R5勿すべて同じ値Rに
すると、 12dBO圧伸を行なうことのできる圧縮器
AO及び伸長4絋を容易に構成できることKなる。そし
て、同一の抵抗値を有する抵抗器は簡単に得られ易く、
温度係数も揃え易いから、得られ易い低すし指lI!−
用いて待トヒの反灯なLEM拳伸長ムが谷J4に得ら/
’Lるのである。
Next, an example of the resistance of resistors R3 to R5+1fiRs to R5 will be explained. Analog signal compressor AC and analog signal expander A in the encoding signal encoding device of the present invention
In the circuit with E, the resistance value R3 of the resistor R3 and the resistor R1
If the resistance values R5 of i and R5 are selected to be equal, no matter which of the switches S6 and S7 is turned on, the impedance driving the inverting input terminal of the amplifier connected to it will be the same. , 1illIll
Since this has the advantage that the circuit characteristics are not affected by the manual bias Vt current of the S unit or the leakage current of the switch, the resistance values of the resistors R3 and R5 are appropriately selected.
) ta = Ra = R..., for example, 12
A circuit that can perform 1iB companding? Considering the case of configuring, GO in this case is 4, so (
4) From the equation, the relationship R4=R can be obtained. That is,
Of course, if the resistance values R3 to R5 of the resistors R3 to R5 are all set to the same value R, it is possible to easily construct a compressor AO and an expander AO capable of performing 12 dBO companding. And resistors with the same resistance value are easily obtained,
The temperature coefficient is also easy to match, so it's easy to get low sushi! −
Using this, the LEM fist extension of Machitohi was obtained by Tani J4/
'L is going.

26図にかした本発明の一実へ東(求のものK i?い
てtよ、DAv侯器DAO(D電流出力端子9と比軟器
00MPとの間に、符号化モード時VCオンの伏線、1
M号1にモード時VCオフの状、轢となさ?Lるモード
切戻スイッチ85kltけているが、比較<m OiJ
Ml’の人力インピーダンスが光分に筒い場合には、ス
イッチs!+を省略して、IlA変@ di DAOの
酸(nt出出力壬子9比較600MPとを直栄に接続し
て本発明が実施さルてもよい。
Towards the fruit of the present invention as shown in Figure 26, there is a connection between the DAV terminal DAO (D current output terminal 9 and the converter 00MP that turns on the VC in the encoding mode). Foreshadowing, 1
VC is off when in mode on M No. 1, is it a problem? The L mode switch is set to 85klt, but compared to <m OiJ
If the human power impedance of Ml' is too large for the light beam, switch s! + may be omitted and the present invention may be practiced by connecting the IlA @ di DAO acid (nt output power 9 comparison 600 MP) to Naoe.

壜だ、76図に/J<す実地態様のものでは、 LEd
a伸侵舖の切換えが1段でおるが、本発明の央りに肖っ
ては)F6図に7I<すよう[、!iの抵抗回路網Kd
における直列接続されている抵抗器の個欽會噌カ11シ
て、その各抵抗aム〜Rss 41J−間の接続点と接
続禮10との間にスイッチSx〜8Zを設けることによ
り、圧縮伸艮倉をS設に切換えることができるようにす
ることもでらる。
It is a bottle, as shown in Figure 76.
The switching of the a extension and invasion is done in one stage, but in the middle of the present invention) as shown in Fig. 7I [,! Resistor network Kd of i
Compression/expansion can be achieved by providing switches Sx to 8Z between the connection point between each resistor am to Rss 41J- and the connection 10 for the individual resistors connected in series in the resistor circuit 11. It is also possible to make it possible to switch the warehouse to an S configuration.

また、本発明の符号化偏号化装置に刈して俵叔個のアナ
ログイぎ刊を選択的に入力させるのには、アナログ信号
の入力ZM子1とアラ−ログ信号の出力端子2と第1の
1=J1幅器A1の反転入力端子との間の部分の回路構
成を1タリえば刃・7図eこ例乃くするようなものシC
変更して、4=帖明を大猟すればよい。A′7図におい
て、la 、 InはスH加された入力端子、Rla 
、 t<za。
In addition, in order to selectively input the number of analog first editions to the encoding/decoding device of the present invention, it is necessary to input the analog signal input ZM terminal 1 and the output terminal 2 of the alarm log signal. The circuit configuration of the part between the first 1=J1 and the inverting input terminal of the width switch A1 is as shown in Figure 7.
Just change it to 4 = Big Hunt for Chomei. In Figure A'7, la and In are the input terminals to which H is applied, and Rla
, t<za.

Ran 、 Rznなどは追加芒れた抵抗、84a 、
 S4nなどkr iu〃1)さ7Lfcスイツチであ
る。なふ・、この1−7図1c 7Rす人力信号の切換
回路V(つい“rl−、j契紬昭55−41B66号の
明細誉の記載事項を参照されるとよい。
Ran, Rzn, etc. are additionally awned resistance, 84a,
S4n etc. kriu〃1)S7Lfc switch. Nafu, this 1-7 Figure 1c 7R manual signal switching circuit V (for reference to "rl-", please refer to the description in the specification of No. 55-41B66).

以上、詳細に説明したところから明らかなように、本発
明の符号化償化上装−゛を」1、アナログ信号の圧縮4
とI’l’長器とが共通の増幅器や抵抗器を用いで構成
されるようになされているので、従来回路に比べて増幅
器やlJ(抗姦の個数が半減でき、また、当然のことな
がら1」:稲伸長のための尚梢1屍金安求される抵抗器
の数も少ない。
As is clear from the detailed explanation above, the encoding and compensation overlay of the present invention is described in detail below.
Since the I'l' and I'l' length devices are configured using common amplifiers and resistors, the number of amplifiers and I'l' length devices can be halved compared to conventional circuits, However, the number of resistors required is also small.

このように、本発明装置1よ少ない部品点数で構成でき
るので、コスト而やスペースのlで4g−オリなことは
勿嗣、回路の1d順性の向上も容易VC4成で増ll!
l器のオフセット#4贅が必要とされるが、本発明装置
ではそれらの一瞥1同所が必然的t′ζ少なくなるので
、本@明装置では1M造上のコストや侶鴇性の面でも有
利なことは明らかである。
In this way, since the device of the present invention can be constructed with a smaller number of parts than the device 1 of the present invention, it is not only 4G-original in terms of cost and space, but it is also easy to improve the 1D conformity of the circuit and increase it by VC4 formation!
1 offset #4 is required, but in the device of the present invention, those glances at the same place are necessarily reduced t'ζ, so the present device reduces the cost of 1M construction and the ease of installation. But the advantages are clear.

代れるX流が増幅器や比較器の人力〕(イアス観流だけ
で、その11R値は非常圧小さいから、その電流トスイ
ッチのオン抵抗値とによって発生する歪は、殆んどあら
ゆる場合に無択できる程r(小さく、全く問題&てなら
ない、したがって、前記のスイツ部品の使用が口J龍と
なる。そして、これらのスイッチはオンの状態時に、す
べて増幅器のイマジナル ショート ポイントで使われ
ることVCなり、電圧が加わらないのでスイッチの駆動
I!21路も簡単な構成のもので膚むという利点が得ら
れる。
The X current that replaces this is due to the manual power of the amplifier or comparator. (It is small enough to be selected, so it is not a problem at all. Therefore, the use of the above-mentioned switch parts becomes a problem. And, when these switches are in the on state, they are all used at the amplifier's imaginary short point VC. Since no voltage is applied, the switch drive I!21 path has the advantage of having a simple configuration.

?倍禎住などに讃れた符号化OI号化上置金谷易、かつ
、安価に従供することかで自る。
? It is possible to use the encoding OI encoding method praised by Beneiju and others, and to provide it at a low cost.

【図面の簡単な説明】[Brief explanation of drawings]

A′1図及びA・2図は従来装置のブロック図及び回路
図、26図は本発明の符号化復号化装置の一実施態様の
ものの要部の回路図、第4図及び第5図はオ6図示の装
置のも異なるモード時における寺価回路図、26図及び
オフ図は本発明44e置くおける質形信成部分の回路図
である。 1・・アナログ信号の入力端子、2・・アナログ信号の
出力端子、AO・・デジタル11!1号FE絹器、社・
・・アナログ1J号伸長器、 DAC・DA変換器、O
OMP・・比較器、sAR,・・逐次比較用レジスタ、
LO・ラッチIgI略、困・・・データセレクタ、  
IVO・・・電滝亀出変洟器、 811mドtJI侠X
イツ4、Bb、 87 、 S1o 〜Sla・・−圧
341v郡換Xイソナ、h+ 〜RI8 、 Rla 
、 Rln 、 R2a 、 R211・44 K、5
)OL・遣損すノ侠回跪、 待杵出顔入 日本ビクタ一体式云江 代坤人 升坤士 坪回牟生 15 手続補正書(自発) 昭和56年 7月3 Q +1 41Qi56年特杵願第105859 号2、発明の名
称 符号化復号化装置 3、補正をする者 中illとの関係  特  許   出願人4、代理人 「2.特許清水の軛囲
Figures A'1 and A.2 are block diagrams and circuit diagrams of conventional devices, Figure 26 is a circuit diagram of essential parts of an embodiment of the encoding/decoding apparatus of the present invention, and Figures 4 and 5 are The circuit diagrams of the device shown in Fig. 6 are also in different modes, and Figs. 1...Analog signal input terminal, 2...Analog signal output terminal, AO...Digital 11! No. 1 FE Silkware, Company...
・・Analog No. 1J expander, DAC/DA converter, O
OMP...Comparator, sAR,...Successive approximation register,
LO/latch IgI omitted, trouble...data selector,
IVO... Dentaki Kamide Henshoki, 811m do tJI Kyou X
Itsu 4, Bb, 87, S1o ~ Sla...-Pressure 341v group exchange X isona, h+ ~ RI8, Rla
, Rln, R2a, R211・44 K, 5
) Office lady and loser no chivalry kneels, Tachiki comes out, Japan Victor integrated type Yunoji konjin Masukonshi Tsubo Kaimuo 15 Procedural amendment (voluntary) July 3, 1988 Q + 1 41 Qi 1956 special request No. 105859 No. 2, Name of the invention Encoding/decoding device 3, Relationship with the person making the amendment (ill) Patent Applicant 4, Agent ``2.

Claims (1)

【特許請求の範囲】[Claims] 符号化モードと復号化モードとを切叫えるモードvJ侯
回路によるモードの切洟えに応じてそれ挙ぞれ行なわれ
る符号化モードでの14[のアナログ・デジタルf換動
作と、復号化モードでの装置のデジタル・アナログff
i動作とが、111111のデジタル−アナログ1[器
を共用して行なわれるようになされており、また、前B
己し九2つの変換動作モードの内の少なくとも一方の変
換動作モードにおいて、アナログ16号の圧縮伸長動作
がイTなわtLうるようなものとして偶成されている符
号化頷号化装筐であって、アナログ・デジタルf換器の
アナログ電流出力端子と84首のアナログ信号の出力端
子との間eC少なくとも4本の抵抗器を直タリ接続した
第1の抵抗回路#I′IC設け、また、前記した装置の
アナログ信号の出力端子と装置のアナログ1d号の入力
端子との間に24の抵抗器を直夕1」接続したJ−2の
は仇回路網を接続し、+jiJM己した第2の抵抗1」
路網にお幻る2本の抵抗器の接続点と第1のJW幅器の
反転入力端子との同VC,符列化モード時VCオンの状
鴫、復号化モード時にオフの状舷となされるスイッチン
グ手段を設νJ1  さらに、AiJAピした第1の1
g1呪脂はそハ、の非反転入力端子を接地すると共に、
それの出力端子(ll−装置のアナログ信号の出力端子
に接続し、さl−)に菫だ、デジタル・アナログf洟器
のアナログ班?飛出力端子を、4gf−号化モード時に
オンの状独、漬け化モード時にオフの状態となされるス
イッチング手段を介して比較gi K 成続すると共V
C,符号化モード時にオフの状態、復号化モード時にオ
ンの状態となさ1するスイッチング弁段を弁して72の
壇11届器の)X転人力鰯子ンこ接続し、I]’+J 
adの第2の増幅器はそtしの非反転入力端子が歳との
接続点に接続され、−*7′c、前記したオ]のJ冑幅
器の反転入力端子と第2の増幅器の反転入力端子との同
VC1第1の増幅器の反転入力端子しこ]&J光サレテ
いで、符号化モー ド時にオフの状態、使弓化モード時
にオンの状態とlさノするスイッナンダ中段と、第2の
増幅器の反転入力瑚子&C朕統さノIていて、符号化モ
ード時にオンの状XS、+W号時化−ド時にオフの状、
四となされるスイッテンダ手段た第1の14に抗回路網
において、AiJ M[: L−fcλ′1の1d1隔
器の出力端子と、前記し、たA−2の傳幅器の出/j1
4子との間に+&夕1」接続さハてい6↑、11叔の)
LE仇4のしてなるイ守号化復号化44酋
14 analog/digital f conversion operations in the encoding mode and the decoding mode, which are performed in accordance with mode switching by the vJ Hou circuit, respectively. Digital/analog ff of equipment in
i operation is performed by sharing the digital-analog 1 device of 111111, and
9. An encoding/encoding device configured to perform analog 16 compression/expansion operations in at least one of the two conversion operation modes, A first resistor circuit #I'IC in which at least four resistors are connected in direct tandem is provided between the analog current output terminal of the analog/digital f converter and the output terminal of the 84 analog signals; 24 resistors are connected directly between the analog signal output terminal of the device and the analog 1d input terminal of the device. 1"
The same VC between the connection point of the two resistors appearing in the network and the inverting input terminal of the first JW width converter, the VC is on in the encoding mode, and the VC is off in the decoding mode. In addition, a switching means is provided for νJ1.
As well as grounding the non-inverting input terminal of g1,
Its output terminal (connected to the output terminal of the analog signal of the device, and connected to the analog signal output terminal of the device) is the violet, the analog section of the digital/analog device? When the jump output terminal is connected via a switching means that is in the on state in the 4gf coding mode and in the off state in the dipping mode,
C. Valve the switching valve stage which is off in the encoding mode and on in the decoding mode, and connect the 72 stage 11 transmitter)
The non-inverting input terminal of the second amplifier of ad is connected to the connection point between the amplifier and the inverting input terminal of the J booster of -*7'c, mentioned above. The inverting input terminal and the inverting input terminal of the first amplifier of VC1 are the same as the inverting input terminal of the VC1 first amplifier. The inverting input of the 2nd amplifier is connected to the power supply terminal, and the on state is XS when the encoding mode is on, and the off state is when the +W mode is used.
In the first 14 resistor network, the switcher means made of 4 are connected to the output terminal of the 1d1 divider of AiJ M[: L-fcλ'1 and the output terminal of the amplifier of A-2
There is a connection between the 4 children and the 11th uncle)
LE Enemy 4's Secret Encryption and Decryption 44
JP10585981A 1981-07-07 1981-07-07 Encoding and decoding device Granted JPS587918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10585981A JPS587918A (en) 1981-07-07 1981-07-07 Encoding and decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10585981A JPS587918A (en) 1981-07-07 1981-07-07 Encoding and decoding device

Publications (2)

Publication Number Publication Date
JPS587918A true JPS587918A (en) 1983-01-17
JPS6151448B2 JPS6151448B2 (en) 1986-11-08

Family

ID=14418704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10585981A Granted JPS587918A (en) 1981-07-07 1981-07-07 Encoding and decoding device

Country Status (1)

Country Link
JP (1) JPS587918A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130625A (en) * 1987-10-30 1989-05-23 Internatl Business Mach Corp <Ibm> Converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130625A (en) * 1987-10-30 1989-05-23 Internatl Business Mach Corp <Ibm> Converter

Also Published As

Publication number Publication date
JPS6151448B2 (en) 1986-11-08

Similar Documents

Publication Publication Date Title
US4491825A (en) High resolution digital-to-analog converter
CA1177966A (en) High resolution digital-to-analog converter
EP0102609B1 (en) Digital-analog converter
US6621440B2 (en) Digital to analogue converter
US5619203A (en) Current source driven converter
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
US6466149B2 (en) Apparatus and method for digital to analog conversion
EP1738466B1 (en) Digital to analogue converters
US5349353A (en) Method and apparatus for mixed analog and digital processing of delta modulated pulse streams including digital-to-analog conversion of a digital input signal
EP1465347B9 (en) Monotonic precise current DAC
JP2003224477A (en) D/a converter circuit and portable terminal device, and audio unit having the same
US6191720B1 (en) Efficient two-stage digital-to-analog converter using sample-and-hold circuits
JPH01158823A (en) Digital-analog converter with switching function compensation
JPH05235771A (en) Multiplication digital/analog conversion circuit
JPS587918A (en) Encoding and decoding device
JP2004336772A (en) Resampling of element unit for digital-to-analog converter
JPH0621814A (en) Digital-to-analog converter provided with precise linear output for both positive and negative input values
KR20020064321A (en) Digital-to-analog converter
JP2002050966A (en) Da converter
KR100454860B1 (en) Digital-to-analog converter
JPS636170B2 (en)
JP2585395B2 (en) Impedance conversion circuit for multi-bit digital word signal in separated transmission line
US6768372B2 (en) Analog filter architecture
JP3219213B2 (en) Analog digital conversion circuit
JP2001077693A (en) Multi-output digital-analog converter