JPS5872339A - 電源切換回路 - Google Patents
電源切換回路Info
- Publication number
- JPS5872339A JPS5872339A JP56170431A JP17043181A JPS5872339A JP S5872339 A JPS5872339 A JP S5872339A JP 56170431 A JP56170431 A JP 56170431A JP 17043181 A JP17043181 A JP 17043181A JP S5872339 A JPS5872339 A JP S5872339A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- load
- circuit
- switching circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電源切換回路に係り、特に負荷に与えられる
定電圧源の切換回路の改良に関する。
定電圧源の切換回路の改良に関する。
第1図は従来の電源切換回路を示している。この電源切
換回路は、定電圧源2に接続される負荷4.6に対して
その定電圧の印加を選択的に切換えるスイッチングトラ
ンジスタ8.10が直列に接続されている。即ち、スイ
ッチングトランジスタ8又は10が飽和に至る制御電圧
をべ−、スに形成された制御入力端子10.12に与え
ることにより、負荷4又は6の非電源側端子をほぼ基準
電位点レベルに低下させ、各負荷4又は6に選択的に定
電圧源2を供給するものである。
換回路は、定電圧源2に接続される負荷4.6に対して
その定電圧の印加を選択的に切換えるスイッチングトラ
ンジスタ8.10が直列に接続されている。即ち、スイ
ッチングトランジスタ8又は10が飽和に至る制御電圧
をべ−、スに形成された制御入力端子10.12に与え
ることにより、負荷4又は6の非電源側端子をほぼ基準
電位点レベルに低下させ、各負荷4又は6に選択的に定
電圧源2を供給するものである。
このような電源切換回路では、各負荷4.6の負荷電流
が大きい場合、それに比例してスイッチングトランジス
タ8.10自体の電流容量及びベース入力も増加させる
必要がある。また、負荷4.6が直列に挿入されている
ため、第2図に示すように各負荷4.6に対して負荷電
流通流時スイッチングトランジスタ8又はIOの導通時
におけるインピーダンス(共通インピーダンス)16が
挿入され、負荷4.6における回路によってはその特性
に悪影響を及ぼす場合がある。しかも、このインピーダ
ンス16による電力消費も無視できないものである。
が大きい場合、それに比例してスイッチングトランジス
タ8.10自体の電流容量及びベース入力も増加させる
必要がある。また、負荷4.6が直列に挿入されている
ため、第2図に示すように各負荷4.6に対して負荷電
流通流時スイッチングトランジスタ8又はIOの導通時
におけるインピーダンス(共通インピーダンス)16が
挿入され、負荷4.6における回路によってはその特性
に悪影響を及ぼす場合がある。しかも、このインピーダ
ンス16による電力消費も無視できないものである。
この発明の目的は、電流の供給を切換えるスイッチング
トランジスタへの負荷電流の通流を抑制して消費電力の
低減とともに負荷における回路との干渉等、特性への悪
影響を除いた電源切換回路の提供にある。
トランジスタへの負荷電流の通流を抑制して消費電力の
低減とともに負荷における回路との干渉等、特性への悪
影響を除いた電源切換回路の提供にある。
この発明は定電圧出力を発生する定電圧源と、この定電
圧源に接続され前記定電圧出力が供給される複数の負荷
と、前記定電圧源に対して並列に接続されるとともに、
外部制御信号がベース入力として与えられるスイッチン
グトランジスタとを具備したことを特徴とする。
圧源に接続され前記定電圧出力が供給される複数の負荷
と、前記定電圧源に対して並列に接続されるとともに、
外部制御信号がベース入力として与えられるスイッチン
グトランジスタとを具備したことを特徴とする。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第3図はこの発明の電源切換回路の実施例を示している
。図において、外部電源供給端子2oには外部電源より
電圧Vccが印加され、この電圧Vccは定電圧源を構
成するツェナーダイオード22又は24に抵抗26又は
28を介して印加されている。各ツェナーダイオード2
2.24には個別に負荷30.32が並列に接続されて
いる。負荷30.32は能動素子を持つ回路を含んでい
る。
。図において、外部電源供給端子2oには外部電源より
電圧Vccが印加され、この電圧Vccは定電圧源を構
成するツェナーダイオード22又は24に抵抗26又は
28を介して印加されている。各ツェナーダイオード2
2.24には個別に負荷30.32が並列に接続されて
いる。負荷30.32は能動素子を持つ回路を含んでい
る。
そして、ツェナーダイオード22.24には個別にスイ
ッチングトランジスタ34.36が並列に接続され、こ
のトランジスタ34.36のベースには制御入力端子3
8.40が形成されている。
ッチングトランジスタ34.36が並列に接続され、こ
のトランジスタ34.36のベースには制御入力端子3
8.40が形成されている。
従って、電圧VCCの供給に基づき抵抗26.28より
ツェナーダイオード22.24にバイアス電流が与えら
れる。ここで、制御入力端子38.40にスイッチング
トランジスタ・34又は36が飽和する電圧V bes
が制御入力として与えられると、スイッチングトランジ
スタ34又は36が導通状態になるため、そのコレクタ
電位はほぼ基準電位点レベル(GND)と等しくなる。
ツェナーダイオード22.24にバイアス電流が与えら
れる。ここで、制御入力端子38.40にスイッチング
トランジスタ・34又は36が飽和する電圧V bes
が制御入力として与えられると、スイッチングトランジ
スタ34又は36が導通状態になるため、そのコレクタ
電位はほぼ基準電位点レベル(GND)と等しくなる。
この結果、負荷30又は32の電源側端子は前記基準電
位点レベルになり、負荷電流の通流が遮断される。一方
、前記制御入力が制御入力端子38又は4oに与えられ
ない場合、スイッチングトランジスタ34又は36は不
導通状態になるため、負荷3o又は32にはツェナーダ
イオード22又は24で設定される定電圧が供給され、
負荷電流が流れる。 また、負荷電流が大きい場合には
、第4図に示すように負荷30.32に直列にバッファ
用トランジスタ42.44を挿入する。この場合、トラ
ンジスタ42のベースを抵抗26とツェナーダイオード
22の接続点に接続し、他方のトランジスタ44のベー
スを抵抗28とツェナーダイオード24の接続点に接続
し、抵抗26又は28によってトランジスタ34又は3
6にベース電流を供給するものとする。このように構成
しても、前記実施例と同様に電源供給の切換えを行うこ
とができる。
位点レベルになり、負荷電流の通流が遮断される。一方
、前記制御入力が制御入力端子38又は4oに与えられ
ない場合、スイッチングトランジスタ34又は36は不
導通状態になるため、負荷3o又は32にはツェナーダ
イオード22又は24で設定される定電圧が供給され、
負荷電流が流れる。 また、負荷電流が大きい場合には
、第4図に示すように負荷30.32に直列にバッファ
用トランジスタ42.44を挿入する。この場合、トラ
ンジスタ42のベースを抵抗26とツェナーダイオード
22の接続点に接続し、他方のトランジスタ44のベー
スを抵抗28とツェナーダイオード24の接続点に接続
し、抵抗26又は28によってトランジスタ34又は3
6にベース電流を供給するものとする。このように構成
しても、前記実施例と同様に電源供給の切換えを行うこ
とができる。
以上説明した各実施例から明らかなように、抵抗26.
28の抵抗値をR1、R2とすると、スイッチングトラ
ンジスタ34又は36の電流容量の最大値Icsmax
はIcsmax= V cc/ R1(又はR2)だけ
あれば良く、この電流値は負荷30又は32の消費電流
とは無関係に設定できる。従って、スイッチングトラン
ジスタ34.36の形状は小さくできるとともに、その
制御電圧入力も少なくできる。
28の抵抗値をR1、R2とすると、スイッチングトラ
ンジスタ34又は36の電流容量の最大値Icsmax
はIcsmax= V cc/ R1(又はR2)だけ
あれば良く、この電流値は負荷30又は32の消費電流
とは無関係に設定できる。従って、スイッチングトラン
ジスタ34.36の形状は小さくできるとともに、その
制御電圧入力も少なくできる。
また、負荷30又は32と定電圧源との間即ち、ダンス
を低減させることができ、負荷30又は32の内部回路
における干渉等の悪影響を除くことができる。
を低減させることができ、負荷30又は32の内部回路
における干渉等の悪影響を除くことができる。
また、第4図に示す回路の場合、仮にスイッチングトラ
ンジスタ34又は36の飽和電圧Vsatが上昇しても
バッファ用トランジスタ42.44が付加されているた
め、スイッチングトランジスタ34.36のベース・エ
ミッタ間電圧をそれぞれVbe1 、 Vbe2とする
と、Vsat≦Vbe1(又はVbe2)の範囲で負荷
30又は32に供給される電圧は0(v)に成り、負荷
電流の通流が遮断されるものである。
ンジスタ34又は36の飽和電圧Vsatが上昇しても
バッファ用トランジスタ42.44が付加されているた
め、スイッチングトランジスタ34.36のベース・エ
ミッタ間電圧をそれぞれVbe1 、 Vbe2とする
と、Vsat≦Vbe1(又はVbe2)の範囲で負荷
30又は32に供給される電圧は0(v)に成り、負荷
電流の通流が遮断されるものである。
第5図はこの発明の電源切換回路をビデオテープレコー
ダ用の記録・再生制御用ICに応用した実施例を示して
いる。この回路の場合、前記実施例のスイッチングトラ
ンジスタ34.36のベースに個別に形成した制御入力
端子34.36に換えて、各トランジスタ34.36の
ベースと基準電位点との間に抵抗46.48を接続する
とともに、両ベース間に抵抗50.52を接続し、抵抗
50.52の間に共通の制御入力端子54が形成されて
いる。この制御入力端子54と電源入力端子20との間
には切換スイッチ56が挿入され、制御入力端子54に
対する電圧Vccの印加は切換スイッチ56のオン、オ
フ操作で切換えられる。
ダ用の記録・再生制御用ICに応用した実施例を示して
いる。この回路の場合、前記実施例のスイッチングトラ
ンジスタ34.36のベースに個別に形成した制御入力
端子34.36に換えて、各トランジスタ34.36の
ベースと基準電位点との間に抵抗46.48を接続する
とともに、両ベース間に抵抗50.52を接続し、抵抗
50.52の間に共通の制御入力端子54が形成されて
いる。この制御入力端子54と電源入力端子20との間
には切換スイッチ56が挿入され、制御入力端子54に
対する電圧Vccの印加は切換スイッチ56のオン、オ
フ操作で切換えられる。
即ち、このオン、オフ操作に伴って出力端子58.60
から選択的に定電圧出力を図示しない負荷に供給するた
めに図中左側の回路にはスイッチングトランジスタ62
とともに抵抗64が挿入され、このスイッチングトラン
ジスタ62が導通状態になったとき、トランジスタ42
が不導通状態になって出力端子54から定電圧出力の発
生が阻止される。換言すれば、切換スイッチ5Gが不導
通状態にあるとき、出力端子58から定電圧出力が発生
し、切換スイッチ56が導通状態にあるとき、出力端子
60から定電圧出力が発生する。従って、この回路によ
れば、IチップICにおいて、記録・再生系回路を構成
する場合、消費電力低減の必要性から再生時には再生系
回路のみに電源を供給し、また記録時には記録系回路の
みに電源を供給するように電源の供給を切り換えること
ができる。
から選択的に定電圧出力を図示しない負荷に供給するた
めに図中左側の回路にはスイッチングトランジスタ62
とともに抵抗64が挿入され、このスイッチングトラン
ジスタ62が導通状態になったとき、トランジスタ42
が不導通状態になって出力端子54から定電圧出力の発
生が阻止される。換言すれば、切換スイッチ5Gが不導
通状態にあるとき、出力端子58から定電圧出力が発生
し、切換スイッチ56が導通状態にあるとき、出力端子
60から定電圧出力が発生する。従って、この回路によ
れば、IチップICにおいて、記録・再生系回路を構成
する場合、消費電力低減の必要性から再生時には再生系
回路のみに電源を供給し、また記録時には記録系回路の
みに電源を供給するように電源の供給を切り換えること
ができる。
特に、ビデオ用の記録・再生回路のように高周波信号を
扱う場合、他回路からの干渉を防ぐためにこの発明の電
源切換回路は非常に有効である。また、外部制御端子(
ビン)を1つにしていることから、ビン数の少ないIC
として提供できる。
扱う場合、他回路からの干渉を防ぐためにこの発明の電
源切換回路は非常に有効である。また、外部制御端子(
ビン)を1つにしていることから、ビン数の少ないIC
として提供できる。
以上説明したようにこの発明によれば、従来のスイッチ
ングトランジスタに流ていた負荷電流が抑制されるため
消費電力の低減が図れるとともに、スイッチングトラン
ジスタの制御電流を負荷電流とは無関係に設定でき、負
荷における回路との干渉等の悪影響を除去することがで
きる。
ングトランジスタに流ていた負荷電流が抑制されるため
消費電力の低減が図れるとともに、スイッチングトラン
ジスタの制御電流を負荷電流とは無関係に設定でき、負
荷における回路との干渉等の悪影響を除去することがで
きる。
第1図は従来の電源切換回路を示す回路図、第2図はそ
の等価回路を示す回路図、第3図は及び第4図はこの発
明の電源切換回路の実施例を示す回路図、第5図はその
応用例を示す回路図である。 22.24・・・ツェナーダイオード、30.32・・
・負荷、34.36・・・スイッチングトランジスタ。
の等価回路を示す回路図、第3図は及び第4図はこの発
明の電源切換回路の実施例を示す回路図、第5図はその
応用例を示す回路図である。 22.24・・・ツェナーダイオード、30.32・・
・負荷、34.36・・・スイッチングトランジスタ。
Claims (1)
- 定電圧出力を発生する定電圧源と、この定電圧源に接続
され前記定電圧出力が供給される複数の負荷と、前記定
電圧源に対して並列に接続されるとともに外部制御信号
がベース入力として与えられるスイッチングトランジス
タとを具備したことを特徴とする電源切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56170431A JPS5872339A (ja) | 1981-10-25 | 1981-10-25 | 電源切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56170431A JPS5872339A (ja) | 1981-10-25 | 1981-10-25 | 電源切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5872339A true JPS5872339A (ja) | 1983-04-30 |
JPH0423489B2 JPH0423489B2 (ja) | 1992-04-22 |
Family
ID=15904783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56170431A Granted JPS5872339A (ja) | 1981-10-25 | 1981-10-25 | 電源切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5872339A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246081A (ja) * | 1988-03-11 | 1988-10-13 | Konica Corp | スチルビデオカメラ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12073964B2 (en) | 2021-02-09 | 2024-08-27 | Proterial, Ltd. | Laminate structure, cable and tube |
-
1981
- 1981-10-25 JP JP56170431A patent/JPS5872339A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246081A (ja) * | 1988-03-11 | 1988-10-13 | Konica Corp | スチルビデオカメラ |
JPH0517745B2 (ja) * | 1988-03-11 | 1993-03-10 | Konishiroku Photo Ind |
Also Published As
Publication number | Publication date |
---|---|
JPH0423489B2 (ja) | 1992-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0173288A2 (en) | Voltage level converting circuit | |
US4112314A (en) | Logical current switch | |
US4631419A (en) | Transistor switch and driver circuit | |
US3763383A (en) | Drive circuit for inductive device | |
JPS6257319A (ja) | Ecl回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 | |
US4883975A (en) | Schmitt trigger circuit | |
EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
JPH0336336B2 (ja) | ||
JPS5872339A (ja) | 電源切換回路 | |
US4437022A (en) | Monolithically integrated push-pull driver | |
US5053643A (en) | Integrated circuit including output circuit having input logic controlled by output logic | |
US5739706A (en) | Magnetically recording apparatus | |
EP0375998A2 (en) | Low power transient suppressor circuit | |
US3344321A (en) | Magnetostrictive delay line driver | |
US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
US5825251A (en) | Audio signal amplifying circuit | |
US4847566A (en) | CMOS Amplifier having enhanced current sinking and capacitance load drive | |
US4896058A (en) | TTL circuit having ramped current output | |
US4580177A (en) | Switching circuit for AC bias signal | |
US3377518A (en) | Magnetostrictive delay line driver | |
US4920283A (en) | High speed, low noise integrated circuit | |
EP0511603B1 (en) | Active filter characteristic changeover circuit for use in a VCR | |
US3478319A (en) | Multiemitter-follower circuits | |
EP0496277B1 (en) | Output stage for a digital circuit | |
US4189738A (en) | Semiconductor integrated circuit device |