JPS5866864A - Programable oscilloscope - Google Patents

Programable oscilloscope

Info

Publication number
JPS5866864A
JPS5866864A JP16492981A JP16492981A JPS5866864A JP S5866864 A JPS5866864 A JP S5866864A JP 16492981 A JP16492981 A JP 16492981A JP 16492981 A JP16492981 A JP 16492981A JP S5866864 A JPS5866864 A JP S5866864A
Authority
JP
Japan
Prior art keywords
output
addressing
oscilloscope
storage device
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16492981A
Other languages
Japanese (ja)
Other versions
JPS6352710B2 (en
Inventor
Hiroshi Ichijo
一條 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRIO KENWOOD CORP
Trio KK
Kenwood KK
Original Assignee
TRIO KENWOOD CORP
Trio KK
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRIO KENWOOD CORP, Trio KK, Kenwood KK filed Critical TRIO KENWOOD CORP
Priority to JP16492981A priority Critical patent/JPS5866864A/en
Publication of JPS5866864A publication Critical patent/JPS5866864A/en
Publication of JPS6352710B2 publication Critical patent/JPS6352710B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes

Abstract

PURPOSE:To make possible to set one program step for two programable oscilloscopes at the same time, by outputting an output of a selector to the outside also. CONSTITUTION:An output of a register 3 is converted into a binary cord by selecting an input from the resistor 3 in a selector 5 and said cord is applied to a memory device 2 and then, a program step appointed by the resistor 3 is outputted from the device 2 into an oscilloscope main body 1. On one hand, the output of a buffer 6 is applied to another programable oscilloscope and in the same way, the program step appointed by the resister 3 is outputted from the memory device of another programable oscilloscope to another oscilloscope main body. Accordingly, the set of the program step of one programable oscilloscope is carried out and at the same time, the set of the same program step to another oscilloscope is carried out in this manner.

Description

【発明の詳細な説明】 本発明はプログラマプルオッシロスコープに関する。[Detailed description of the invention] The present invention relates to a programmable oscilloscope.

本明細書においてプログラマプルオアシロスコープとは
オワシロスコープ本体による波形表示に必要なチャンネ
ルの選択、トリガモードの設定、測定レンジの設定、表
示波形の基準しくルの垂直軸上の位置設定、垂直軸感度
設定、水平軸時間値設定%  )9ガ極性設定尋の各設
定部の設定内容を観測予定波形に対応して予め記憶させ
、観測波形に対応して記憶させである設定内容を読出し
、読出した設定内容に従って各設定部を設定して波形表
示を行なうようにしたオ、シロ゛スコープをいう。
In this specification, a programmable oscilloscope refers to the selection of the channels necessary for waveform display on the oscilloscope main body, the setting of the trigger mode, the setting of the measurement range, the positioning of the reference mechanism of the displayed waveform on the vertical axis, and the vertical axis. Sensitivity setting, horizontal axis time value setting (%) 9G polarity setting The setting contents of each setting section are stored in advance in correspondence with the waveform to be observed, and the setting contents are read out and read out in correspondence with the observed waveform. This refers to an optical scope that displays waveforms by setting each setting section according to the specified settings.

また、上記の各設定内容の設定はプログラマゾルオ、シ
シスコープに設けた各設定部に対応する設定器tたはプ
ログラマブルオアシロスコープの一部を構成するオワシ
ロスコープ本体の各設定部のつまみを設定し、前記設定
器またはつまみの位置を読込んで記憶装置に記憶させる
In addition, the settings for each of the above settings can be made using the programmer tool, the setting device corresponding to each setting section provided on the sysyscope, or the knobs of each setting section on the main body of the oscilloscope, which constitutes a part of the programmable oscilloscope. is set, and the position of the setting device or knob is read and stored in the storage device.

この各設定部に対応する設定内容を本明細書においては
設定データと記す。またかかる設定操作をそれぞれの観
測予定波形に対して行なって、記憶装置に記憶させる0
本明細書においては1つの観測予定波形に対する全設定
データをプログラムステ、fと記す。従りて記憶装置に
は複数の設定データからなるプログラムステ、プが複数
記憶されていることになυ、通常は数十プログラムステ
、プが記憶させである。
The setting contents corresponding to each setting section are referred to as setting data in this specification. Also, perform this setting operation for each waveform to be observed and store it in the storage device.
In this specification, all setting data for one waveform to be observed is referred to as a program step, f. Therefore, a plurality of program steps consisting of a plurality of setting data are stored in the storage device, and normally several dozen program steps are stored.

また一方、各プログラムステ、ゾを夫々識別するために
各プログラムステ、fに対応してたとえば番号を付し、
記憶装置からのプログラムステ、デの読出しは前記番号
を指定することによシ行なりている・この番号の指定に
よシブログラムステップを記憶させである記憶装置から
観測波形に応じてプログラムステップを選択呼出して選
択したプログラムステ、プによシ各設定部の設定を行な
い波形観測が行なわれる・しかるKたとえば複数の生産
ラインにおいて1同一波形を観測するような場合、従来
のグログラiプルオ、シロスコープにおいてはそれぞれ
の生産ラインに設けたプログラマプルオッシ四スコープ
のプログラムステ、ゾの設定は、独立して行なわなけれ
ばならずプログラムステップの設定に重複した時間を必
要とする欠点があった・本発明は上記にかんがみなされ
次もので、−のプロゲラ!ブルオ、シロスコープのプロ
グラムステップの設定と同時に他のグログラマプルオ、
シロスコープ、または記憶装置から読出した情報により
制御対象を制御するシーケンス制御装置等に同一のアド
レス指定を行なえるようにしたプログツマプルオアシロ
スコープを提供すること金目的とするものである。
On the other hand, in order to identify each program step, f, for example, a number is attached corresponding to each program step,
Program steps are read from the storage device by specifying the number mentioned above. By specifying this number, the program step is stored and the program step is read from the storage device according to the observed waveform. Waveform observation is performed by selectively recalling the selected program step, setting each setting section, and then observing the waveform.For example, when observing the same waveform on multiple production lines, conventional Regarding scopes, the programmer pull oscillator installed in each production line had the disadvantage that the settings for the four scopes had to be done independently, requiring duplication of time to set the program steps. In view of the above, the invention is - Progera! At the same time as setting the program steps of Bluo and Ciroscope, other Grogramma Pluo,
It is an object of the present invention to provide a programmable ascilloscope that allows the same address specification to be made to a sequence control device or the like that controls a controlled object using information read from a cilloscope or a storage device.

以下、本発明を実施例によル説明する。The present invention will be explained below with reference to Examples.

第1図は本発明の一実施例の要部を示すブロック図であ
る。
FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention.

lは波形表示を行なうオ、シpスコープ本体を、2はプ
ログラムステップを記憶させた記憶装置を、3は記憶装
置2から選択したプログラムステップを読出きせるため
にプログラムステ、プに割当てた番号が図示しないコン
トロール装置によって設定されることによシ、番号に対
応したプログラムステ、プを記憶している記憶装置のア
ドレス指定+行なうレジスタまたはアドレスカウンタ(
以下、単にレジスタと記す)t−示し、オアシロスコー
プ本体11記憶装置2およびレジスタ3は従来のプログ
ラマブルオッシロスコープの−llS′を構成しておシ
、レジスタ3に置数した番号のプログラムステップが記
憶装置2から読出嘔れ、オワシロスコープ本体lの各設
定部は読出したプログラムステ、プを構成する設定デー
タに応じて設定される。
1 is the main body of the ship scope that displays waveforms, 2 is the storage device in which program steps are stored, and 3 is the number assigned to the program step to read the selected program step from the storage device 2. By setting by a control device (not shown), the address of the storage device storing the program step corresponding to the number + register or address counter (
Hereinafter, the oscilloscope body 11, the storage device 2, and the register 3 constitute the -llS' of a conventional programmable oscilloscope, and the program step numbered in the register 3 is stored. When the data is read out from the device 2, each setting section of the oscilloscope body 1 is set according to the setting data constituting the read program steps.

本実施例においてはレジスタ3と記憶装置2との間に、
レジスタ3の出力および独立して設定すれるレジスタ4
の出力を入力し内入力の何れか一方の入力を選択して出
力するセレクタ5と、セレクタ5の出力を入力とするバ
ッファ6と、ノ々ツ7ア6の出力管入力としてバイナリ
信号に変換して記憶装置2に出力する変換器7とt接続
する。表おルジスタ3および4は2進化lO進コードの
出力を発生する様に構成する。従って変換器7は2進化
lO進コード/バイナリコードの変換器である。
In this embodiment, between the register 3 and the storage device 2,
Output of register 3 and independently set register 4
A selector 5 inputs the output of the selector 5 and selects and outputs one of the inputs, a buffer 6 receives the output of the selector 5 as an input, and converts it into a binary signal as an output tube input of the node 7a 6. It is connected to the converter 7 which outputs the data to the storage device 2 through t. Table registers 3 and 4 are arranged to produce an output in a binary coded 10-adic code. The converter 7 is therefore a binary coded IO code/binary code converter.

またバッファ6の出カムけ、他のプログラマブルオッシ
ロスコープに前記レジスタ4の出力信号に代る信号とし
て出力する。
The output of the buffer 6 is also outputted to another programmable oscilloscope as a signal in place of the output signal of the register 4.

以上の如く構成した本実施例において島セレクト信号に
よシセレクタ5でレジスタ3からの入力を選択すれば、
レジスタ3の出力はセレクタ5、バッファ6を介して変
換器7に入力され、変換器7によってバイナリコードに
変換されて記憶装置2に印加され、記憶装置2からレジ
スタ3によって指定されたプログラムステ、プがオアシ
ロスコープ本体lに出力さ1れる・一方、バッファ6の
出力は他のデログラマプルオ、シロスコープに印加され
、同様にレジスタ3により指定されたプログラムステッ
プが他のプログラマプルオッシロスコープの記憶装置か
ら、他のプログラマプルオアシロスコープの一部を構成
するオッシロスコープ本体に出力される。
In this embodiment configured as above, if the input from the register 3 is selected by the selector 5 according to the island select signal,
The output of the register 3 is inputted to the converter 7 via the selector 5 and the buffer 6, converted into a binary code by the converter 7, and applied to the storage device 2. On the other hand, the output of buffer 6 is applied to other programmable oscilloscopes and program steps specified by register 3 are output from the memory of other programmable oscilloscopes. , is output to the oscilloscope body that forms part of another programmable oscilloscope.

また、セレクト信号によシレジスタ4からの入力をセレ
クタ5によシ選択したときけ、同様にレジスタ4からの
出力は変換器7によシパイナリコードに変換されて、記
憶装置12に印加され、記憶装置2からレジスタ4によ
って指定されたプログラムステ、デがオッシロスコープ
本体lへ出力すると同時に他のプ四グラiプルオッシp
スコープの記憶装置からレジスタ4にょ〕指定されたプ
ログラムステ、プが前記他のプログラマプルオアシロス
コープ本体1へ出力される。
Also, when the selector 5 selects the input from the register 4 by the select signal, the output from the register 4 is similarly converted to a binary code by the converter 7 and applied to the storage device 12. , the program status specified by the register 4 from the storage device 2 is output to the oscilloscope main body l, and at the same time the other programs
The program step specified by the register 4 is output from the storage device of the scope to the other programmable oscilloscope body 1.

従って−のプログラマツルオアシロスコープにおけるプ
ログラムステップの選択上行なうとともに、他のグログ
ラマツルオ、シロスコープのプログラムステップの選択
が行なえる。
Therefore, it is possible to select program steps for the programmable ascilloscope as well as for other programmable ascilloscopes.

tた、レジスタ4によってプログラムステ、プを選択す
るときはレジスタ3が指定しているプログラムステ、f
に無関係に行なえる・ つぎに本発明の他の実施例について説明する。
When selecting a program step using register 4, select the program step specified by register 3.
Next, other embodiments of the present invention will be described.

第2図社本発明の他の実施例の要部を示すブロック図で
ある。
FIG. 2 is a block diagram showing main parts of another embodiment of the present invention.

本発明の他の実施例においては第1図に示した本発明の
一実施例のプログラマブルオアシロスコープにおいて、
レジスタ4とセレクタ5との間に第2図に示す如くレジ
スタ4の出力ラフロックパルスCKでラッチするう、子
回路10、ラッチ回路lOの出力を入力しそのまま出力
するとともにう、子回路lOの出力と設定器15の出力
とを比較しラッチ回路lOの出力が設定器15の出力奮
起えているときノアグー)17へ出力を発する上限比較
器11%上限比較器11の出力を入力としそのまま出力
するとともに上限比較器11の出力と設定器16の出力
と管比較し上限比較器11の出力が設定器16の出力未
満のときノアf−)17へ出力を発生する下限比較器1
2および下限比較器12の出力管アンドダート18の出
力でう、チしセレクタ5へ出力するラッチ回路13を接
続しである。ノアr−)17の出力はクロ、クツ譬ルス
CKとともにアンドダート1BK印加する。
In another embodiment of the present invention, the programmable ascilloscope according to the embodiment of the present invention shown in FIG.
As shown in FIG. 2, between the register 4 and the selector 5, the output of the child circuit 10 and the latch circuit 1O is inputted to be latched by the output rough lock pulse CK of the register 4, and output as is. The output is compared with the output of the setting device 15, and when the output of the latch circuit 10 is equal to the output of the setting device 15, the output is output to the upper limit comparator 17 (no-goo) 17.The output of the upper limit comparator 11 is input and output as is. and a lower limit comparator 1 which compares the output of the upper limit comparator 11 with the output of the setter 16 and generates an output to the node f-) 17 when the output of the upper limit comparator 11 is less than the output of the setter 16.
2 and the output of the output tube and dart 18 of the lower limit comparator 12 are connected to the latch circuit 13 which outputs to the selector 5. The output of Noah r-) 17 is applied with black and cross CK as well as AND dirt 1BK.

設定器15は記憶装置2のプログラムステ、プの記憶番
地の上限値が設定器16には同じく記憶装置2のプログ
ラムステ、′fの記憶番地の下限値がそれぞれ2進化l
O進コードで設定しである。
The setter 15 sets the program step of the storage device 2, and the upper limit of the storage address of 'f' is stored in the setter 16.
It is set in O-adic code.

そこでレジスタ4の出力はう、子回路lOにおいてラッ
チされ、上限比較器11にて設定器15の設定値と比較
され、設定器15tC設定しである値以下であるかが比
較され、続いて下限比較器12にて設定器16の設定値
と比較され、設定器16の値以上か否かが比較される。
Therefore, the output of the register 4 is latched in the child circuit IO, and is compared with the set value of the setter 15 in the upper limit comparator 11, and is compared to see if it is less than a certain value set by the setter 15tC, and then the lower limit The comparator 12 compares the set value of the setter 16 with the set value of the setter 16 to determine whether the value is greater than or equal to the value of the setter 16.

そこでう、子回路lOの出力が設定器15の設定値以下
でToシかつ設定器16の設定値以上のときはラッチ回
路13においてクロ、クパルスCKによシ2.チされて
セレクタ5に出力される。
Therefore, when the output of the child circuit IO is below the set value of the setter 15 and above the set value of the setter 16, the latch circuit 13 outputs a clock pulse CK. is checked and output to the selector 5.

またラッチ回路10の出力が設定器15の設定値を超え
ているときは上限比較器11はファゲート17に出力を
発し、この出力はアンドゲート18に印加され、アンド
?−)18のダートを閉じてアンドグー)18はクロッ
クツ臂ルスCK?出力せず、う、子回路13は下限比較
器12を介して出力されるう、子回路lOの出力をラッ
チしない、またう、子回路lOの出力が設定器15の設
定値以下であっても設定器16の設定値未満のときは下
限比較器12はノアff−)17に出力を発し、この出
力はアンドゲート18に印加され、アンドf−)18の
ダートは閉じてアンドr−)18はクロックツ々ルスC
1l出力せず、う、子回路13は下限比較器12を介し
て出力されるラッチ回路16の出力をラッチしない。
Further, when the output of the latch circuit 10 exceeds the set value of the setter 15, the upper limit comparator 11 outputs an output to the far gate 17, and this output is applied to the AND gate 18, and the AND? -) Close the dart of 18 and goo) Is 18 a clock tsuelus CK? No output, 2) The output of the child circuit 13 is outputted via the lower limit comparator 12, 2) The output of the child circuit 1O is not latched, and the output of the child circuit 13 is below the setting value of the setter 15. When is less than the set value of the setter 16, the lower limit comparator 12 outputs an output to the Noah ff-) 17, this output is applied to the AND gate 18, and the dart of the AND f-) 18 is closed and the AND r-) 18 is Clock Tsutsurus C
1l is not output, and the child circuit 13 does not latch the output of the latch circuit 16 that is output via the lower limit comparator 12.

従9て、レジスタ4の出力が設定器15の設定値以下で
かつ設定値16の設定値以上のときのみセレクタ5に出
力きれる仁とになシ、誤って設定器16の設定値を超え
る値に設定しても、また設定器15の設定値未満の値に
設定しても、セレクタ5へ出力されず、誤操作管避ける
ヒとができる。
Therefore, if the output of the register 4 is not more than the setting value of the setting device 15 and is not more than the setting value of the setting value 16, the output can be output to the selector 5 only when the output value of the register 4 is less than the setting value of the setting device 16. Even if it is set to a value less than the setting value of the setting device 15, it will not be output to the selector 5, making it possible to avoid erroneous operation.

なお以上の各実施例においては2進化10進コードを用
いた場合を説明したがこれに限る必要はない、しかし2
進化lO進コードが最もv4シ少なく設定することがで
きる。
In each of the above embodiments, the case where a binary coded decimal code is used has been explained, but there is no need to limit it to this.
The evolved IO-adic code can be set with the smallest number of v4 codes.

1次、以上の各実施例において−のプログラマブルオア
シロスコープのプログラムステ、プの推室により、他の
プログラマツルオアシロスコープのプログラムステップ
を指定する場合管側に説明したが、−のプログラマプル
オッシ四スコープのプログラムステップの指定によシ、
記憶装置から読出し九情報によシ制御対象を制御するシ
ーケンス制御装置等のアドレスを指定する仁ともできる
First, in each of the above embodiments, when specifying the program step of another programmable ascilloscope by the program step of the - programmable ascilloscope, it was explained to the operator that the program step of the - programmable ascilloscope is specified. By specifying four scope program steps,
It can also be used to specify the address of a sequence control device or the like that controls a controlled object based on the information read from the storage device.

以上説明し危如く本発明によれば、−のプログラマプル
オアシロスコープのプログラムステップの設定と同時に
他のプログラマプルオアシロスコープに同一のプログラ
ムステ、プの設定を行なうことができる。
As described above, according to the present invention, it is possible to simultaneously set the program steps of the - programmable or ascilloscope and to set the same program steps for the other programmable or ascilloscopes.

また、その設定を行なうに際し記憶装置においてプログ
ラムステ、プが記憶されていない番地を指定したときの
誤操作を避けるととができる。
Further, when making the settings, it is possible to avoid erroneous operations when an address in the storage device where no program step is stored is specified.

【図面の簡単な説明】 第1図は本発明の一実施例の要部を示すブロック図。 第2図は本発明の他の実施例の要部を示すブロック図。 l・・・オアシロスコープ本体、2・・・記憶装置、3
および4・・・レジスタ、5・・・セレクタ、6・・・
パ、ファ、7・・・変換器、lOおよび13・・・う、
子回路、11・・・上限比較器112・・・下限比較器
、15および16・・・設定器・ 特許出願人  トリオ株式会社 代理人 弁理士 砂子信夫 111図 9fP、2図
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention. FIG. 2 is a block diagram showing the main parts of another embodiment of the present invention. l... Oascilloscope main body, 2... Storage device, 3
and 4... register, 5... selector, 6...
P, F, 7... converter, lO and 13... U,
Child circuit, 11... Upper limit comparator 112... Lower limit comparator, 15 and 16... Setter Patent applicant Trio Co., Ltd. Agent Patent attorney Nobuo Sunako 111 Figures 9fP, 2

Claims (1)

【特許請求の範囲】[Claims] (1)プルグラムステップを記憶する記憶装置と、前記
記憶装置にアドレス指定を行なう第1のアドレス指定手
段とを備えて表るプpグラマプルオッシロスコープにお
いて、前記記憶装置と前記第1のアドレス設定手段との
間に接続されかつ前記第1のアドレス指定手段のアドレ
ス指定出力と前記第1のアドレス指定手段から独立して
設定された他のアドレス指定出力とを入力して両人力の
何れか一方の入力を外部信号によシ選択して出力するセ
レクタを少なくとも備え、前記セレクタの出力を外部に
も出力するようにしてなることYt%徴とするプaグラ
マブルオ、シ鴛スコープ・(2)faミグラムステップ
記憶する記憶装置と、前記記憶装置にアドレス指定を行
なう第1のアドレス指定手段とを備えてなるプロゲラ!
プルオ。 シルスコープにおいて、前記第1のアドレス指定手段か
ら独立して設定された他のアドレス指定出力を予め設定
した最大アドレスおよび最小アドレスと比較して前記他
のアドレス指定出力が前記最大アドレスと前記最小アド
レスとの間にあるときのみ前記他のアドレス指定出力を
出力する比較手段と、前記記憶装置と前記第1のアドレ
ス指定手段どの間に接続されかつ前記第1のアドレス指
定手段のアドレス指定出力と前記比較手段の出力と含入
力として両人力の何れか一方の入力を外部信号により選
択して出力するセレクタとを少カくとも備え、前記セレ
クタの出力を外部にも出力するようにしてなることt−
特徴とするプログラマプルオッシロスコープ。
(1) A programming oscilloscope comprising a storage device for storing program steps and a first addressing means for specifying an address to the storage device, the storage device and the first address setting means. and inputting the addressing output of the first addressing means and another addressing output set independently from the first addressing means, to enable one of the two A program having a Yt% characteristic that includes at least a selector that selects and outputs an input according to an external signal, and outputs the output of the selector to the outside. A pro gamer comprising a storage device for storing program steps, and first addressing means for specifying addresses to the storage device!
Pluo. In the sill scope, other addressing outputs set independently from the first addressing means are compared with preset maximum and minimum addresses to determine whether the other addressing outputs are the maximum address and the minimum address. a comparing means for outputting the other addressing output only when the addressing output of the first addressing means is between the addressing output of the first addressing means and the addressing output of the first addressing means; It is provided with at least a selector that selects and outputs the output of the comparison means and one of the inputs of both human inputs as an input using an external signal, and outputs the output of the selector to the outside as well. −
Features a programmable oscilloscope.
JP16492981A 1981-10-17 1981-10-17 Programable oscilloscope Granted JPS5866864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16492981A JPS5866864A (en) 1981-10-17 1981-10-17 Programable oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16492981A JPS5866864A (en) 1981-10-17 1981-10-17 Programable oscilloscope

Publications (2)

Publication Number Publication Date
JPS5866864A true JPS5866864A (en) 1983-04-21
JPS6352710B2 JPS6352710B2 (en) 1988-10-19

Family

ID=15802518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16492981A Granted JPS5866864A (en) 1981-10-17 1981-10-17 Programable oscilloscope

Country Status (1)

Country Link
JP (1) JPS5866864A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367575A (en) * 1986-09-05 1988-03-26 テクトロニックス・インコーポレイテッド Trace attribute controller
JPH0523147U (en) * 1991-08-30 1993-03-26 横河電機株式会社 Digital oscilloscope

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MEASUREMENT CONCEPT AUTOMATED TESTING SYSTEM=1969 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367575A (en) * 1986-09-05 1988-03-26 テクトロニックス・インコーポレイテッド Trace attribute controller
JPH0523147U (en) * 1991-08-30 1993-03-26 横河電機株式会社 Digital oscilloscope

Also Published As

Publication number Publication date
JPS6352710B2 (en) 1988-10-19

Similar Documents

Publication Publication Date Title
US4100532A (en) Digital pattern triggering circuit
US3813649A (en) Controller program editor
US4835736A (en) Data acquisition system for capturing and storing clustered test data occurring before and after an event of interest
US4006464A (en) Industrial process controller
US5539699A (en) Flash memory testing apparatus
US4114495A (en) Channel processor
US4371922A (en) Process stepping sequential controller
US4253141A (en) Programmable sequence controller with counting function
US3974484A (en) Programmable sequence controller
JPS5866864A (en) Programable oscilloscope
US3651481A (en) Readout system for visually displaying stored data
JP2567167B2 (en) Key scan circuit for microcomputer system and method thereof
US4456967A (en) Write-only sequence controller
US4970679A (en) Pulse input apparatus
USRE31931E (en) Channel processor
US7246017B2 (en) Waveform measuring apparatus for measuring waveform data and writing measurement data to acquisition memory
JPS6352709B2 (en)
JP2776321B2 (en) Logic analyzer
JPH0416229Y2 (en)
SU962902A1 (en) Information input device
JP2936689B2 (en) Trigger generator
SU1721587A1 (en) Logical concurrent programmable controller
EP0216336B1 (en) Programmable controller with self testing i/o structure
KR100329942B1 (en) Circuit for controlling character display
SU1388934A1 (en) Device for training operators