JPS5861685A - 電子回路装置チツプを実装するための低温用配線基板 - Google Patents
電子回路装置チツプを実装するための低温用配線基板Info
- Publication number
- JPS5861685A JPS5861685A JP56161693A JP16169381A JPS5861685A JP S5861685 A JPS5861685 A JP S5861685A JP 56161693 A JP56161693 A JP 56161693A JP 16169381 A JP16169381 A JP 16169381A JP S5861685 A JPS5861685 A JP S5861685A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconductor
- electronic circuit
- circuit device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 15
- 239000000956 alloy Substances 0.000 claims abstract description 15
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract 4
- 239000002887 superconductor Substances 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910010293 ceramic material Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- -1 Naphire Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000002889 diamagnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/81—Containers; Mountings
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えばジョセフソン素子等の電子回路装置チ
ップを実装する為の低温用配線基板に関する。
ップを実装する為の低温用配線基板に関する。
斯種低温用配線基板として従来、チップがシリコン、ナ
ファイヤ、セラミック等でなるとして、電子回路装置チ
ップとの熱膨張係数の差が出来得る限りない様にシリコ
ンでなる基板本体を用いたものが提案されているが、斯
る場合、基板本体の機械的強度が弱く、手扱いに不便で
あった等の欠点を有していた。
ファイヤ、セラミック等でなるとして、電子回路装置チ
ップとの熱膨張係数の差が出来得る限りない様にシリコ
ンでなる基板本体を用いたものが提案されているが、斯
る場合、基板本体の機械的強度が弱く、手扱いに不便で
あった等の欠点を有していた。
依って本発明は斯る欠点のない配線基板を提案せんとす
る本ので、図に示す如く、５０〜４４重量−のＮ１を含
むｒｅ−Ｎｉ系合金による基板本体１を有し、その基板
本体１の表面にＮｂ系でなる超伝導体層２を介して８ｉ
０．等でなる絶縁層５が形成され、その絶縁層ｓ上に例
えば、８４１ｐｄ−１２％Ｉｎ−４％合金からなる超伝
導体配線層４が、絶縁層５に穿設せる窓７を通じて超伝
導体層５に連結されて形成されている。
る本ので、図に示す如く、５０〜４４重量−のＮ１を含
むｒｅ−Ｎｉ系合金による基板本体１を有し、その基板
本体１の表面にＮｂ系でなる超伝導体層２を介して８ｉ
０．等でなる絶縁層５が形成され、その絶縁層ｓ上に例
えば、８４１ｐｄ−１２％Ｉｎ−４％合金からなる超伝
導体配線層４が、絶縁層５に穿設せる窓７を通じて超伝
導体層５に連結されて形成されている。
以上が本発明の配線基板の一例である−が、それが上述
せる構成を有し、而して、電子回路チップ５がシリコン
、ナファイヤ、セラミック等でなる場合、基板本体１の
熱膨張系数がそれ等チップ５に合った値を有するので、
前述せる欠点を有しない本のである。又超伝導体層５を
接続導体として使用し得る。又超伝導体５がマイナス効
果によって、チップ５上の素子を、基板本体１が磁性を
有することの影響を回避するものである。
せる構成を有し、而して、電子回路チップ５がシリコン
、ナファイヤ、セラミック等でなる場合、基板本体１の
熱膨張系数がそれ等チップ５に合った値を有するので、
前述せる欠点を有しない本のである。又超伝導体層５を
接続導体として使用し得る。又超伝導体５がマイナス効
果によって、チップ５上の素子を、基板本体１が磁性を
有することの影響を回避するものである。
図は本発明による配線基板を示す路線図である。
手続補正書
昭和５６年１０月２３日
特許庁長官島８３響樹 殿
１、事件の表示
３ 補正をする者
事件との関係 特許出願人
４、代理人
明 細 書 （全文訂正）
１、発明の名称 電子回路装置チップを実装するため
の低温用配線基板 ２、特許請求の範囲 １．５０〜４４重量％のＮｌを含むに’ ｅ −Ｎ ｉ
系合金による基板本体を有し、該基板本体の表面に超伝
導体層を介して絶縁層が形成され、該絶縁層上に超伝導
体配線層が形成されてなる事を特徴とする電子（ロ）路
装置チップを実装するための低温用配線基板。 ２．３０〜４４重量Ｘａ）Ｎ ｉを含むＦ’ ＠ −Ｎ
ｉ系合金による基板本体を有し、鹸基板本体の表面に
超伝導体層を介して絶縁層が形成され、跋絶縁層上に超
伝導体配線層が形成され、上記絶縁層の所要の位置に開
口が形成され、上記超伝導体配線層中の所要の超伝導体
配線層が上記開口を通じて上記超伝導体層に連結されて
なる事を４！微とする電子回路ｉｆｃ置装ップを実装す
るための低温用配線基板。 ６、発明の詳細な説明 本発明は、低温で使用されるジョセクンン素子等を用い
た電子回路装置等を構成せる電子回路装置チップを実装
する為の低温用配線基板に関する。 斯檜鶴温用配嶽基板は、室温と低温との間のと一トサイ
クルを受けるので、低温用配縁基板の基板本体と電子回
路装置チップとの間に比較的大なる熱膨張係数の差を有
する場合、低温用配線基板の配一層と電子回路装置チッ
プの接続用端子乃至配線層との連結部に破損を生ずる憧
れを有するものである。 この為従来、低温用配縁基板の基板本体と電子回路装置
チップとの間に熱Ｉ＃張係数の差が出来得る限りない様
に、電子回路装置チップがシリコン、す７アイヤ、セラ
きツク等でなるとして、基板本体がシリコンでなる低温
用配縁基板が提案されている。 然し乍ら斯る基板本体がシリコンでなる低温用配線基板
の場合、基板本体の機械的強度が弱いため、取扱いに不
便であった等の欠点を有していた。 依って本発明は斯る欠点のない低温用配線基板を提案せ
んとするもので、以下祥述する所より明らかとなるであ
ろう。 図は本発明による低温用配線基板の一例を示し、３０〜
４４重量％のＮｉを含むＦ ｅ −Ｎ ｉ系合金でなる
基板本体１を有し、その基板本体１の表面にＮｂ、５０
ＸＰｂ−５０％Ｓｎ台金尋でなる超伝導体層２を介して
、８ｉＵ２ 等でなる絶縁層３が形成され、その絶縁
層６上に８４ＸＰｄ−１２ＸＩｎ−４ＸＡｕ合金、Ｔａ
等でなる超伝導体配線層４が、その所要の一部につき絶
縁層３に穿設形成せる一部７を通じて超伝導体層２（に
連結されてなる態様で形成されてなる構成を有する。尚
この場合、起伝導体層２をＮｂでなるものとするとき、
その超伝導体ＰＩｊＩｉＩ２を基板本体１の表面に直接
例えば５ｏｏｎ！の厚さに形成し得、又絶縁層３を８１
０２ でなるものとするとき、その絶縁層！ＪＩｔＮ
ｂでなる超伝導体Ｎ２上に例えば５０００λの厚さに形
成し得る。 又超伝導体層２を５０ Ｘ Ｐ ｂ −５０Ｘ ８ ｎ
合金でなるものとするとき、その超伝導体層２を基板本
体１の表面に例えば鍍金により形成されたＯｕでなる導
電性層を介して例えば１μｍの厚さ番こ例えば鍍金法に
より形成し得、又絶縁層６をＳｔＯ，でなるものとする
とき、その絶縁層５を５０ Ｘ Ｐ ｂ −５０Ｘ ８
ｎ合金でなる超伝導体層２上に例えば７ｏｏｏ！の厚
さに形成し得る。 以上が本発明による低温用配線基板の一例構成であるが
、斯る構成によれば、低温で使用されるジ日セ７ソン素
子等を用いた電子回路装置（図示せず）等を構成し且−
面上に接続用端子乃至配線層６を有するそれ自体は公知
の電子回路装置チップ５を、その接続用端子乃至配線層
６を超伝導体配線層４に半田付は等によって連結せしめ
て、実装し得ること明らかであるが、この場合、基板本
体１が３０〜４４重量％のＮｉを含むＦｅ−Ｎ１系合金
でなるので、電子回路装置チップ５がシリコン、サファ
イヤ、セラミック等でなる場合、基板本体１が電子回路
装置チツプ５との間に熱膨張係数の差を有しないが有す
るとしても僅かしか有しないものである。因みに基板本
体１が３５重量％のＮｉを含むＦｅ−Ｎｉ系合金である
場合、その基板本体１の熱膨張係数は、シリコンの熱膨
張係数−［Ｌｏ ２Ｎと略々等しく、又基板本体１が３
２重量％のＮ１を含むＰ・−Ｎ１系合金である場合、そ
の基板本体１の熱膨張係数は、サファイヤ及びセラミッ
クの熱膨張係数−α１Ｘと略々等しいものである。従っ
て本発明による低温用配線基板の場合、それが室温と低
温との間のヒートサイクルを受けても、超伝導体配線層
４と電子回路装置チップ５の接続用端子乃至配線層６と
の連結部に破損を生ずる慣れを有しないものである。 又本発明による低温用配線基板の場合、基板本体１がＦ
・−Ｎｉ系合金でなるので、基金本体１の機械的１Ｍ１
度が、基板本体１がシリコンでなる場合に比し格段的に
大であり、従って取扱いが、基板本体１がシリコンでな
る場合に比し格段的に便となるものである。更ｌこ本発
明にょる低温用配線基板の場合、基板本体１がＦｅ−Ｎ
ｉ系合金でなるので、基板本体１の熱伝尋性が比較的高
く、この為低温用配線基板を冷却して低温で用いる場合
の、その冷却を各部一様に容易になすことが出来得るも
のである。 又本発明による低温用配線基板の場合、基板本体１の表
面に形成された超伝導体層２を有するので、その超伝導
体層２に、図示の如（、超伝導体配線層４の一部を絶縁
層３に形成せる開ロアを通じて連結せしめ得、−刀その
超伝導体配線層４の一部に、同様に図示の如く、電子回
路装置テップ５の接続用端子乃至配線層６の一部を連結
せしめ得、依って電子回路装置チップ５の接続用端子乃
至配線層６の一部を、超伝導体ｊ−２に連結し得るもの
である。この為超伝導体層２を接地導体として、これに
電子回路装置チップ５の接地をなすことが出来るもので
ある。 依って本発明による低温用配線基板によれば、その超伝
導体層２を接地導体として用いることにより、電子回路
装置チップ５を扁密度に実装し得るものである等の大な
る特徴を有するものである。 尚、本発明による低温用配線基板の場合、基板本体１が
Ｆ・−Ｎｉ系合金であって龜性を゛有し、この為電子回
路装置チップ５上のジョセフソン素子等が動作の影響を
受ける憧れがあると考えられるも、基板本体１の表面に
超伝導体層２を有し、それがマイナス効果によって反磁
性体として作用するので、電子回路装置ナツツ５上のジ
ョセフソン素子等が動作の影響を受ける慣れを夾負的に
有しないものである。 ４、図面の簡単な説明 図は本発明による電子回路装置チップを実装する為の低
温用配線基板を示す絡線的断面図である。 図中、１は基板本体、２は超伝導体層、６は絶縁層、４
は起伝導体配ＩＩＩ臘、５は電子回路装置チップ、６は
接続用亀子乃至配線層を夫々示す。
の低温用配線基板 ２、特許請求の範囲 １．５０〜４４重量％のＮｌを含むに’ ｅ −Ｎ ｉ
系合金による基板本体を有し、該基板本体の表面に超伝
導体層を介して絶縁層が形成され、該絶縁層上に超伝導
体配線層が形成されてなる事を特徴とする電子（ロ）路
装置チップを実装するための低温用配線基板。 ２．３０〜４４重量Ｘａ）Ｎ ｉを含むＦ’ ＠ −Ｎ
ｉ系合金による基板本体を有し、鹸基板本体の表面に
超伝導体層を介して絶縁層が形成され、跋絶縁層上に超
伝導体配線層が形成され、上記絶縁層の所要の位置に開
口が形成され、上記超伝導体配線層中の所要の超伝導体
配線層が上記開口を通じて上記超伝導体層に連結されて
なる事を４！微とする電子回路ｉｆｃ置装ップを実装す
るための低温用配線基板。 ６、発明の詳細な説明 本発明は、低温で使用されるジョセクンン素子等を用い
た電子回路装置等を構成せる電子回路装置チップを実装
する為の低温用配線基板に関する。 斯檜鶴温用配嶽基板は、室温と低温との間のと一トサイ
クルを受けるので、低温用配縁基板の基板本体と電子回
路装置チップとの間に比較的大なる熱膨張係数の差を有
する場合、低温用配線基板の配一層と電子回路装置チッ
プの接続用端子乃至配線層との連結部に破損を生ずる憧
れを有するものである。 この為従来、低温用配縁基板の基板本体と電子回路装置
チップとの間に熱Ｉ＃張係数の差が出来得る限りない様
に、電子回路装置チップがシリコン、す７アイヤ、セラ
きツク等でなるとして、基板本体がシリコンでなる低温
用配縁基板が提案されている。 然し乍ら斯る基板本体がシリコンでなる低温用配線基板
の場合、基板本体の機械的強度が弱いため、取扱いに不
便であった等の欠点を有していた。 依って本発明は斯る欠点のない低温用配線基板を提案せ
んとするもので、以下祥述する所より明らかとなるであ
ろう。 図は本発明による低温用配線基板の一例を示し、３０〜
４４重量％のＮｉを含むＦ ｅ −Ｎ ｉ系合金でなる
基板本体１を有し、その基板本体１の表面にＮｂ、５０
ＸＰｂ−５０％Ｓｎ台金尋でなる超伝導体層２を介して
、８ｉＵ２ 等でなる絶縁層３が形成され、その絶縁
層６上に８４ＸＰｄ−１２ＸＩｎ−４ＸＡｕ合金、Ｔａ
等でなる超伝導体配線層４が、その所要の一部につき絶
縁層３に穿設形成せる一部７を通じて超伝導体層２（に
連結されてなる態様で形成されてなる構成を有する。尚
この場合、起伝導体層２をＮｂでなるものとするとき、
その超伝導体ＰＩｊＩｉＩ２を基板本体１の表面に直接
例えば５ｏｏｎ！の厚さに形成し得、又絶縁層３を８１
０２ でなるものとするとき、その絶縁層！ＪＩｔＮ
ｂでなる超伝導体Ｎ２上に例えば５０００λの厚さに形
成し得る。 又超伝導体層２を５０ Ｘ Ｐ ｂ −５０Ｘ ８ ｎ
合金でなるものとするとき、その超伝導体層２を基板本
体１の表面に例えば鍍金により形成されたＯｕでなる導
電性層を介して例えば１μｍの厚さ番こ例えば鍍金法に
より形成し得、又絶縁層６をＳｔＯ，でなるものとする
とき、その絶縁層５を５０ Ｘ Ｐ ｂ −５０Ｘ ８
ｎ合金でなる超伝導体層２上に例えば７ｏｏｏ！の厚
さに形成し得る。 以上が本発明による低温用配線基板の一例構成であるが
、斯る構成によれば、低温で使用されるジ日セ７ソン素
子等を用いた電子回路装置（図示せず）等を構成し且−
面上に接続用端子乃至配線層６を有するそれ自体は公知
の電子回路装置チップ５を、その接続用端子乃至配線層
６を超伝導体配線層４に半田付は等によって連結せしめ
て、実装し得ること明らかであるが、この場合、基板本
体１が３０〜４４重量％のＮｉを含むＦｅ−Ｎ１系合金
でなるので、電子回路装置チップ５がシリコン、サファ
イヤ、セラミック等でなる場合、基板本体１が電子回路
装置チツプ５との間に熱膨張係数の差を有しないが有す
るとしても僅かしか有しないものである。因みに基板本
体１が３５重量％のＮｉを含むＦｅ−Ｎｉ系合金である
場合、その基板本体１の熱膨張係数は、シリコンの熱膨
張係数−［Ｌｏ ２Ｎと略々等しく、又基板本体１が３
２重量％のＮ１を含むＰ・−Ｎ１系合金である場合、そ
の基板本体１の熱膨張係数は、サファイヤ及びセラミッ
クの熱膨張係数−α１Ｘと略々等しいものである。従っ
て本発明による低温用配線基板の場合、それが室温と低
温との間のヒートサイクルを受けても、超伝導体配線層
４と電子回路装置チップ５の接続用端子乃至配線層６と
の連結部に破損を生ずる慣れを有しないものである。 又本発明による低温用配線基板の場合、基板本体１がＦ
・−Ｎｉ系合金でなるので、基金本体１の機械的１Ｍ１
度が、基板本体１がシリコンでなる場合に比し格段的に
大であり、従って取扱いが、基板本体１がシリコンでな
る場合に比し格段的に便となるものである。更ｌこ本発
明にょる低温用配線基板の場合、基板本体１がＦｅ−Ｎ
ｉ系合金でなるので、基板本体１の熱伝尋性が比較的高
く、この為低温用配線基板を冷却して低温で用いる場合
の、その冷却を各部一様に容易になすことが出来得るも
のである。 又本発明による低温用配線基板の場合、基板本体１の表
面に形成された超伝導体層２を有するので、その超伝導
体層２に、図示の如（、超伝導体配線層４の一部を絶縁
層３に形成せる開ロアを通じて連結せしめ得、−刀その
超伝導体配線層４の一部に、同様に図示の如く、電子回
路装置テップ５の接続用端子乃至配線層６の一部を連結
せしめ得、依って電子回路装置チップ５の接続用端子乃
至配線層６の一部を、超伝導体ｊ−２に連結し得るもの
である。この為超伝導体層２を接地導体として、これに
電子回路装置チップ５の接地をなすことが出来るもので
ある。 依って本発明による低温用配線基板によれば、その超伝
導体層２を接地導体として用いることにより、電子回路
装置チップ５を扁密度に実装し得るものである等の大な
る特徴を有するものである。 尚、本発明による低温用配線基板の場合、基板本体１が
Ｆ・−Ｎｉ系合金であって龜性を゛有し、この為電子回
路装置チップ５上のジョセフソン素子等が動作の影響を
受ける憧れがあると考えられるも、基板本体１の表面に
超伝導体層２を有し、それがマイナス効果によって反磁
性体として作用するので、電子回路装置ナツツ５上のジ
ョセフソン素子等が動作の影響を受ける慣れを夾負的に
有しないものである。 ４、図面の簡単な説明 図は本発明による電子回路装置チップを実装する為の低
温用配線基板を示す絡線的断面図である。 図中、１は基板本体、２は超伝導体層、６は絶縁層、４
は起伝導体配ＩＩＩ臘、５は電子回路装置チップ、６は
接続用亀子乃至配線層を夫々示す。
Claims (2)
- １．３０〜４４重量ＸのＮｉ を含むＦｅ −Ｎｉ系
合金ｌとよる基板本体を有し、＃基板本体の表面に超伝
導体層を介して絶縁層か形成され、該・、絶ｊ縁１・層
上に超伝導体層ｔｊｌＲＩＩが形成されてなる事を特徴
とする電子回路！！装チップを実装するための低温用配
線基板。 - ２．３０〜４４重量Ｘ０Ｎ１ を含むＦ’ｅ −Ｎｉ
系合金による基板本体を有し、該基板本体の表面に超伝
導体層を介して絶縁層が形成され、該第、縁１層、・上
に超伝導体配線層が形成され、上記絶縁層の所要の位置
に開口が形成され、上記超伝導体配線層中の所要の超伝
導体配線層が上記開口を通りで上記超伝導体層に連結さ
れてなる事を特徴とする電子回路装置チップを実装する
ための低温用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161693A JPS5861685A (ja) | 1981-10-08 | 1981-10-08 | 電子回路装置チツプを実装するための低温用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161693A JPS5861685A (ja) | 1981-10-08 | 1981-10-08 | 電子回路装置チツプを実装するための低温用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5861685A true JPS5861685A (ja) | 1983-04-12 |
Family
ID=15740061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161693A Pending JPS5861685A (ja) | 1981-10-08 | 1981-10-08 | 電子回路装置チツプを実装するための低温用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861685A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414978A (en) * | 1987-07-09 | 1989-01-19 | Nippon Steel Corp | Optical sensor |
| EP0977283A2 (en) * | 1998-04-27 | 2000-02-02 | Carpenter Technology (UK) Ltd. | Substrate materials for oxide superconductors |
-
1981
- 1981-10-08 JP JP56161693A patent/JPS5861685A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414978A (en) * | 1987-07-09 | 1989-01-19 | Nippon Steel Corp | Optical sensor |
| EP0977283A2 (en) * | 1998-04-27 | 2000-02-02 | Carpenter Technology (UK) Ltd. | Substrate materials for oxide superconductors |
| EP0977283B1 (en) * | 1998-04-27 | 2008-07-30 | Carpenter Technology (UK) Ltd. | Substrate materials for oxide superconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2224479B1 (en) | Metal-ceramic composite substrate and method of its manufacture | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| US20060214295A1 (en) | Circuit board and manufacturing method thereof | |
| US4546406A (en) | Electronic circuit interconnection system | |
| US6787706B2 (en) | Ceramic circuit board | |
| US5311399A (en) | High power ceramic microelectronic package | |
| JPS5861685A (ja) | 電子回路装置チツプを実装するための低温用配線基板 | |
| US5736234A (en) | Multilayer printed circuit board having latticed films on an interconnection layer | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JPH0365028B2 (ja) | ||
| JPH0415985A (ja) | ハイブリットｉｃ用ベース基板 | |
| JPS60164346A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH06132571A (ja) | 限流素子および限流装置 | |
| JPS6066842A (ja) | 半導体装置 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPH0464467B2 (ja) | ||
| JPS6317263Y2 (ja) | ||
| JP2569874B2 (ja) | 混成集積回路 | |
| JPH05121587A (ja) | 半導体装置 | |
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPS6016447A (ja) | 小型電子部品の実装構造 | |
| KR20020072069A (ko) | 금 와이어를 통하여 결합되는 반도체 실장기판 | |
| JPS5664448A (en) | Semiconductor device | |
| JPS59165446A (ja) | 集積回路構造体 | |
| JPS6129191A (ja) | 半導体素子搭載用配線板 |