JPS5860789A - Pattern magnification system - Google Patents
Pattern magnification systemInfo
- Publication number
- JPS5860789A JPS5860789A JP15993081A JP15993081A JPS5860789A JP S5860789 A JPS5860789 A JP S5860789A JP 15993081 A JP15993081 A JP 15993081A JP 15993081 A JP15993081 A JP 15993081A JP S5860789 A JPS5860789 A JP S5860789A
- Authority
- JP
- Japan
- Prior art keywords
- register
- dots
- button
- character
- output register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は2値画像パタンを縦横そnぞれ2倍に拡大する
パターン拡大方式に関し、特に文字バタンを拡大するの
に適した方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern enlarging method for enlarging a binary image pattern by a factor of two in both the vertical and horizontal directions, and particularly to a method suitable for enlarging character stamps.
従来2値画儂を縦横それぞれ2倍に拡大する際には、拡
大装置の構成の容易さから単純ズーム拡大が用いられる
ことが多かった。単純ズーム拡大方式により拡大すると
、斜めの線がなめらかでなく、特に文字の場合読みにく
いバタンとなる。Conventionally, when enlarging a binary image twice in both the vertical and horizontal directions, simple zoom enlarging has often been used because of the ease of configuration of the enlarging device. When enlarged using the simple zoom enlargement method, the diagonal lines are not smooth and the text becomes hard to read.
一方バタンを作業用メモリにすべて読出し、その作業用
メモリ内で拡大し、平滑化して好ましいバタンを得る方
式が提案されているが拡大するための装置が複雑で%ま
た処理速度が低いため現実的なものではなかりた。On the other hand, a method has been proposed in which all the buttons are read into a working memory, enlarged in the working memory, and smoothed to obtain a desirable button, but this is not practical because the device for enlarging is complex and the processing speed is low. It wasn't something.
本発明は、単純ズーム拡大を改良し、簡単な論理により
補正することによって上記読みにくいバタンとなる欠点
を解決し、しかも、ラスクスキャンタイプのキャラクタ
ディスプレイ装置のキヤ2フタジェネレータやキャラク
タプリンタ装置のキャラクタジェネレータに付加しやす
い拡大機構の方式を提供するものでめる。The present invention improves simple zoom magnification and corrects it using simple logic to solve the above-mentioned drawback of hard-to-read slams. This invention provides a method for an expansion mechanism that is easy to add to a generator.
次に本発明の実施例を示した図面を参照して、本発明の
詳細な説明する。The present invention will now be described in detail with reference to the drawings showing embodiments of the invention.
第1図を参照すると1本発明の第一の実施例は、マイク
ロプロセッサのプログラムで本方式を実現するものであ
る。この実施例ではマイクロプロセッサ1.システムバ
ス2.メインメモ!j3,9インカウントレジスタ4.
コードレジスタ5.キャラクタジェネレータ6、バタン
レジスタ7および印字デバイス8を富む。Referring to FIG. 1, the first embodiment of the present invention implements the present system using a microprocessor program. In this embodiment, microprocessor 1. System bus 2. Main memo! j3,9 count register 4.
Code register 5. It includes a character generator 6, a button register 7, and a printing device 8.
文字を拡大せずに印字するには、文字のコードをコード
レジスタ5にセットし、ラインカウントレジスタ4に行
番をセットしバタンレジスタ7の内WtMみそのデータ
を印字デバイス8に送る。To print a character without enlarging it, set the character code in the code register 5, set the line number in the line count register 4, and send the WtM miso data in the button register 7 to the printing device 8.
拡大して印字する場合にはマイクロプロセッサは第2図
(a)および(b)に示す処理を施すことによシ。When enlarging and printing, the microprocessor performs the processing shown in FIGS. 2(a) and 2(b).
良好な拡大バタンを第2図に示、すように2段に分けて
印字することができる。A good enlarged button can be printed in two stages as shown in FIG.
第3図を参照すると本発明の第二の実施例は本発明方式
による、文字の拡大をハードウェアで実現するものであ
る。この実施例ではコードレジスタ11.ラインカウン
タ12.キャラクタジェネレータ13.バタンレジスタ
14.バタンレジスタ15、バタンレジスタ14とバタ
ンレジスタ15との出力を入力として拡大パタンを得る
ためのプログラマブルロジックアレイ16、プログラマ
ブルロジックアレイ16の出力を保持する為の出力レジ
スタ17.バタンレジスタ14の出力を保持し、拡大し
ないバタンを得るため出力レジスタ18sおよびレジス
タ12+14ψ15+動作順序を制御する順序回路19
を含む。Referring to FIG. 3, the second embodiment of the present invention realizes character enlargement using hardware according to the method of the present invention. In this embodiment, code register 11. Line counter 12. Character generator 13. Bang register 14. A button register 15, a programmable logic array 16 for obtaining an enlarged pattern by inputting the outputs of the button registers 14 and 15, and an output register 17 for holding the output of the programmable logic array 16. Output register 18s and register 12+14ψ15+sequential circuit 19 that controls the operation order to hold the output of the button register 14 and obtain a button that does not expand
including.
コードレジスタ11に拡絖み出そうとする文字のコード
をセットし、ラインカウントレジスタ12には読み出す
べき行の値を、拡大しない場合には2倍にして、拡大す
る場合に拡そのままセットする。拡大しない場合にはセ
ットされた文字コードの指定されたラインのバタンかバ
タンレジスタ14を経て出力レジスタ18.拡大するモ
ードの場合はセットされたラインカウンタの下1ビット
を除く値でキャラクタジェネレータ13を読出し結果ラ
バタンレジスタ14に求める。次にセットされたライン
カウンタが偶数である場合はラインカウントレジスタ1
2を1だけ減じキャラクタジェネレータ13を再び読出
し結果をバタンレジスタ15に求める。バタンレジスタ
14と15との内容を参照して本方式による演算を施し
くここではプログラマブルロジックアレイを用いている
)、結果は出力レジスタ17に求められる。プログラマ
ブルロジックアレイは1行が16ビツトの場合は第3図
(b)の構成となる。またラインカウント数が奇数の場
合はラインカウントレジスタ12を1だけ増加し、キャ
ラクタジェネレータ13を読出し結果をバタンレジスタ
15に求める。以下ラインカウントが偶数である場合と
同様の処理をする。順序回%19は外部から起動がかけ
らnるとバタンレジスタ14のストローブ、ラインカウ
ントレジスタのクロック、バタンレジスタ15のストロ
ーブの順で1ぎ号を発生する。The code of the character to be expanded is set in the code register 11, and the value of the line to be read is doubled in the line count register 12 if it is not to be expanded, and set as it is if it is to be expanded. If not enlarged, the specified line of the set character code is sent to the output register 18 via the button register 14. In the case of the enlargement mode, the character generator 13 is read with the value excluding the lower one bit of the set line counter, and the result is obtained in the Rabatan register 14. If the line counter set next is an even number, line count register 1
2 is subtracted by 1 and the character generator 13 is read out again to obtain the result in the button register 15. The contents of the button registers 14 and 15 are referred to and the calculation according to the present method is performed (here, a programmable logic array is used), and the result is obtained in the output register 17. When one row has 16 bits, the programmable logic array has the configuration shown in FIG. 3(b). If the line count number is an odd number, the line count register 12 is incremented by 1, the character generator 13 is read out, and the result is sent to the button register 15. The same processing as when the line count is an even number is then performed. In the sequential time %19, when an external activation is applied, a 1 signal is generated in the order of the strobe of the button register 14, the clock of the line count register, and the strobe of the button register 15.
第4図を参照すると1本発明の第三の実施例は第二の実
施例よシも高速に求めるバタンを得られるよう工夫した
ものでおる。本実施例は文字のコードが入るコードレジ
スタ21、文字バタンを記録するキャラクタジェネレー
タA22.キャラクタジェネレータB23 eキャラク
タジェネレータ22と23の出力のうち1木刀式による
バタン間の論理演算をすべき2つを選び出すためのセレ
クタ人24*25.セレクタ24と25との出力を入力
とし、本方式による論理演算をするためのプログラマブ
ルロジックアレイ26#プログラマブールロジツクアレ
イ26の出力を保持するための出力レジスタ27.セレ
クタ24の出力を保持するための出力レジスタ28.求
めるバタンの行番号を指定するためのラインカウントレ
ジスタ29゜ラインカウントレジスタ29の計数値をも
とにキャラクタジェネレータに行番号を与え、さらにセ
レクタ24と25を制御するための組合せ論理回路30
を含む。文字バタンは第5図(a)に示すようにキャラ
クタジェネレータに分割して保持してお〈。また組合せ
論理回路は第5図(b)に示す論理回路とする。この構
成により拡大しないパタンは出力レジスタ27に、拡大
したパタンは出力レジスタ28に求まる。Referring to FIG. 4, the third embodiment of the present invention is designed to be able to obtain the desired slam faster than the second embodiment. This embodiment includes a code register 21 that stores character codes, a character generator A 22 that records character stamps. Character generator B23 e Selector 24*25 for selecting two outputs from the character generators 22 and 23 that should be subjected to a logical operation between the bangs using the wooden sword method. Output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27.#output register 27. An output register 28 for holding the output of the selector 24. A line count register 29 for specifying the line number of the desired button; a combinational logic circuit 30 for giving a line number to the character generator based on the count value of the line count register 29 and further controlling the selectors 24 and 25;
including. The character stamps are divided and stored in the character generator as shown in Fig. 5(a). Further, the combinational logic circuit is assumed to be the logic circuit shown in FIG. 5(b). With this configuration, patterns that are not expanded are stored in the output register 27, and patterns that are expanded are stored in the output register 28.
本発明は以上説明したように、2倍拡大パタンを得る際
に本兇明の規定する論理演算を施すことにより、絖み易
い拡大パタンか簡単な装置構成にて得られるという効果
がある。As explained above, the present invention has the effect that an enlarged pattern that is easy to fill can be obtained with a simple device configuration by performing the logical operation prescribed by this principle when obtaining a double enlarged pattern.
8#41図は本発明の第一の実施例のブロック図。
第2図(a) 、 (b)は第一の実施例のためのマイ
クロプロセッサのプログラムのフローチャート、第2図
(C)は、拡大パタンを2段に1分けて印字する方法を
示した図、第3図CB)は本発明の第二の実施例のブロ
ック図、第3図(b)はパターン間の演算を実現するプ
ログラマブルロジックアレイの内容、第4図は不発明の
第三の実施例のブロック図、第5図(a)は%第三の実
施例におけるパターンのキャラクタジェネレータへの格
納法を示す図、第5図(b)は第三の実施例の組合せ論
理回路の内容を示す図である。
第f閏
第2121(J)
第2図(C)
バタンリコード
ノびンty>IT4−75第4(121
第5Cη ((2ンFigure 8#41 is a block diagram of the first embodiment of the present invention. FIGS. 2(a) and 2(b) are flowcharts of the microprocessor program for the first embodiment, and FIG. 2(C) is a diagram showing a method of printing an enlarged pattern in two stages. , FIG. 3CB) is a block diagram of the second embodiment of the present invention, FIG. 3(b) is the contents of a programmable logic array that realizes operations between patterns, and FIG. 4 is a block diagram of the third embodiment of the invention. FIG. 5(a) is a block diagram of the example, and FIG. 5(a) is a diagram showing a method of storing patterns in the character generator in the third embodiment. FIG. 5(b) is a diagram showing the contents of the combinational logic circuit of the third embodiment. FIG. F Leap No. 2121 (J) Fig. 2 (C) Slam recode
Nobin ty > IT4-75 4th (121 5th Cη ((2
Claims (1)
記憶し、該バタンメモリを順次読み出しNドラ)XMド
ツトの2値画像パタンを表示する装置において、原バタ
ンt−Nxλ1の行列す、拡大後のバタン12Nx2M
の行列B、黒は論理値l。 白は論理値0で嵌わし、nを1からへまで変化する贅数
1mを1からMまで変化する整数% b(+1nbn+
ObN+1tm bntM+1 はすべてO1+は論
理和% eは論理積を表すとすると B和rMm=(bn+L+m−bn+lll+1)+b
n*mb2nt !nr−1= (bn+1pmabn
rm 1 )+bJ1+mBxn−s + zm−(b
n−s tm” bnrrr)+s )+ bn、mB
z n * + 1m−5= (bn−t em ”
bn *rrr−s ) 十bi tmのようにBを得
ることを特徴とするバタン拡大方式。[Scope of Claims] In an apparatus for displaying a binary image pattern of N dots (N dots) and N dots (N dots) by storing a binary image pattern in one row (N dots) and M rows of button memories, The matrix of t-Nxλ1 is 12Nx2M after expansion.
matrix B, black is logical value l. White is fitted with a logical value of 0, and the extra number 1m that changes from 1 to n is the integer % b (+1nbn+
ObN+1tm bntM+1 are all O1+ is logical sum % If e represents logical product, B sum rMm=(bn+L+m-bn+llll+1)+b
n*mb2nt! nr-1= (bn+1pmabn
rm1)+bJ1+mBxn-s+zm-(b
n-s tm” bnrrr)+s )+ bn, mB
z n * + 1m-5= (bn-t em ”
bn * rrr-s ) A batan expansion method characterized by obtaining B as in 10 bits tm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15993081A JPS5860789A (en) | 1981-10-07 | 1981-10-07 | Pattern magnification system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15993081A JPS5860789A (en) | 1981-10-07 | 1981-10-07 | Pattern magnification system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5860789A true JPS5860789A (en) | 1983-04-11 |
Family
ID=15704252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15993081A Pending JPS5860789A (en) | 1981-10-07 | 1981-10-07 | Pattern magnification system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5860789A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60195587A (en) * | 1984-03-16 | 1985-10-04 | 富士通株式会社 | Expanded image display system |
-
1981
- 1981-10-07 JP JP15993081A patent/JPS5860789A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60195587A (en) * | 1984-03-16 | 1985-10-04 | 富士通株式会社 | Expanded image display system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5847741B2 (en) | pattern generator | |
JPH03196188A (en) | Display system for information processor | |
JPS5860789A (en) | Pattern magnification system | |
KR880002094A (en) | Shape processing device | |
JPS6057593B2 (en) | Character pattern processing method | |
JPS594706B2 (en) | Print pattern generator | |
US5148517A (en) | Print data generator | |
JPS619766A (en) | Data transfer device | |
JPS6035675B2 (en) | character pattern generator | |
JPS59116782A (en) | Generator for character signal or the like | |
JPS59205665A (en) | Picture processor | |
JPS59178669A (en) | Storage device provided with three-dimensional memory module | |
JPS61144688A (en) | Character generation system | |
JPH0832472B2 (en) | Print control device | |
JP3247441B2 (en) | Image processing device | |
JP2898000B2 (en) | Character data expansion processor | |
JP2689815B2 (en) | Vector font fill information generator | |
JPH0426311B2 (en) | ||
JPS6054075A (en) | Picture enlarging and reducing circuit | |
JPS60244995A (en) | Shift circuit | |
JPS61175049A (en) | Printing control device | |
JPH0573693A (en) | Outline paint out system | |
JPH08115072A (en) | Dot display device | |
JPH0477971A (en) | Picture processor | |
JPS63141758A (en) | Memory development system of pattern |