JPS5856034A - Data processing unit - Google Patents

Data processing unit

Info

Publication number
JPS5856034A
JPS5856034A JP15423081A JP15423081A JPS5856034A JP S5856034 A JPS5856034 A JP S5856034A JP 15423081 A JP15423081 A JP 15423081A JP 15423081 A JP15423081 A JP 15423081A JP S5856034 A JPS5856034 A JP S5856034A
Authority
JP
Japan
Prior art keywords
constant
rom
register
data processing
microinstruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15423081A
Other languages
Japanese (ja)
Inventor
Yutaka Nakajima
豊 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP15423081A priority Critical patent/JPS5856034A/en
Publication of JPS5856034A publication Critical patent/JPS5856034A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation

Abstract

PURPOSE:To decrease the number of steps of a microprogram greatly by specifying addresses of a constant ROM on indirect basis, and by using microinstructions for specifying arithmetic between a constant and a variable in common without reference to the contents of the constant. CONSTITUTION:Prior to the arithmetic of an expanded expression of sinX, x, s<2>, and 0 are set to resistances R1, R2, and R3 in a register group 4. Then, a constant ROM 2 uses the contents of a counter 8 as a ROM address for addressing to output a constant from an adress (k) of the ROM 2. Once a microinstruction is executed, 1 is added under the control of a microprogram storage/control part 9. Consequently, a new step is executed to perform correct arithmetic while terms are changed successively even when the same step is executed repeatedly.

Description

【発明の詳細な説明】 本発明は定数を用いて多項式の計算を行なうマイクロプ
ログラム方式のデータ処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram type data processing device that calculates polynomials using constants.

マイクロプログラム方式のデータ処理装置において、三
角関数のような高機能命令を実行させる場合、多項近似
式を用いる場合が一般的である。たとえば―lnxを多
項近似式(層間式)で表わl大場合、 5lnx=a6x+  al  x”  +  *@x
藝 +−(1)となゐ。ここで&11oJeal・・・
は定数であり、これら各項の定数は演算時間の短縮およ
び演算精度の向上を図るために1あらかじめ計算されて
おし、定数ROMに記憶されている。そして、第1図に
示されるマイクロ命令(タイプ2)のアドレス部ADで
定数ROMのROMアドレスを指有 定することにより、該当項に固メの定数を取り出し、し
かる後、定数と変数との間の演算を行なう。なお、第1
図において1. o pは命令の機能指定部、D、Bは
レジスタ指定部である。
2. Description of the Related Art In a microprogram type data processing device, polynomial approximation expressions are generally used when executing high-performance instructions such as trigonometric functions. For example, if −lnx is expressed by a polynomial approximation formula (interlayer formula) and l is large, then 5lnx=a6x+ al x” + *@x
Art +-(1). Here&11oJeal...
are constants, and the constants for each of these terms are calculated in advance and stored in a constant ROM in order to shorten calculation time and improve calculation accuracy. Then, by specifying the ROM address of the constant ROM in the address field AD of the microinstruction (type 2) shown in Figure 1, a fixed constant is extracted into the corresponding term, and then the constant and variable are Perform calculations between. In addition, the first
In the figure 1. op is a function designation part of the instruction, and D and B are register designation parts.

このレジスタ指定部り、BKよって機能指定部OPで指
定された演算の結果の出力光レジスタ。
This register designation part is an output optical register for the result of the operation designated by BK in the function designation part OP.

当該演算用の第2オ(う“ンドを保持するレジスタが指
定される。
A register that holds the second instruction for the operation is specified.

第2図はこのようなマイクロ命令を実行するととKよっ
て多項近似式等の演算を行なう従来のデータ処理装置を
示すもので、1は各種マイクロプログラムが格納されて
いるマイクロプログラム格納部およびその制御部から成
るマイクログログラム格W匍j御部(以下、MC8と称
する)である。2は定数ROMであり、MC81から与
えられる第1図のマイクロ命令のアドレス部ADで指定
されるアドレス位置から対応する定数を出力する。定数
ROM 2の出力は第1のノクス(以下、A−4スと称
する)3上に送出される。4はレジスタR1,R2,R
3,R4などの各種レジスタから成るレジスタ群である
。レジスタ群4はA /Jス3および第2のパス(以下
、Bパスと称する)5、第3のパス(以下、Dパスと称
する)6に接続されており、MC8,Jの制御によりて
Dパス6から転送されるデータが指定レジスタに保持さ
れると共に、指定レジスタの保持データがAパス3また
はBパス5に出力される。
Figure 2 shows a conventional data processing device that performs calculations such as polynomial approximation expressions when executing such a microinstruction, and 1 indicates a microprogram storage section in which various microprograms are stored and its control. This is a microglogram class consisting of parts (hereinafter referred to as MC8). 2 is a constant ROM, which outputs a corresponding constant from the address position specified by the address part AD of the microinstruction in FIG. 1 given from the MC81. The output of the constant ROM 2 is sent onto a first node (hereinafter referred to as A-4) 3. 4 is register R1, R2, R
This is a register group consisting of various registers such as 3 and R4. The register group 4 is connected to the A/J path 3, a second path (hereinafter referred to as B path) 5, and a third path (hereinafter referred to as D path) 6, and is controlled by MCs 8 and J. The data transferred from the D path 6 is held in the specified register, and the data held in the specified register is output to the A path 3 or the B path 5.

1は演算部である。演算部1はMC8Jの制御によって
Aパス3およびBパス5から取り込んだデータIに演算
を施し、その結果をDパス6上に出力する。
1 is an arithmetic unit. The calculation unit 1 performs calculations on the data I taken in from the A path 3 and the B path 5 under the control of the MC 8J, and outputs the result onto the D path 6.

このような従来のデータ処理装置において、多項式たと
えば前記(1)式で示されるgin xの展開式の計算
を実行する場合、各項の演算に際し、第1図のマイクロ
命令のアドレス部kDにてその都度定数ROMのROM
アトどスを指定し、対応する定数を読み出す必費がある
。したがって第3図に示されるlln xの演算フロー
チャートから明らかなように1 al X (RJ ) →R4(定数ROM j内の定
数11とレジスタ群4内のレジスタRIの内容とを取り
出し、これらの間で乗算を行なった後、その結果をレジ
スタ群4内のVラスタR4に格納するマイクロ命令)、 smX(RJ)→R4(上述の説明において11をml
に置き換えたマイクロ命令、すなわち上記マイクロ命令
とはアドレス部ADの内容が異なる命令)、・・・など
各項毎に異なるマイクロ命令が会費となるため、マイク
ロプログラムのステップ数が極めて多くなる欠点があっ
た。
In such a conventional data processing device, when calculating the expansion of a polynomial, for example, gin ROM of constant ROM each time
It is necessary to specify the attos and read the corresponding constant. Therefore, as is clear from the operation flowchart of lln x shown in FIG. 3, 1 al smX(RJ) → R4 (in the above explanation, 11 is replaced by ml).
The membership fee is the microinstructions that are different for each item, such as microinstructions replaced by microinstructions (i.e. instructions whose address part AD is different from the above microinstructions), etc., so the disadvantage is that the number of steps in the microprogram becomes extremely large. there were.

本発明は上記事情に鑑みてなされたものでその目的は、
定数ROMのアドレス指定を間接指定方式とすることに
よって定数と変数との演算を指定するマイクロ命令を定
数の内容に無関係に共通にすることができ、もってマイ
クロ命令ムのステ、プ数が著しく減少できるデータ処理
方式を提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to:
By using the indirect specification method for constant ROM addressing, the microinstructions that specify operations on constants and variables can be shared regardless of the contents of the constants, which significantly reduces the number of microinstruction steps. The goal is to provide a data processing method that can.

以下、本発明の一実施例を図面を参照して説明する。な
お、第2図と同一部分には同一符号を付して説明を省略
する。第4図において、8は定数ROM ZのROMア
ドレスを指定するカウンタ(以下、CTRと称する)、
9は第1図ノMC81と同様の機能を有するMOBであ
る。C’rR&はMC89Kよって制御される。MC8
s M第5図に示されるマイクロ命令(タイfr)のレ
ジスタ指定部ムでa(定数ROM 2を示す)が指定さ
れている場合に、当該マイクロ命令実行終了時にCTR
8をたとえばインクリメントするようKなっている。な
お、レジスタ指定部Aでは一般的には第1オペランドを
保持するレジスタが指定されるようKfkっており、本
実施例ではA = aの場合に定数ROM jは一種の
第1オペランドレジスタとして取シ扱われる。第6図は
上記定数ROM Jの記憶内定の一例を示すもので、定
数ROM jのに番地、k+1番地、k+2番地、・・
・には、前記(1)式におけるsln xの展開式の定
数1・、’1、&@・・・があらかじめ記憶されている
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. Note that the same parts as in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted. In FIG. 4, 8 is a counter (hereinafter referred to as CTR) that specifies the ROM address of constant ROM Z;
9 is a MOB having the same function as the MC 81 in FIG. C'rR& is controlled by MC89K. MC8
s M If a (indicating constant ROM 2) is specified in the register specification section of the microinstruction (tie fr) shown in Figure 5, CTR is set at the end of execution of the microinstruction.
For example, K is set to increment 8. Note that the register specification section A generally specifies the register that holds the first operand, and in this embodiment, when A = a, the constant ROM j is treated as a kind of first operand register. treated as shi. FIG. 6 shows an example of the storage specification of the constant ROM J, where the constant ROM j has addresses, k+1, k+2, etc.
The constants 1., '1, &@, etc. of the expansion formula of sln x in the above equation (1) are stored in advance in .

次に本発明一実施例の動作t’ginxの展開式の演算
の場合を例にとりて第7図のフp−チャトを参照して説
明する。いま、5inxの展開式の演算のマイクロプロ
グラムが実行され、各項の演算に先立ってレジスタ群4
内のレジスタR1,R2,R1にそれぞれX e X”
e Oが設定されているものとする。す力わち(RJ)
==X。
Next, an explanation will be given of the operation of the operation of the expansion formula of t'ginx according to an embodiment of the present invention with reference to the diagram in FIG. Now, the microprogram for calculating the expansion formula of 5inx is executed, and before calculating each term, register group 4 is executed.
X e X” in registers R1, R2, and R1 in
It is assumed that eO is set. Surikiwachi (RJ)
==X.

(RJ)=!”、(RJ)=Oとなっているものとする
、このような状態で、stn xの展開式の演算に適用
される一連の定数の先頭の定数a・の鶏アドレスkが、
MCB 1の制御によりてCTRlにロードされる(7
テツプS1)、定数、ROMjはCTRgの内容t−R
OMアドレスとしてアドレ、シ/グされており、定数R
OM jのに番地から定数10が出力されている。しか
して、次のマイクロ命令(第5図参照)のレジスタ指定
部A テa +なわち定数ROM Iが指定され、レジ
スタ指定部BでR1すなわちレジスJRJが指定される
と、定数ROM Mの出力すなわ。ち定数a・はAパス
3上に出力され、同時にレジスタ群4内のレジスタR1
の内容(この場合にはX)がBパス5上に出力される。
(RJ)=! ”, (RJ) = O. In such a state, the address k of the constant a at the beginning of the series of constants applied to the operation of the expansion of stn x is
Loaded into CTRl under the control of MCB 1 (7
Step S1), constant, ROMj is the content of CTRg t-R
The address is signaled as an OM address, and the constant R
A constant 10 is output from address OM j. Therefore, when the register specifying part A tea +, that is, the constant ROM I, of the next microinstruction (see Figure 5) is specified, and the register specifying part B specifies R1, that is, the register JRJ, the output of the constant ROM M Sunawa. That is, constant a is output to A path 3, and at the same time register R1 in register group 4
The contents (X in this case) are output on the B path 5.

演算部7はMC8Jの制御によってA /(ス3上のデ
ータとBパス5上のデータとの乗算すなわち1・×(R
1)を実行し、その結果をDパス6上に出力する。この
Dt4ス6上のデータの格納先は上記マイクロ命令のレ
ジスタ指定部りで指定されており、本実施例ではDパス
6上のデータすなわち1・X(RJ)の乗算結果(この
場合にはa6x)はレジスタ群4内のレジスタR4に格
納される。(ステップ82)そして、上記したレジスタ
指定部Aで1すなわち定数lROM 2を指定するマイ
クロ命令が実行された場合、当該命令実行終了時K C
TR#はMC89の制御によって1インクリメントされ
る。この結果C’rR8の内容はに+1となる。第1項
(この場合には第1項)の演算(ステ、デs2)が終了
すると、次のマイクロ命令によって第1項までの展開式
の和の計算(R4)+(RJ)が行なわれ(この場合に
はR6xが得られる)、その結果はレジスタ群4内のレ
ジスタRjK格納される(ステ、グ83)。次のマイク
ロ命令では、第1+1項(この場合には第2項)の演算
に備えて第t+i項の変数計算(R2)×(R1)が行
なわれ(この場合にはR3が得られる)、その結果はレ
ジスタ群4内のレジスタRIK格納される(ステップ8
4)。灰゛に指定された項数までの演算が終了したか否
かの判定が行なわれ(ステ、fBB)、終了していない
場合には再びステ、fBJ〜S4が実行される。前述し
たようKCTR#の内容はすでに+1されておシ(この
場合にはに+1となっている)、定数ROM Jの出力
内郷は前回のステップS2におけるアドレスの次のアド
レス位置(この場合にはに+1番地)の内容(この場合
には11 )となっている、したがって新たにステ、プ
S2が実行された場合、定数1は前回のステ、プS2に
おけるaS (この場合にはa−)ではなく次の項の演
算に適用される”i−H(仁)場合にはaS  )とな
っておシ、同一ステ、f金繰シ返し実行しても項を順次
変えながら正しい演算を行なうことができる。そして、
指定された項数の演算が終了するまでステ、!82〜S
4を繰り返し実行することKよってsln xの展開式
の演算が折力われる。
Under the control of MC8J, the calculation unit 7 multiplies the data on the A/( path 3 and the data on the B path 5, that is, 1.×(R
1) and outputs the result on the D path 6. The storage destination of the data on this Dt4 path 6 is specified by the register specification part of the microinstruction mentioned above, and in this embodiment, the data on the D path 6, that is, the multiplication result of 1 x (RJ) (in this case, a6x) is stored in register R4 in register group 4. (Step 82) Then, when a microinstruction that specifies 1, that is, the constant lROM 2, is executed in the register specification part A described above, when the execution of the instruction ends, K C
TR# is incremented by 1 under the control of MC89. As a result, the content of C'rR8 becomes +1. When the operation (step, de s2) of the first term (first term in this case) is completed, the next microinstruction calculates the sum of the expansion expressions up to the first term (R4) + (RJ). (In this case, R6x is obtained), and the result is stored in register RjK in register group 4 (step 83). In the next microinstruction, the variable calculation (R2) x (R1) of the t+i term is performed in preparation for the operation of the 1+1 term (in this case, the 2nd term) (in this case, R3 is obtained), The result is stored in register RIK in register group 4 (step 8
4). It is determined whether or not the computation up to the number of terms specified in gray has been completed (step, fBB), and if not, steps fBJ to S4 are executed again. As mentioned above, the contents of KCTR# have already been incremented by +1 (in this case, it is +1), and the output inner address of constant ROM J is the address position next to the address in the previous step S2 (in this case, it is +1). Therefore, when a new step S2 is executed, the constant 1 is the aS in the previous step S2 (a- in this case). It is applied to the calculation of the next term instead of ``i-H (Jin), aS ), and even if you repeat the same step, f money repeatedly, the correct calculation will be performed while changing the terms one after another. You can. And,
Stay until the operation for the specified number of terms is completed! 82~S
By repeatedly executing step 4, the calculation of the expansion formula of sln x is saved.

なお、前記実施例ではelm xの展開式の演算の場合
について説明し九が、これに限らず各種多項式の演算に
適用実施できることは勿論である。
In the above embodiment, the calculation of the expansion formula of elm x is explained, but it goes without saying that the present invention is not limited to this and can be applied to calculations of various polynomials.

以上詳述したように本発明のデータ処理装置によれば、
多項式の各項の計算実行部分のフローをループ化するこ
とができるので、マイクログロ少ラムのステップ数を著
しく減少することができる。
As detailed above, according to the data processing device of the present invention,
Since the flow of the calculation execution part for each term of the polynomial can be looped, the number of steps in the microprogram can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はマイクロ命令(タイ′f2)のフォーマ、トを
示す図、第2図は従来のデータ処理装置の構成を示すプ
ロ、り図、第3図は従来のデータ処理装置の動作を説明
するためのフローチャート、1第4図は本発明のデータ
処理装置の一実施例を示すプロ、り図、第5図は上記実
施例において適用されるマイクロ命令(タイプ1)のフ
ォーマットを示す図、第6図は定数ROMの内容の一例
を示す図、第7図は本発明一実施例の動作を説明するた
めのフローチャートである。 1.9・・・マイクログロダラム格1り何部(MC8)
、2・・・定数ROM、4・・・レジスタ群、7・・・
演算部、8・・・カウンタ(CTR)。
Figure 1 is a diagram showing the format of a microinstruction (tie 'f2), Figure 2 is a diagram showing the configuration of a conventional data processing device, and Figure 3 explains the operation of a conventional data processing device. 1. FIG. 4 is a flowchart showing an embodiment of the data processing device of the present invention; FIG. 5 is a diagram showing the format of microinstructions (type 1) applied in the above embodiment; FIG. 6 is a diagram showing an example of the contents of the constant ROM, and FIG. 7 is a flowchart for explaining the operation of one embodiment of the present invention. 1.9...Microglodalum case 1 part (MC8)
, 2... constant ROM, 4... register group, 7...
Arithmetic unit, 8... Counter (CTR).

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラム方式のデータ処理装置において、各
種定数があらかじめ記憶されている定数ROMと、この
定数ROMのROMアドレスを指定するカウンタとを具
備し、定数と変数との演算を各項ごとに一定順序で実行
する多項式計算に際して、上記カウンタに1咳当する多
項式計算に固有の初期アドレスを設定した後、上記定数
ROMをマイクロ命令で1回使用するととに上記カウン
タの内容を更新することを特徴とするデータ処理装置。
A microprogram type data processing device is equipped with a constant ROM in which various constants are stored in advance and a counter that specifies the ROM address of this constant ROM, and performs operations on constants and variables for each term in a fixed order. When performing a polynomial calculation, after setting an initial address unique to the polynomial calculation to be applied to the counter, the contents of the counter are updated each time the constant ROM is used once by a microinstruction. Data processing equipment.
JP15423081A 1981-09-29 1981-09-29 Data processing unit Pending JPS5856034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15423081A JPS5856034A (en) 1981-09-29 1981-09-29 Data processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15423081A JPS5856034A (en) 1981-09-29 1981-09-29 Data processing unit

Publications (1)

Publication Number Publication Date
JPS5856034A true JPS5856034A (en) 1983-04-02

Family

ID=15579688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15423081A Pending JPS5856034A (en) 1981-09-29 1981-09-29 Data processing unit

Country Status (1)

Country Link
JP (1) JPS5856034A (en)

Similar Documents

Publication Publication Date Title
NL1025106C2 (en) SIMD integer multiplication of the most significant part with rounding and shifting.
JP4121527B2 (en) Data processing method
US5129068A (en) Operand address calculation in a pipeline processor by decomposing the operand specifier into sequential step codes
JPH0387930A (en) Emulator asist unit and coprocessor emulator using the same
US4833640A (en) Register bank change including register to register transfer in a data processing system
JPS6029126B2 (en) data processing equipment
US4945511A (en) Improved pipelined processor with two stage decoder for exchanging register values for similar operand instructions
US6611956B1 (en) Instruction string optimization with estimation of basic block dependence relations where the first step is to remove self-dependent branching
JPH01161442A (en) Register save and recovery system
JPS5856034A (en) Data processing unit
JP3599499B2 (en) Central processing unit
JPH0546379A (en) Data transfer system
KR880000817B1 (en) Data processing apparatus and method
US5463747A (en) Microprogram data processor processing operand address calculation and instruction execution with common hardware
JPH0340422B2 (en)
JP2772100B2 (en) Parallel instruction fetch mechanism
JPS6341092B2 (en)
JPH04149637A (en) Information processor
JP2625510B2 (en) Computer system
JPS60220424A (en) Arithmetic system of array element
JPS58195255A (en) Data processing device
JPS6252331B2 (en)
JPS6161430B2 (en)
JPH04124729A (en) Pipeline control system
JPH02259839A (en) Data processor