JPS5856026A - Display device - Google Patents

Display device

Info

Publication number
JPS5856026A
JPS5856026A JP15558681A JP15558681A JPS5856026A JP S5856026 A JPS5856026 A JP S5856026A JP 15558681 A JP15558681 A JP 15558681A JP 15558681 A JP15558681 A JP 15558681A JP S5856026 A JPS5856026 A JP S5856026A
Authority
JP
Japan
Prior art keywords
memory
display
counter
code
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15558681A
Other languages
Japanese (ja)
Inventor
Hideji Hirakawa
平川 秀二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15558681A priority Critical patent/JPS5856026A/en
Publication of JPS5856026A publication Critical patent/JPS5856026A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To simplify constitution and to decrease the number of parts by varying the count output of a counter through its counting operation, and reading address contents, which correspond to a code, out of a memory to a display element. CONSTITUTION:A display device 37, a counter 42 which counts clock pulses and sets its count outputs to an optional code at optional time, and a display data memory 40 whose input and output operations are independent are provided. Then, the counter outputs are connected to address inputs of the memory 40, and for memory writing, the count outputs are set to an optional address code to write data in to the addresses of the memory 40. During display operation, the count outputs of the counter 42 are varied through its counting operation to scan display digit positions, and address contents which correspond to the code are read out of the memory 40 to the element 37, which turns on dynamically.

Description

【発明の詳細な説明】 本発明は複数桁の文字または数字の表示ケ行なわせゐ機
器の表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device for equipment capable of displaying characters or numbers of multiple digits.

一般に複数桁の文字または数字の表示装置は計測、演算
2時計等の機能?有する機器に用いらnlその制御ハマ
イクロコンピューター等の演算側(財)回路により集中
的に行なわfている。
In general, multi-digit character or number display devices have functions such as measurement, calculation 2 clock, etc.? The control of the equipment used in the equipment is performed intensively by a calculation circuit such as a microcomputer.

第1図は一般的に用いらnているマイクロコンビュータ
ケ用いて7セグメントの表示素子ケ点灯させゐ回路の一
例である。以下図に従って説明すめと、表示1i’?l
路は表示素子1.デマルチプレクサ2、ドライバー回路
3.アドレスランチlr’l路4゜データラッチ回路6
より構成さn、前記表示回路および計測、計時等の本来
機能回路の制(財)および演算は全てマイクロコンピュ
ータ回路6によって行なわtl、る。
FIG. 1 is an example of a circuit for lighting a 7-segment display element using a commonly used microcomputer. Please explain according to the figure below and display 1i'? l
The path is display element 1. Demultiplexer 2, driver circuit 3. Address launch lr'l path 4° data latch circuit 6
The control and calculation of the display circuit and the circuits with original functions such as measurement and timekeeping are all performed by the microcomputer circuit 6.

前記構成において表示桁数2Nと丁ゐと、次のステップ
で動作子ゐ。
In the above configuration, when the number of display digits is 2N, the next step is the operation element.

(1)  マイクロコンピュータ−111路6よりアド
レスラッチ回路4に桁指定のデータ孕、データラッチ回
路6に選択術の表示データー?コードの形式で書込み、
そfぞt、デマルチプレクサ2とドライバー回路3に出
力する。
(1) From the microcomputer 111 path 6, the address latch circuit 4 receives data specifying the digit, and the data latch circuit 6 receives data indicating the selection method. write in the form of code,
Then, it is output to the demultiplexer 2 and the driver circuit 3.

(2)デマルチプレクサ2で入力コードに応じて表示素
子1のn桁目r選択し、データーラッチ回路6よりドラ
イバー回路3ケ介して選択権の表示データーケ表示素子
1に出力し、選択桁ケ点灯させる。
(2) The demultiplexer 2 selects the nth digit r of the display element 1 according to the input code, and the data latch circuit 6 outputs the selection right display data to the display element 1 via the three driver circuits, and the selected digit lights up. let

(3)マイクロコンビコータ回路6で他の本来機能回路
72制陣するとともに四部で演算ケ行なう。
(3) The microcombination coater circuit 6 controls other originally functional circuits 72, and the four parts perform calculations.

(4)桁選択の7ドレスコ一ド2順次一定周期変化させ
、各桁2111次点灯させる。
(4) The 7 dress code 2 of digit selection is changed sequentially at a fixed period, and each digit is lit 2111 times.

(6)前記(1)〜(6)ケ繰り返すことにより表示素
子1ケダイナミノク点灯させる。
(6) By repeating steps (1) to (6) above, one display element is turned on.

このような回路は回路構成が簡単なので、広く用いらn
ているが、反面表示中は常に−・足周期でマイクロコン
ピュータ回路6により桁ケスキャンさせ、なおかつ表示
データの書替え7行なわねばナラス、マイクロコンピュ
ータ−の動作の中で表示N路の駆動の占める割合が、メ
モリー容量と時間の配分のヒで大さくなり、本来機能回
路7に複卸な機能ケ持たせる場合には、表示回路は簡単
な回路構成となっても機器全体の回路構成及びプログラ
ムが複雑になゐ。
This type of circuit has a simple circuit configuration, so it is not widely used.
However, on the other hand, during display, the microcomputer circuit 6 must scan the digits at regular intervals, and the display data must be rewritten 7 times. However, if the functional circuit 7 is to have multiple functions, the circuit configuration and program of the entire device will be complicated even if the display circuit has a simple circuit configuration. Nanai.

前記のエリな、本来機能が複雑な機器における欠点ケ解
消するために、第2図のようにデーターセレクタ22と
表示する各桁の内容ケ全て一記憶できるメモリ20ケ有
し、通常はカウンタ21のカウント出力でデータセレク
ター22ケ介してメモリー20のアドレスケスキャンさ
せ同時にメモリー20内の前記アドレスに記憶さnてい
る表示データケドライバー20i介して表示素子17(
出力することにエリ表示素子20を点灯させ、メモリー
への書込み時には、マイクロコンピューター工りデータ
ーセレクタ−22を介してメモリー27のアドレスケ選
択してデータケ書込むという表示回路ケ構成することに
エリ、表示内容の書き替工時しかマイクロコン(ニータ
ーが関与しない回路構成とすることにより、マイクロコ
ンピュータ−の負担ケ軽くする回路がある。しかしなが
らこの構成でに回路構成が複雑となる。
In order to solve the above-mentioned drawbacks of devices with inherently complex functions, the data selector 22 has 20 memories that can store all the contents of each digit to be displayed, as shown in FIG. With the count output, the address of the memory 20 is scanned through the data selector 22, and at the same time, the display data stored in the address in the memory 20 is sent to the display element 17 (
In order to output data, the display element 20 is turned on, and when writing to the memory, the address of the memory 27 is selected via the microcomputer-engineered data selector 22 and the data is written. There is a circuit that reduces the burden on the microcomputer by having a circuit configuration in which the microcomputer is involved only when rewriting the display contents. However, this configuration makes the circuit configuration complicated.

不発明は第2図の回路構成ケさらに簡略化し、従来の回
路に比べて部品点数の削減及びコストタ゛ウン勿計るこ
とケ目的とし、その目的を達成する基本的構成は表示素
子と、クロックパルスケカウントし、カウント出カケ任
意の時に任意のコードに設定できるカウンターと、入出
力の独立した表示データーメモリーケ有し、前記カウン
ターのカウント出カケ前記メモリーのアドレス入力に接
続し、メモリー書き込み時にはカウント出カケ任意のア
ドレスコードに設定することにより前記メモリーのアド
レスへのデータ書込みケ行ない、表示動作時には前記カ
ウンターのカウント動作によりカウント出カケ変化させ
、表示の桁位置會スキン丁ゐとともに前記コードに対応
したアドレス内容ケ前記メモリーエリ読み出し、前記表
示素子に出力子ゐことにより前記表示素子ケダイナミッ
ク点灯させるように構成したものである。以下本発明の
一実施例ケ第3図〜第4図に従って説明する。
The purpose of the invention is to further simplify the circuit configuration shown in Figure 2, reduce the number of parts and reduce costs compared to the conventional circuit, and the basic configuration to achieve this purpose is a display element and a clock pulse circuit. It has a counter that can be set to any code at any time, and an independent display data memory for input and output.The count output of the counter is connected to the address input of the memory, and the count output is By setting an arbitrary address code, data is written to the address of the memory, and during display operation, the count output is changed by the counting operation of the counter, and the digit position of the display corresponds to the code. The display element is configured to dynamically light up the display element by reading out the address contents from the memory area and providing an output terminal to the display element. An embodiment of the present invention will be described below with reference to FIGS. 3 and 4.

第4図は第3図の7セグメント表示板36勿ダイナミッ
ク点灯さ+!:/b場合の例であり、表示素子37と、
こnk働かせるためのデマルチプレクサ38およびドラ
イバー39と、メモリー40と、発振回路41と、シリ
セット付カウンター42と、マイクロコンピュータ43
および本来機能回路63エリなり、その通常の表示動作
時の動作ステップは、 (1)発振回路411す出力さnるクロックパルス48
ケブリセント付カウンター42でカウントする。
Figure 4 shows the 7-segment display board 36 in Figure 3 which is of course dynamically illuminated! :/b This is an example of the case where the display element 37 and
A demultiplexer 38 and a driver 39, a memory 40, an oscillation circuit 41, a counter 42 with a series reset, and a microcomputer 43 for operating this link.
The operation steps during normal display operation are as follows: (1) The oscillation circuit 411 outputs the clock pulse 48.
A counter 42 with a cable center is used for counting.

(2)カウンタ出力46ケデマルチプレクサ3日へ入力
することによジ、カウンタ出力46のコードに応じて、
表示桁選択信号44のうちの1信号のみケアクチイブに
することにエリ表示素子37の表示桁ケ選択する。
(2) By inputting the counter output 46 to the multiplexer 3, depending on the code of the counter output 46,
The display digit of the display element 37 is selected by making only one of the display digit selection signals 44 active.

(3)メモリー40エリカウント出力46のコードのア
ドレスケ選択し、そのアドレス内に記憶さ7しているデ
ータケドライバー39ケ介して表示素子へ出力子ゐこと
にエリ、光示素子37の表示桁選択信号にエリ選択さn
た桁を点灯する。
(3) Select the address of the code in the memory 40 and count output 46, and output the data stored in that address to the display element via the driver 39, and display on the light display element 37. Selected by digit selection signal
The displayed digit lights up.

(4)前記(1)〜(3)ケクロノクパルス48の出力
の度に繰り返す。
(4) Repeat steps (1) to (3) each time the pulse 48 is output.

壕だ表示内容書替え時には (1)  プリセット信号5oによりプリセント付カウ
ンタ42ケプリセノトモードとし、前記の(1)〜(4
)の表示動作ケ中断する。
When rewriting the display contents (1), the preset signal 5o sets the counter 42 with precent to the preset mode, and the above (1) to (4)
) display operation is interrupted.

(2)  マイクロコンピュータより書き替えるメモリ
のアドレスケアドレス信号49として出力する−(3)
  プリセット付カウンタ42に工′す、カウント、出
力46のコードケアドレス信号49と同じコードに設定
子ゐ。
(2) Output as the address care address signal 49 of the memory to be rewritten from the microcomputer - (3)
The counter 42 with preset is set to the same code as the code care address signal 49 of the output 46.

(4) マイクロコンピュータより変更桁の表示データ
ケメモリー40に出力し、メモリー書き込み信号52に
エリアドレス信号49のアドレスに対応したアドレスの
データケ書き替える。
(4) The display data of the changed digit is output from the microcomputer to the memory 40, and the data of the address corresponding to the address of the area address signal 49 is rewritten in the memory write signal 52.

(6)  プリセット信号60(/rよりプリセット付
カウンタ42ケカウントモードにもどし、設定さnたカ
ウント出力のコードに対応した桁力・ら表示ケ再開丁ゐ
っ 以−トのように第2図と同じ機能ケさらに簡単に行なえ
、IC等の部品点数の削減とコストダウンが;titゐ
ために、実用。ヒ有用なものといえる。
(6) Using the preset signal 60 (/r), return the preset counter to the 42 count mode and restart the display of the digits corresponding to the set count output code as shown in Figure 2. It can be said to be very useful in practical use because it can perform the same functions more easily and reduces the number of parts such as IC and costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来の実施例構成図、第3図は7セグ
メント表示板の外観図、第4図に本発明の実施例構成図
である。 37・・・・・・表示素子、38・・・・・・デマルチ
プレクサ、39・・・・・・ドライバー、43・・・・
・・マイクロコンピュータ、63・・・・・・本来機能
回路、46・・・・・・表示データドライブ信号、49
・・・・・・アドレス信号、61・・・・・・データ信
号、40・・・・・・メモリー、41・・・・・・発振
回路、46・・・・・・カウンター出力、47・・・・
・・メモリー出力、48・・・・・・クロックパルス、
62・・・・・・メモリー書き込み信号、60・・・・
・・プリセット信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名JR
I図 92図 第3図 護
1 and 2 are configuration diagrams of a conventional embodiment, FIG. 3 is an external view of a 7-segment display board, and FIG. 4 is a configuration diagram of an embodiment of the present invention. 37... Display element, 38... Demultiplexer, 39... Driver, 43...
... Microcomputer, 63 ... Original functional circuit, 46 ... Display data drive signal, 49
... Address signal, 61 ... Data signal, 40 ... Memory, 41 ... Oscillation circuit, 46 ... Counter output, 47. ...
...Memory output, 48...Clock pulse,
62...Memory write signal, 60...
...Preset signal. Name of agent: Patent attorney Toshio Nakao and one other person JR
I figure 92 figure 3 figure protection

Claims (1)

【特許請求の範囲】[Claims] 表示素子と、クロックパルスケカウントし、カウント出
カケ任意の時に任意のコードに設定できるカウンターと
、入出力の独立した表示データーメモリーケ有し、前記
カウンターのカウント出カケ前記メモリーのアドレス入
力に接続し、メモリー書き込み時にはカウント出カケ任
意のアドレスコードに設定することにエリ前記メモリー
のアドレスへのデーター書込みケ行ない、表示動作時に
に前記カウンターのカウント動作によりカウント出カケ
変化させ、表示の桁位置ケスキャンするとともに、前記
コードに対応したアドレス内容ケ前記メモリーエリ読み
出し、前記表示素子に出力することにより、前記表示素
子ケグイナミソク点灯させることを特徴とする表示装置
It has a display element, a counter that counts clock pulses and whose count output can be set to any code at any time, and an independent display data memory for input and output, and the count output of the counter is connected to the address input of the memory. However, when writing to the memory, the count output is set to an arbitrary address code.The data is written to the address of the memory, and during the display operation, the count output is changed by the counting operation of the counter, and the digit position of the display is scanned. At the same time, the display device is characterized in that the address contents corresponding to the code are read from the memory area and outputted to the display element, thereby causing the display element to turn on.
JP15558681A 1981-09-29 1981-09-29 Display device Pending JPS5856026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15558681A JPS5856026A (en) 1981-09-29 1981-09-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15558681A JPS5856026A (en) 1981-09-29 1981-09-29 Display device

Publications (1)

Publication Number Publication Date
JPS5856026A true JPS5856026A (en) 1983-04-02

Family

ID=15609274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15558681A Pending JPS5856026A (en) 1981-09-29 1981-09-29 Display device

Country Status (1)

Country Link
JP (1) JPS5856026A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61167696U (en) * 1985-04-04 1986-10-17

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61167696U (en) * 1985-04-04 1986-10-17

Similar Documents

Publication Publication Date Title
US4276541A (en) Display control of hand-written, memorized pattern at a preselected time
US4385291A (en) Electronic diary watch
JPS5921537B2 (en) Camera display method
US4379339A (en) Electronic timer
JPH0527319B2 (en)
JPS5856026A (en) Display device
US4484180A (en) Switch condition indicator
JPS6118195B2 (en)
JP2589169B2 (en) Display circuit
JPS58149505A (en) Load controller
JPS6110231Y2 (en)
JPS5812254Y2 (en) calculator
JPS6030784Y2 (en) Integrated circuit device for segment type display control
JPS62476B2 (en)
JPS6236569B2 (en)
KR930003169B1 (en) Display unit for pc.
JPH0782586B2 (en) Two-wire display device
JPS5965284A (en) Character input apparatus of electronic time piece
JPS5868690A (en) Timer
JPS6236568B2 (en)
JPS5557944A (en) Display unit
JPS6314395A (en) Storage circuit
SU679975A1 (en) Data representation unit
JPH0594172A (en) Character display device
JPS608514B2 (en) Display control method