JPS5854440A - Display picture changing device in display device - Google Patents

Display picture changing device in display device

Info

Publication number
JPS5854440A
JPS5854440A JP56154416A JP15441681A JPS5854440A JP S5854440 A JPS5854440 A JP S5854440A JP 56154416 A JP56154416 A JP 56154416A JP 15441681 A JP15441681 A JP 15441681A JP S5854440 A JPS5854440 A JP S5854440A
Authority
JP
Japan
Prior art keywords
data
display
changed
change
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56154416A
Other languages
Japanese (ja)
Other versions
JPS6350729B2 (en
Inventor
Shinya Tanigaki
谷垣 信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP56154416A priority Critical patent/JPS5854440A/en
Publication of JPS5854440A publication Critical patent/JPS5854440A/en
Publication of JPS6350729B2 publication Critical patent/JPS6350729B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)

Abstract

PURPOSE:To freely change a display picture partially in the order of the generation of change without increasing the contents of a program, by storing information of displayed data to be changed in a FIFO buffer. CONSTITUTION:A data controlling device 1 and a display device 2 are controlled by CPUs 10, 20, respectively. Data and interruption signals indicating the change of data are inputted from an external sensor to the CPU10. The CPU20 is provided with a program storing ROM21 for display control and a display data storing RAM22. Between both CPUs 1, 2, data are transmitted by using standarized frame format telegrams. In addition, transmission controlling interfaces 13, 23 are connected in order to control the transmission.

Description

【発明の詳細な説明】 この発明は1表示装置における表示画面変更装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display screen changing device in one display device.

外部から入力する多(のデータ、たとえば多数のセンサ
からの検出データをCRT(陰極線管)などを備えた表
示装置に表示する場合に。
When displaying a large amount of externally input data, such as detection data from a large number of sensors, on a display device equipped with a CRT (cathode ray tube) or the like.

多数のデータのうちの一部の内容に変更があったときに
、その都度画面全部を表示しなおしたのでは効率が悪い
。そこで、変化した部分のみの表示を変更(以下、これ
を部分更新という)する必要が起こる。
It would be inefficient to redisplay the entire screen each time there is a change in the content of a portion of a large amount of data. Therefore, it becomes necessary to change the display of only the changed portion (hereinafter referred to as partial update).

外部から入力するデータの変化を捉え、そのデータにつ
いて表示内容を部分更新する方式にはいくつかある。そ
の1つは、多数のデータについてμ次、変化があるかど
うかをチェックし、変化があれば表示の部分更新を行な
い、この後うにデータの変化のチェックと表示の部分更
新とをシーケンシャルに制御するものである。この方式
であれば、表示データの部分更新は容易にかつデータの
変化に追従して即座に行なえる。
There are several methods for capturing changes in externally input data and partially updating the displayed content based on that data. One of them is to check whether there is a change in a large amount of data in the μth order, and if there is a change, perform a partial update of the display, and then sequentially control the check for data changes and the partial update of the display. It is something to do. With this method, partial updating of display data can be performed easily and immediately following changes in data.

ところが、表示装置の制御、外部のデータ発生源である
センサの制御、および全体的なシステムの都合から、外
部からのデータの変化を捉えるタスクと表示の部分更新
のタスクとを別々に設ける必要が生じることがある。こ
のような方式では、外部からのデータが変化したときに
割込を発生させ、lFI込処理ルーチンに移る。この割
込処理では、変化後のデータを取込んでメモリーζea
IL、かつデータが変化したことを示すフラグをセット
する。そして1表示の部分更新タスクでは、各7ラグを
チェックし、セットされているフラグがあればそのフラ
グに対応するデータの表示を更新する。この方式では、
各データに対応してフラグを設けておけば、すべてのデ
ータについての部分更新が可能であるが。
However, due to the control of the display device, the control of sensors that are external data generation sources, and the overall system, it is necessary to separate the task of capturing changes in data from the outside and the task of partially updating the display. This may occur. In such a system, an interrupt is generated when external data changes, and the process proceeds to the IFI input processing routine. In this interrupt processing, the data after the change is taken in and stored in the memory ζea.
Set a flag indicating that IL and data have changed. In the one-display partial update task, each of the seven lags is checked, and if a flag is set, the display of data corresponding to that flag is updated. In this method,
If a flag is provided corresponding to each piece of data, it is possible to partially update all data.

データの数が増大すればそれだけフラグの数も増加させ
なければならず、また部分更新タスクにおいてもすべて
の7ラグをチェックしなけれ゛ばならないので、プログ
ラムが増大するという問題がある。さらに1部分更新タ
スクは、周期的に7ラグのチェックを行なうようIこな
るので。
As the amount of data increases, the number of flags must also increase, and all seven lags must be checked in the partial update task, resulting in an increase in program size. Furthermore, the 1 partial update task will periodically check for 7 lags.

必ずしも変化が発生した順序でデータの表示の部分更新
が行なわれるとは限らない。
Partial updates of the data display are not necessarily performed in the order in which changes occur.

表示画面の部分更新も割込処理によって行なうことも可
能であるが1表示装置との間でデータの伝送を行なうシ
ステムのように1部分更新Iこ長い時間を要する。場合
には、他のデータによる割込を禁示する時間が長くなり
、データの変化に表示の部分更新を追従させることがで
きなくなるという問題がある。
Although it is possible to partially update the display screen by interrupt processing, it takes a long time to update one part, as in a system that transmits data to and from one display device. In this case, there is a problem that the time period during which interruption by other data is prohibited becomes long, and it becomes impossible to make the partial update of the display follow changes in the data.

この発明は、データの変化を捉えるタスクと表示の部分
更新のタスクとを別個に備えたシステムにおいて、プロ
グラムを増大させることな(短時間で処理できるととも
に、変化が起った順序で表示の部分更新を行なうことの
できる、表示装置6ζおける表示画面変更装置を提供す
ることを目的とする。
This invention enables processing to be performed in a short time without increasing the size of the program in a system that has separate tasks for capturing changes in data and for partially updating the display. It is an object of the present invention to provide a display screen changing device in a display device 6ζ that can perform updates.

以下1図面を参照してこの発明の実施例について詳述す
る。
Embodiments of the present invention will be described in detail below with reference to one drawing.

第1図ξこおいて、この実施例では、データ制御装置(
1)と表示装置(2)とは伝送ライン(3)Iこよって
結ばれている。再装置tl+ (21はCPUQ・橢に
よってそれぞれ制御される。CPU(1−は%後述する
割込み処理および部分更新タスクのプログラムを格納し
たROM(Ill、および表示すべきデータ等を記憶す
るRAMff21を備えている。このCPUQIIこは
、外部のセンサなどから、多種類のデータおよびそのデ
ータが変化したことを示す割込信号が人力する。CPU
翰は、表示制御を打なうもので1表示制御用プログラム
を格納したROM+211.および表示に必要なデータ
を記憶したRAM(22)を備えている。この実施例で
は表示器としてCRT@が示されており、このCRT@
は、CPUのの指令にもとづいてその制御回路歯によっ
て制御される。再装置Ill f2+間の伝送制御方式
としては、たとえばHDLC(HighLevel D
ata l1nk Control )が採用され、標
準化されたフレーム形式の電文でデータの伝送が行なわ
れる。装置(1)が1次局であり、装置t (2+が2
次局であって、1次局は2次局−と対してポーリングに
よる呼び出しを行なうことにより、回線制御が行なわれ
る。この伝送制御のために。
In FIG. 1 ξ, in this embodiment, the data control device (
1) and the display device (2) are connected by a transmission line (3)I. The re-device tl+ (21 is controlled by the CPUQ and 0, respectively. The CPU (1-) is equipped with a ROM (Ill) storing programs for interrupt processing and partial update tasks, which will be described later, and a RAMff21 storing data to be displayed. This CPU QII manually generates various types of data and interrupt signals indicating changes in the data from external sensors, etc.
The handle is for controlling the display and has a ROM+211.1 which stores the display control program. and a RAM (22) that stores data necessary for display. In this embodiment, a CRT@ is shown as a display, and this CRT@
is controlled by its control circuit based on instructions from the CPU. As a transmission control method between the re-equipment Ill f2+, for example, HDLC (High Level D
data is transmitted in a standardized frame format. Device (1) is the primary station, and device t (2+ is 2
The next station, the primary station, performs line control by calling the secondary station by polling. For this transmission control.

同装置11+ +21にはそれぞれ伝送制御インターフ
ェイスQ3@が設けられている。
Each of the devices 11+ +21 is provided with a transmission control interface Q3@.

第2図は、RAMQBの内容の一部を示している。nh
MQB内には、入力したデータの記憶エリヤがある。こ
のエリヤにはn個のデータ(DAl)〜(DAn)が記
憶されている。これらのデータそのものすなわちデータ
の内容をそれぞれ(D A 1 )、〜(DAn)で表
わす。シー≠噂妾中→噂こ(Llζ対して、・これらの
データ(DAl) 〜(DAa)の識別符号を(dal
) 〜(d a n)で表わす。これらの識別符号とし
ては、データ記憶エリヤの各データ(DAI)〜(DA
II)が記憶されている場所のアドレスや。
FIG. 2 shows part of the contents of RAMQB. nh
Within the MQB, there is a storage area for input data. This area stores n pieces of data (DAl) to (DAn). These data themselves, that is, the contents of the data, are represented by (D A 1 ) and ~(DAn), respectively. Sea ≠ rumor concubine → rumor ko (for Llζ, ・These data (DAl) ~ (DAa) identification codes are (dal
) to (d a n). These identification codes include each data (DAI) to (DAI) in the data storage area.
II) is the address where it is stored.

データを発生するセンサの番号などが用いらnる。The number of the sensor that generates the data is used.

データ制御装置(1)のCPU叫では、第3図番こ示す
ように、先入れ先出しバッファ(fir8tin fi
rsL ouL buffsr 、以下FIFOバフ7
アという)αΦ、ならびにそのリード・ポインタ (R
P)およびライト・ポインタ(wp)を備えている。F
IFOバッファ(141は、変化の起ったデータすなわ
ち後述するように割込みの発生したデータの識別符号を
記憶するものであり、これらの識別符号を記憶するいく
つかの記憶場所を備えている。FIFOバッファa41
の記憶容量は1割込みが同時膓こ起こりうる最大数のデ
ータ識別符号を記憶できればよい。FIFOQ4)には
、割込みの発生した順番でそのデータの識別符号が書込
−まれ、書込まれた順番に読出されるので、割込iの発
生した順番にそのデータの表示の部分更新が可能となる
For the CPU of the data control device (1), as shown in Figure 3, a first-in first-out buffer (first-in first-out buffer) is used.
rsL ouL buffsr, below FIFO buff 7
) αΦ, and its read pointer (R
P) and a write pointer (wp). F
The IFO buffer (141) stores identification codes of changed data, that is, data in which an interrupt has occurred as described later, and includes several storage locations for storing these identification codes.FIFO buffer a41
The storage capacity is sufficient to store the maximum number of data identification codes for which one interrupt can occur simultaneously. The identification code of the data is written to FIFOQ4) in the order in which the interrupt occurs, and is read out in the order in which it is written, so it is possible to partially update the display of the data in the order in which the interrupt i occurs. becomes.

ライト・ポインタ (wp)は、FIFOバッファQ4
)のデータ識別符号を書込むべき記憶場所を指定し、リ
ード・ポインタ (RP)は読出すべき記憶場所を指定
する。第3図において、イニシャル状態では、両ポイン
タ (WP)(RP)とも、FIFOバッファ041の
先頭の記憶場所を指してい゛る。後述するように、デー
タが変化したという割込みがあると、そのデータたとえ
ば(DAI)の識別符号Cdm1)がライト・ポインタ
(wp)で指定される場所に書込まれ、かつライト・ポ
インタ(wp)の内容に+1される。ライト・ポインタ
 (wp)は、次に書込むべき場所を常盛こ指定するこ
とになる。リード・ポインタ (RF)は、依然として
(d−a l )が記憶されている場所を指定している
Write pointer (wp) is FIFO buffer Q4
) specifies the storage location to be written, and the read pointer (RP) specifies the storage location to be read. In FIG. 3, in the initial state, both pointers (WP) and (RP) point to the storage location at the beginning of the FIFO buffer 041. As will be described later, when there is an interrupt that data has changed, that data (for example, the identification code Cdm1 of (DAI)) is written to the location specified by the write pointer (wp), and the data is written to the location specified by the write pointer (wp). +1 for the content. The write pointer (wp) always specifies where to write next. The read pointer (RF) still points to where (d-a l ) is stored.

部分更新タスク盛こよる読出しにおいては、リード・ポ
インタ(RP)によって指定されている場所の識別符号
(dal)が読出され、かつリード・ポインタ (RP
)の内容に+1される。
When reading a partial update task, the identification code (dal) of the location specified by the read pointer (RP) is read, and the read pointer (RP)
) is added +1 to the content.

リード嗜ポインタ (RP)は、常に1次に読取らnる
べき場所を示している。このように、両ポインタ(WP
)(RP)は、書込み、読出しごとに+1され、最後の
記憶場所を指定したのちにクリヤされて先頭の記憶場所
を指定するというように、指定場所を循環させる。以上
の動作から明らかなように%FfFOバッファ(+41
のいずれかの場所に識別符号が記憶されている場合には
、ポインタ(wp)と(RP)の内容とは等しくない。
The read preference pointer (RP) always indicates where the primary should read. In this way, both pointers (WP
)(RP) is incremented by 1 each time it is written or read, and after designating the last storage location, it is cleared to designate the first storage location, thus rotating the designated locations. As is clear from the above operation, %FfFO buffer (+41
If the identification code is stored in any location, the contents of the pointer (wp) and (RP) are not equal.

ポインタ(wp)と(RP)の内容が等しいとき((W
P) = (RP) )には、PIFOバッファα尋は
空である。
When the contents of pointers (wp) and (RP) are equal ((W
P) = (RP) ), the PIFO buffer α fathom is empty.

第4図は、表示装置(2目こおけるCRT@への表示の
例を示している。データ(DAI)〜(DAD) は、
CRT(i151の表示画面上の所定の位置にそれぞれ
表示されている。こnらのデータに変化があった場合に
は、変化のあったデータについてのみ、その表示内容が
変更され、変化後のデータが表示される。
FIG. 4 shows an example of display on the CRT @ in the display device (second column).Data (DAI) to (DAD) are
They are each displayed at a predetermined position on the display screen of the CRT (i151).If there is a change in these data, the display contents will be changed only for the data that has changed, and the display contents after the change will be changed. Data is displayed.

第5図は、データ制御装置(1)から表示装置(2)に
伝送される電文のフォーマットの一例を示している。こ
の電文は、開始フラグ・7・イールド(S)、アドレス
・フィードル囚、制御フィールド(CO)、情報フィー
゛・ルド(INF)、検査フィールド(CH)および終
止フラグ・フィールドtElの6つのフィールドから構
成されている。
FIG. 5 shows an example of the format of a message transmitted from the data control device (1) to the display device (2). This message consists of six fields: start flag 7 yield (S), address field, control field (CO), information field (INF), check field (CH), and end flag field tEl. It consists of

この電文は、第2行目第15列からのデータAある。両
装置+11 +21間で交信される電文は常に同じフォ
ーマットで構成される。
This message has data A from the 2nd row and 15th column. The messages exchanged between both devices +11 and +21 are always configured in the same format.

第6図は%CPUQIによって実行される割込み処理の
手順を示している。上述したように。
FIG. 6 shows the interrupt processing procedure executed by %CPUQI. As mentioned above.

入力するデータが変化したときに割込みが発生する。す
べてのデータ(DAI) 〜(DAn)の割込みの優先
順位は同一レベルにあり、あるデータIこよる割込みが
発生すると、他のデータgこよる割込みは禁止される。
An interrupt occurs when the input data changes. The priorities of all data (DAI) to (DAn) are at the same level, and when an interrupt caused by a certain data I occurs, interrupts caused by other data G are prohibited.

したがって、各データについての割込みルーチン間でF
IFOバッファa(への書込の競合は起こらない。各デ
ータ暴こついての割込みルーチンは全く同じであるから
、データ(DAI)についてのみ説明する。
Therefore, between the interrupt routines for each data
No contention for writing to IFO buffer a (a) occurs. Since the interrupt routines for each data attack are exactly the same, only the data (DAI) will be explained.

データ(DAI)Iこついての割込みがあると、変化後
のデータ(DAI)が読取られ、RAMa2のデータ記
憶エリヤのデータ(DAl)の記憶場所に書込まれ、デ
ータ(DAl)の内容が更新される(ステップC11l
)。次に、データ(DAl)の識別符号(a a 1)
がFIFO/(77ア(IIのライト・ポインタ(wp
)#こよって指定される記憶場所に書込まれ、ライF・
ポインタ(wp)に+1される(ステップ(支))。以
上で割込処理が終了する。
Data (DAI) When an interrupt occurs, the changed data (DAI) is read and written to the storage location of data (DAI) in the data storage area of RAMa2, and the contents of data (DAI) are updated. (Step C11l
). Next, the identification code (a a 1) of the data (DAl)
is FIFO/(77a(II write pointer(wp
) # will be written to the specified storage location and the
+1 is added to the pointer (wp) (step). This completes the interrupt processing.

第7図はCPU0Iによって実行される表示の部分更新
タスクの処理手順を示している。この部分更新タスクは
表示装置(2)のポーリングのさいに行なわれる。ライ
)・ポインタ(wp)とり一ド・ポインタ(RP)の内
容が等しいかどうか1こよって、F夏FOバッファa−
に変化のあったデータの識別符号が記憶されているかど
うかがチェックされ(ステップ(財))、記憶されてい
れば、各データによる割込みが禁止される(ステップ(
転))。リード・ポインタ(RP)によって指定される
場所のデータの識別符号が読出され、かつリード・ポイ
ンタ (B P)の内容に+1されると(ステップf4
31)、割込みの禁止が解除される。最後に、読出され
た識別符号からメモリ田のデータニーリヤが検索され、
該当する変化後のデータが読出される。そして、このデ
ータを用いて表示装置(2+への電文が編集されて装置
(2)1こ伝送される(ステップ卿)。表示装置+21
では、この電文を受信すると、電文の内容膠こしたがっ
てCRT@の画面上の該当するデータの表示を変更する
。FIFOバッファ(141からの識別特号の読出しの
直前に、データの変化による割込みが禁止されているか
ら、この読出しと割込みによる書込みとCζよるFIF
Oバツ7ア041へのアクセスが同時に行なわれること
が避けられる。そして、識別符号の読出゛しが終ると割
込みの禁止が解除されるから、データの変化による割込
みが可能となり、FIFOバッファa−への書込みが正
常に行なわれる。
FIG. 7 shows the processing procedure of a display partial update task executed by CPU0I. This partial update task is performed during polling of the display device (2). Depending on whether the contents of the pointer (wp) and the pointer (RP) are equal, the F summer FO buffer a-
It is checked whether the identification code of the data that has changed is stored (step (goods)), and if it is stored, interrupts by each data are prohibited (step (goods)).
(translation)). When the identification code of the data at the location specified by the read pointer (RP) is read and the contents of the read pointer (BP) are incremented by 1 (step f4
31), the prohibition of interrupts is canceled. Finally, the data in the memory field is searched from the read identification code, and
The data after the corresponding change is read. Then, using this data, the message to the display device (2+) is edited and transmitted to the device (2) (step sir).Display device +21
Then, when this message is received, the display of the corresponding data on the CRT@ screen is changed according to the contents of the message. Immediately before reading the identification special code from the FIFO buffer (141), interrupts due to data changes are prohibited, so this reading, writing by interrupts, and the FIFO by Cζ
Simultaneous accesses to Ox7a041 can be avoided. Then, when the reading of the identification code is completed, the prohibition of interrupts is canceled, so that interrupts due to changes in data are enabled, and writing to the FIFO buffer a- is performed normally.

上記実施例では、FIFOバッファには変化のあったデ
ータの識別符号が記憶されているがデータの情報量がき
わめて少ないシステムにおいては、データの内容をFI
FOバッファに入れてお(ことも可能である。
In the above embodiment, the FIFO buffer stores the identification code of data that has changed, but in a system where the amount of data information is extremely small, the contents of the data are stored in the FIFO buffer.
It is also possible to put it in the FO buffer.

以上のよう1ここの発明では、FIFOバッファが備え
られており、このFIFOバッファに表示を変更すべき
データに関する情報が記憶される。FIFOバッファに
何らかの情報が記憶されているかどうかの検索は非常に
容易であるから1表示の部分更新タスクのプログラムを
増ととなる。また%FIFOバッファでは、書込まれた
順序で記憶されている情報が読出されるから、変化の起
った順序でデータの表示の部分更新を行なうことができ
る。
As described above, in the present invention, a FIFO buffer is provided, and information regarding data whose display should be changed is stored in this FIFO buffer. Since it is very easy to search whether any information is stored in the FIFO buffer, it is necessary to increase the number of partial update task programs for one display. Furthermore, in the %FIFO buffer, the stored information is read out in the order in which it was written, so it is possible to partially update the display of data in the order in which changes occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、データ制御装置と表示装置とを示すブロック
図、第2図はデータ制御装置のRAMの内容を示す図、
第3図はFIFOバッファの動作を示す図、第4図1i
 CRT lこおける表示例を示す図、第5図は電文フ
ォーマットを示す図、jN8図#j割込み制御タスクを
示すフロー・チャート、第7図は部分更新タスクを示す
フロー・チャートである。 (1)・・・データ制御装置、(21・・・表示装置、
叫121111@ @ CP U 、Ql1211 +
1@11 ROM −*’1jQ2J 1111@RA
M。 α勾・・・FIFOバッファ、@・・・CRT。 以上 特許出願人  立石電機株式会社
FIG. 1 is a block diagram showing a data control device and a display device, FIG. 2 is a diagram showing the contents of the RAM of the data control device,
Figure 3 is a diagram showing the operation of the FIFO buffer, Figure 4 1i
FIG. 5 is a diagram showing a message format, FIG. 8 is a flow chart showing an interrupt control task, and FIG. 7 is a flow chart showing a partial update task. (1)...Data control device, (21...Display device,
Shout 121111 @ @ CPU , Ql1211 +
1@11 ROM -*'1jQ2J 1111@RA
M. α gradient...FIFO buffer, @...CRT. Patent applicant: Tateishi Electric Co., Ltd.

Claims (1)

【特許請求の範囲】 表示画面上−こ複数のデータを表示する装置番こおいて
、複数のデータのうち変化のあったデータに関する情報
を記憶する先入れ先出しバッファ、変化のあったデータ
による割込みにもとづいてそのデータに関する情報を上
記バッファに記憶させる手段、および上記バッファを検
索してそこに記憶されている情報からデータを特定長 し、そのデータの重水を変更する手段を備えたことを特
徴とする1表示装置■こおける表示画面変更装置。
[Claims] On the display screen - A first-in, first-out buffer that stores information about data that has changed among the plurality of data on a device number that displays the plurality of data, based on an interrupt caused by the data that has changed. and means for storing information regarding the data in the buffer; and means for searching the buffer, determining a specific length of data from the information stored therein, and changing the weight of the data. 1 Display device ■Display screen changing device.
JP56154416A 1981-09-28 1981-09-28 Display picture changing device in display device Granted JPS5854440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56154416A JPS5854440A (en) 1981-09-28 1981-09-28 Display picture changing device in display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56154416A JPS5854440A (en) 1981-09-28 1981-09-28 Display picture changing device in display device

Publications (2)

Publication Number Publication Date
JPS5854440A true JPS5854440A (en) 1983-03-31
JPS6350729B2 JPS6350729B2 (en) 1988-10-11

Family

ID=15583676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56154416A Granted JPS5854440A (en) 1981-09-28 1981-09-28 Display picture changing device in display device

Country Status (1)

Country Link
JP (1) JPS5854440A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142799A (en) * 1983-12-30 1985-07-27 三谷 尚弘 Detection of goods
JPH01162040A (en) * 1987-12-18 1989-06-26 Fanuc Ltd Character display data transfer equipment
JPH01236399A (en) * 1987-08-28 1989-09-21 Sensormatic Electronics Corp Electronic component survey system
JPH0261719A (en) * 1988-08-27 1990-03-01 Sapiensu:Kk Memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142799A (en) * 1983-12-30 1985-07-27 三谷 尚弘 Detection of goods
JPH01236399A (en) * 1987-08-28 1989-09-21 Sensormatic Electronics Corp Electronic component survey system
JPH01162040A (en) * 1987-12-18 1989-06-26 Fanuc Ltd Character display data transfer equipment
JPH0261719A (en) * 1988-08-27 1990-03-01 Sapiensu:Kk Memory device
JPH0550013B2 (en) * 1988-08-27 1993-07-27 Sapiensu Kk

Also Published As

Publication number Publication date
JPS6350729B2 (en) 1988-10-11

Similar Documents

Publication Publication Date Title
EP0566847A2 (en) Multi-media window manager
US5798749A (en) Graphic display control apparatus
EP0314440A2 (en) Graphic display system with secondary pixel image storage
JPS5854440A (en) Display picture changing device in display device
US5721684A (en) Navigation apparatus having two processors, the first for outputting map data and the second for drawing and scrolling the map
US3974497A (en) Display device
JP2003175889A (en) Ais data processor
JPH0715623B2 (en) Display device
JP2575962B2 (en) Information processing system
JPS55115106A (en) Display method for process status
JPS61214022A (en) Graphic display control system
JP2002006908A (en) Method of data transfer to/from programmable controller
JPH01319828A (en) Data processor
JPH02100752A (en) Communication buffer control system
JPH09153127A (en) Map plotting device
JPS63140359A (en) Input data processing method
EP0375339A2 (en) Image processing apparatus and a system using the same
JPS6158360A (en) Managing system of plurality of buffers
JPH06295247A (en) Real time processing realizing method
JPS6242238A (en) Storage device for queue
JPS63312742A (en) Polling control system
JPS6329838A (en) Display device
JPS6290725A (en) Crt display system
JPH0448307B2 (en)
JPH05197511A (en) Scroll bar movement controller