JPS5852225B2 - display device - Google Patents

display device

Info

Publication number
JPS5852225B2
JPS5852225B2 JP4102078A JP4102078A JPS5852225B2 JP S5852225 B2 JPS5852225 B2 JP S5852225B2 JP 4102078 A JP4102078 A JP 4102078A JP 4102078 A JP4102078 A JP 4102078A JP S5852225 B2 JPS5852225 B2 JP S5852225B2
Authority
JP
Japan
Prior art keywords
segment
segments
display
common electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4102078A
Other languages
Japanese (ja)
Other versions
JPS54132197A (en
Inventor
直憲 岡林
清 熊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4102078A priority Critical patent/JPS5852225B2/en
Publication of JPS54132197A publication Critical patent/JPS54132197A/en
Publication of JPS5852225B2 publication Critical patent/JPS5852225B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements

Description

【発明の詳細な説明】 本発明は英字、特にその小文字を任意に表示できるよう
にした表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device that can arbitrarily display alphabetic characters, particularly lowercase characters.

例えば、電子時計の多機能化に伴い、数字情報の他、文
字情報、特に英字情報の表示が重要になってきている。
For example, as electronic watches become more multi-functional, it has become important to display character information, especially alphabetic information, in addition to numerical information.

ところが、従来から提案されている表示装置は、配線上
の問題からセグメント数に制約を受け、高々3文字程度
の表示しかできないのが現状であった。
However, the display devices that have been proposed in the past have been limited in the number of segments due to wiring problems, and are currently only capable of displaying about three characters at most.

また、液晶表示装置では配線に伴うパターン形成にも問
題があり字体がくずれる等の欠陥も生じていた。
Further, in liquid crystal display devices, there are problems in pattern formation associated with wiring, resulting in defects such as distorted fonts.

本発明はこれら従来の欠点を解消するものであり、比較
的容易な配線でかつセグメントを有効に使用し得るよう
にして、英小文字による文字情報を任意に表示できるよ
うにした表示装置を提供することを目的とする。
The present invention eliminates these conventional drawbacks, and provides a display device that can arbitrarily display character information in lowercase English letters with relatively easy wiring and effective use of segments. The purpose is to

以下図面に従って本発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.

第1図aはセグメントパターン例、同図すは共通電極パ
ターン例である。
FIG. 1A shows an example of a segment pattern, and FIG. 1A shows an example of a common electrode pattern.

セグメントパターンは、縦方向に配置されたセグメント
1a、1b及び横方向に配置されたセグメント2a、2
b、2cを適宜数並設してなる格子状パターンを基本と
し、セグメン)1atlbの上部延長上に更に縦方向に
配置されるセグメント1cを形成して構成される。
The segment pattern consists of vertically arranged segments 1a, 1b and horizontally arranged segments 2a, 2.
The structure is based on a lattice pattern in which an appropriate number of segments 1atlb and 2c are arranged in parallel, and segments 1c are further arranged in the vertical direction on the upper extension of segment 1atlb.

共通電極パターンは、第1図すに対比して示されるよう
に、セグメント1c、セグメント2a部に対応して第1
共通電極3、セグメン)1a。
As shown in FIG.
Common electrode 3, segment) 1a.

2b部に対応して第2共通電極4、セグメントlb、2
0部に対応して第3共通電極5を形成して構成される。
A second common electrode 4, segment lb, 2 corresponds to part 2b.
A third common electrode 5 is formed corresponding to the 0 part.

配線6,7は縦方向に配置されたセグメント1a、1b
、Ic及び横方向に配置されたセグメンF 2 a 、
2 b 12 cについてそれぞれ共通に導出して形成
され、これによって、いわゆる%デユティのダイナミッ
ク駆動を可能にしている。
Wiring lines 6 and 7 are vertically arranged segments 1a and 1b.
, Ic and the laterally arranged segment F 2 a ,
2 b 12 c are derived and formed in common, thereby enabling so-called % duty dynamic driving.

なお、横方向に配置された上下のセグメント2a、2c
は、第2図のセグメントパターン例に示すように、それ
ぞれ上方向、下方向に突出するような曲率をつげて形成
してもよい。
Note that the upper and lower segments 2a and 2c arranged in the horizontal direction
may be formed by increasing the curvature so as to protrude upward and downward, respectively, as shown in the example segment pattern of FIG.

第3図は第1図のセグメントパターンで表示される英字
(小文字)a=zの表示例である。
FIG. 3 is a display example of alphabetic characters (lowercase letters) a=z displayed in the segment pattern of FIG.

このセグメントパターンによれば、b、 d、 f、
h、jlに11、tなどにおいて、格子状パターン
に追加されたセグメン)1cが選択して駆動され、他の
英字とのバランス、すなわち表示全体のバランスをとつ
壬表示する。
According to this segment pattern, b, d, f,
At h, jl, 11, t, etc., the segment (1c) added to the grid pattern is selected and driven to display a balance with other alphabetic characters, that is, the balance of the entire display.

また、各セグメンtl、a。1bツ1C22a、2b、
2Cの組を連続して並設しているので、m、n1v、w
の一表示例に示されるように横方向に3セグメントまた
は4セグメントに及ぶような表示も可能で、かつこれら
表示例から理解されるように、各英字に対して隣接する
英字と適宜間隔を保って表示することもでき、これらも
表示全体のバランスをとる上で有効なものとなる。
Also, each segment tl, a. 1b Tsu 1C22a, 2b,
Since 2C sets are arranged in parallel, m, n1v, w
As shown in one display example, it is possible to display three or four segments in the horizontal direction, and as can be understood from these display examples, each alphabetic character must be spaced appropriately from adjacent alphabetic characters. It is also possible to display the image as a whole, and these are also effective in maintaining the balance of the entire display.

第3図の表示例では開示されていないが、もちろん、こ
のセグメントパターンには従来周知の日の字形パターン
が含まれ、希望によっては数値情報を表示することも可
能である。
Although not disclosed in the display example of FIG. 3, this segment pattern includes, of course, the conventionally known Japanese character pattern, and numerical information can also be displayed if desired.

第4図は文字情報の種類が限定された場合のセグメント
パターン及び共通電極パターン例を示す。
FIG. 4 shows examples of segment patterns and common electrode patterns when the types of character information are limited.

図に明らかなように、セグメントla、1bの上部延長
上に追加されるセグメン1lc(ここでは特に区別して
さらにダッシュを付けて示す)として、長めのセグメン
) 1 c’と短かめのセグメント1c/′の適宜組合
せ(表示を要しない部分のセグメント形成はあえて不要
である。
As can be seen in the figure, segments 1c' (longer segment) 1c' and shorter segment 1c/' are added on the upper extension of segments 1a, 1b as segment 1lc (shown here with an additional dash for special distinction). (It is intentionally unnecessary to form segments in parts that do not require display.)

あってもこの場合、駆動されないだけで何ら差支えない
)をもって形※※成するとともに、右端のセグメント1
a、1bの下部延長上に新たに逆りの字状のセグメント
1dを形成している。
Even if there is, in this case, there is no problem as long as it is not driven), and the rightmost segment 1
A new inverted-shaped segment 1d is formed on the lower extensions of a and 1b.

共通電極パターンは右端部においてセグメンtlaを第
1共通電極3、セグメント1bを第2共通電極4、セグ
メン)1dを第3共通電極5に含ませた点で第1図すの
ものと異なるが、他はほぼ同様にして形成される。
The common electrode pattern differs from that shown in FIG. 1 in that at the right end, segment tla is included in the first common electrode 3, segment 1b is included in the second common electrode 4, and segment 1d is included in the third common electrode 5. Others are formed in substantially the same manner.

このパターン例における文字情報は、 alarm(アラーム)、timer(タイマー)、c
hrono (= chronograph )り0ノ
グラフ)month(月)、date(日)、hour
(時)、m1nute (分)、s e cond又
はsee (秒)、hourset (時設定)、m1
nute set (分設定)の表示モード指示は報、
及び 5unday (日曜)、monday (月曜)
、tue day(tuesdayの略、火曜)、we
d day(wednesdayの略、水曜)、thu
day (thursday (’)I略、木曜)、
friday (金曜)、sat day (5at
urday の略、土曜)の各曜表示情報に限定したも
のである。
The character information in this pattern example is alarm, timer, c
chrono (= chronograph) month, date, hour
(hour), m1nute (minute), s e cond or see (second), hourset (hour setting), m1
The display mode instruction for ``nute set'' (minute setting) is
and 5unday (Sunday), monday (Monday)
, tue day (abbreviation of Tuesday), we
d day (abbreviation of Wednesday), thu
day (thursday (')I omitted, Thursday),
friday (Friday), sat day (5at
This information is limited to display information for each day of the week (Saturday).

表示例を順に第5図a”−rに示す。Display examples are sequentially shown in FIGS. 5a''-r.

第4図と対比して明らかなように、左端の比較的長い乍
グメント1c′1は第5図f、iの英字h、次の短いセ
グメント1/1は同図すの英字t、・・・・・・・・・
、右端の逆り字状セグメント1dは同図に〜rの英字y
など、限定されたこれら英字状情報を、表示全体のバラ
ンスを更によくして表示する。
As is clear from comparison with Fig. 4, the relatively long segment 1c'1 on the left end is the letter h in Fig. 5 f, i, and the next short segment 1/1 is the letter t in Fig. 5.・・・・・・・・・
, the rightmost inverted character segment 1d is the alphabetical character y of ~r in the same figure.
These limited alphabetic information, such as, are displayed with better balance of the entire display.

ちなみに、各セグメントはそれぞれ第5図各a”−rの
文字情報に対して下表のように対応する。
Incidentally, each segment corresponds to the character information a"-r in FIG. 5 as shown in the table below.

第6図は電子時計の表示セルに応用した場合を示すもの
で、従来よく知られている5%ディジットの第1表示パ
ターン8と第4図で説明した本発明の格子状部を含む第
2表示パターン9を有している。
FIG. 6 shows a case where it is applied to a display cell of an electronic watch, in which a first display pattern 8 of 5% digits, which is well known in the past, and a second display pattern 8 including a lattice-like part of the present invention explained in FIG. It has a display pattern 9.

第7図はこの表示セルに使用される要部電気回路例であ
る。
FIG. 7 shows an example of the main electrical circuit used in this display cell.

発振器10、分周器11.秒カウンタ12、分カウンタ
13、時カウンタ14、日カウンタ15、月カウンタ1
6、曜カウンタ17の構成は従来周知のとおりである。
Oscillator 10, frequency divider 11. Second counter 12, minute counter 13, hour counter 14, day counter 15, month counter 1
6. The configuration of the day counter 17 is conventionally known.

ここで、秒カウンタ12、分カウンタ13、時カウンタ
14の各計数内容は、外部のスイッチ入力S1.S2,
83などで適宜動作する制御回路18により制御される
第1デコーダ・ドライバ19を介して表示セル20に供
給され、第1表示パターン8(第6図参照)で表示され
る。
Here, the contents of each count of the second counter 12, minute counter 13, and hour counter 14 are determined by the external switch input S1. S2,
The signal is supplied to the display cell 20 via a first decoder/driver 19 controlled by a control circuit 18 that operates as appropriate, such as 83, and is displayed in a first display pattern 8 (see FIG. 6).

なお、第7図の回路例ではアラーム、タイマー、クロノ
グラフ回路などを省略しているが、これら内容も制御回
路18の制御により第1デコーダ・ドライバ19を介し
て適宜表示セル20に供給され、第1表示パターン8で
表示される。
Note that although the circuit example of FIG. 7 omits the alarm, timer, chronograph circuit, etc., these contents are also supplied to the display cell 20 as appropriate via the first decoder/driver 19 under the control of the control circuit 18. The first display pattern 8 is displayed.

第2デコーダドライバ21は、制御回路18の制御内容
及び日カウンタ15、月カウンタ16、曜カウンタ17
の各計数内容を入力し、制御回路18の制御信号により
これら各内容を選択して表示セル20に供給する。
The second decoder driver 21 controls the control contents of the control circuit 18, the day counter 15, the month counter 16, and the day counter 17.
The contents of each count are inputted, and each of these contents is selected by a control signal from the control circuit 18 and supplied to the display cell 20.

すなわち、制御回路18の制御内容が選択されれば、第
2表示パターン9において、前述したような表示モード
情報が英字で表示され、曜カウンタ17の計数内容が選
択されれば、同様にして曜表示情報が英字で表示される
That is, if the control content of the control circuit 18 is selected, the above-mentioned display mode information is displayed in alphabetical characters in the second display pattern 9, and if the count content of the day counter 17 is selected, the day of the week is displayed in the same way. Display information is displayed in alphabetical characters.

また、ここでは、日カウンタ15、月カウンタ16の計
数内容を入力しているが、これらは同時に選択して表示
セル20に供給され、第2表示パターン9において、月
日を数値で表示するようにしている。
Also, here, the count contents of the day counter 15 and month counter 16 are input, but these are simultaneously selected and supplied to the display cell 20, so that in the second display pattern 9, the month and day are displayed numerically. I have to.

第2デコーダ・ドライバ21の詳細を示すと第8図のと
おりである。
The details of the second decoder/driver 21 are shown in FIG.

デコーダとしてはモード表示用、曜表示用、月日表示用
の各デコーダ22゜23.24を有し、ゲート回路25
を介して制御回路(第8図では図示せず)の制御信号に
よりこれらの一つを選択して取出すようにしている。
The decoder includes decoders 22°23.24 for mode display, day display, month and day display, and gate circuit 25.
One of these is selected and taken out in response to a control signal from a control circuit (not shown in FIG. 8).

ゲート回路26は各組の複数個セグメントに対してそれ
ぞれ1本のセグメント信号線で順次出力するよう処理す
るものであり、更に次段のドライバ27を介して%バイ
アス・%デユティの液晶ダイナミック駆動用信号に変換
するようにしている。
The gate circuit 26 processes each set of multiple segments to sequentially output one segment signal line each, and further outputs the liquid crystal dynamic drive with % bias and % duty via the next stage driver 27. I am trying to convert it into a signal.

タイミング回路28は%バイアス・%デユティにするた
めのタイミング源で、ゲート回路26及びドライバ27
にタイミング信号を入力し、それぞれ同期をとって処理
されている。
The timing circuit 28 is a timing source for % bias and % duty, and is connected to the gate circuit 26 and the driver 27.
A timing signal is input to each, and each is processed in synchronization.

以上のように本発明は縦方向に一部突出する格子状パタ
ーンを基本としてセグメントを形成しまた縦方向に3分
割して共通電極を形成するものであり、%デユティのダ
イナミック駆動に適し配線を容易にするとともに、セグ
メントを有効に使用して英小文字からなる任意の情報を
表示全体においてバランスをとって表示することができ
、電子時計などに用いて最適な表示装置をする。
As described above, the present invention forms segments based on a lattice pattern that partially protrudes in the vertical direction, and divides the segments into three in the vertical direction to form a common electrode, making wiring suitable for dynamic drive with a % duty. In addition to making it easy to use, segments can be used effectively to display arbitrary information consisting of lowercase letters in a well-balanced manner throughout the display, making it an optimal display device for use in electronic watches and the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは本発明の一実施例を示すセグメントパターン
図、同図すは共通電極パターン図、第2図は本発明の他
の実施例を示すセグメントパターン図、第3図は第1図
による表示例を示す説明図、第4図は本発明の更、に他
の害施例を示すセグメントパターン及び共通電極パター
ン図、第5図は第4図による表示例を示す説明図、第6
図は第4図の応用例を示す時計用表示セルの平面図、第
7図は同応用例における要部電気回路図、第8図は第7
図の要部を更に詳細に示す電気回路図である。 1a、Ib、1c、2a、2b、2e・・・−・−セグ
メント、3・・・・・・第1共通電極、4・・・・・・
第2共通電極、5・・・・・・第3共通電極、6,7・
・・・・・配線。
FIG. 1A is a segment pattern diagram showing one embodiment of the present invention, FIG. 2 is a common electrode pattern diagram, FIG. 2 is a segment pattern diagram showing another embodiment of the present invention, and FIG. FIG. 4 is a segment pattern and common electrode pattern diagram showing another embodiment of the present invention. FIG. 5 is an explanatory diagram showing a display example according to FIG. 4.
The figure is a plan view of a watch display cell showing an application example of Fig. 4, Fig. 7 is a main part electric circuit diagram of the same application example, and Fig. 8 is a plan view of a watch display cell showing an application example of Fig. 4.
FIG. 3 is an electrical circuit diagram showing the main parts of the figure in more detail. 1a, Ib, 1c, 2a, 2b, 2e...-Segment, 3...First common electrode, 4...
Second common electrode, 5...Third common electrode, 6,7.
·····wiring.

Claims (1)

【特許請求の範囲】 1 縦方向に配置されたセグメン)1at1b及び横方
向に配置されたセグメント2a、2b。 2cを適宜数並設してなる格子状パターンを基本とし、
前記セグメン)Ia、1bの上部延長上に縦方向に配置
される少なくとも複数個のセグメント1cを形成すると
ともに、前記セグメント1atIb、1c及びセグメン
ト2aツ2bり2Cについてそれぞれを結線してセグメ
ント信号とし、また、縦方向に分割して、前記セグメン
ト1゜。 2a部に対応して第1共通電極、セグメント1a。 2b部に対応して第2共通電極、セグメン)1b。 20部に対応して第3共通電極を形成し、%デユティで
ダイナミック駆動するようにしてなる表示装置。 2、特許請求の範囲第1項記載において、セグメント1
Cを前記セグメント1a、1bの上部延長上のすべてに
形成してなることを特徴とする表示装置。 3 特許請求の範囲第1項記載において、セグメント1
cとして長さの異なるセグメント10′。 1/を形成してなることを特徴とする表示装置。
Claims: 1 vertically arranged segments 1at1b and laterally arranged segments 2a, 2b. Based on a lattice pattern formed by arranging an appropriate number of 2c in parallel,
forming at least a plurality of segments 1c arranged vertically on the upper extensions of the segments Ia and 1b, and connecting the segments 1atIb and 1c and the segments 2a and 2b to 2C to form a segment signal; In addition, the segment is divided into 1° in the vertical direction. A first common electrode, segment 1a, corresponds to section 2a. 2b corresponding to the second common electrode, segment) 1b. A display device in which a third common electrode is formed corresponding to the 20 parts, and the display device is dynamically driven at a duty ratio of %. 2. In claim 1, segment 1
A display device characterized in that C is formed on all upper extensions of the segments 1a and 1b. 3 In claim 1, segment 1
segments 10' of different lengths as c. 1. A display device characterized by forming a 1/.
JP4102078A 1978-04-05 1978-04-05 display device Expired JPS5852225B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4102078A JPS5852225B2 (en) 1978-04-05 1978-04-05 display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4102078A JPS5852225B2 (en) 1978-04-05 1978-04-05 display device

Publications (2)

Publication Number Publication Date
JPS54132197A JPS54132197A (en) 1979-10-13
JPS5852225B2 true JPS5852225B2 (en) 1983-11-21

Family

ID=12596702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4102078A Expired JPS5852225B2 (en) 1978-04-05 1978-04-05 display device

Country Status (1)

Country Link
JP (1) JPS5852225B2 (en)

Also Published As

Publication number Publication date
JPS54132197A (en) 1979-10-13

Similar Documents

Publication Publication Date Title
US4120036A (en) Time information correction in combination timepiece and calculator
US4092638A (en) Display device employing special purpose monograms
US4428681A (en) Date display device
JPH0258597B2 (en)
EP0243140A2 (en) Electronic timepiece
US4300204A (en) Time and date information correction in a combination timepiece and calculator utilizing a decimal point indicator display
US4472066A (en) Digital electronic timepiece
JPS5847036B2 (en) electronic clock
US4353178A (en) Calendar display device
JPS5852225B2 (en) display device
US4178750A (en) Control circuit for electronic timepiece
GB2062302A (en) Electronic timepieces
JPS5860282A (en) Analog display area varying type electronic time
JPS5831552B2 (en) How to display an electronic clock
JPS5840186B2 (en) electronic clock with calendar
JPS5822719B2 (en) Tokeisouchi
JP3328815B2 (en) Timetable display device and timetable display control method
US4247927A (en) Digital electronic timepiece
JPS6312988A (en) Schedule display device
JPS6051669B2 (en) electronic clock
JPS5813354Y2 (en) digital watch
JPS6037914B2 (en) Electronic clock frequency adjustment device
JPS59196494A (en) Electronic schedule board controller
JPS59225383A (en) Electronic timepiece
JPS6015907B2 (en) Electronic clock with calendar