JPS5840186B2 - electronic clock with calendar - Google Patents

electronic clock with calendar

Info

Publication number
JPS5840186B2
JPS5840186B2 JP50015040A JP1504075A JPS5840186B2 JP S5840186 B2 JPS5840186 B2 JP S5840186B2 JP 50015040 A JP50015040 A JP 50015040A JP 1504075 A JP1504075 A JP 1504075A JP S5840186 B2 JPS5840186 B2 JP S5840186B2
Authority
JP
Japan
Prior art keywords
date
day
display section
month
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50015040A
Other languages
Japanese (ja)
Other versions
JPS5189770A (en
Inventor
雅士 西崎
清 熊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP50015040A priority Critical patent/JPS5840186B2/en
Publication of JPS5189770A publication Critical patent/JPS5189770A/ja
Publication of JPS5840186B2 publication Critical patent/JPS5840186B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はカレンダー付電子時計に係る。[Detailed description of the invention] The present invention relates to an electronic timepiece with a calendar.

従来の、1ケ月分の日付を七曜に従って表示するカレン
ダ付電子時計に於ては、例えば5行7列のマトリックス
形に配置1ルた1ケ月分の日付表を固定表示し、上記日
付表の7列の夫々の列に対応するように曜日表示(例え
ば「日」 「月」 「火」・・−・・・・・−・・・・
・・や「S」「M」 「T」・・・・・・・・・・・・
・・・等)をする表示板を設けて、上記7列の日付の夫
々に適応する曜日表示が対応するように、その月毎に上
記曜日表示板を機械的に回転もしくは、スライドさせる
構造や、前記同様に7列に配置1ルた日付の各列上に表
示灯を配置1ルておいて、その月の日曜日にあたる列の
上の表示灯を点灯し、その列の日付が日曜日であり、そ
の右の夕1jの日付が月曜日であり・・・・・・・・・
・・・・・・等々であることを表示する構造がとられて
いた。
In conventional electronic watches with calendars that display the dates of one month according to the Seven Days of the Seven Days, for example, a date table for one month is fixedly displayed in a matrix of 5 rows and 7 columns. Days of the week are displayed corresponding to each of the seven columns (for example, "Sunday", "Monday", "Tuesday", etc.)
...and "S""M""T"...
etc.), and mechanically rotates or slides the day of the week display board for each month so that the corresponding day of the week display corresponds to each of the dates in the seven columns. , place an indicator light on each column of dates arranged in 7 columns as above, turn on the indicator light above the column that corresponds to the Sunday of the month, and confirm that the date in that column is a Sunday. , the date of evening 1j on the right is Monday...
. . . etc., and so on.

これらの従来の構造では、日曜日が第何列になるかは、
その月により異なるが、通常のカレンダは常に日曜日の
日付が左端に並んでいることから、上記従来のカレンダ
付時計のカレンダは非常に見にくいという印象を与え、
まれにはそのために見誤まることすらあった。
In these traditional structures, the column number for Sunday is
Although it varies depending on the month, a normal calendar always has the Sunday date lined up on the left edge, giving the impression that the calendar of the conventional calendar watch mentioned above is very difficult to read.
In rare cases, they were even mistaken.

本発明は上記に鑑て常に日付表示の左端列に日曜日の日
付が位置するカレンダ表示をそなえた電子時計を提供せ
んとしてなされた。
In view of the above, the present invention has been made to provide an electronic timepiece equipped with a calendar display in which Sunday's date is always located in the leftmost column of the date display.

以下に図面に示す実施例を用いて本発明を詳説する。The present invention will be explained in detail below using examples shown in the drawings.

第1図乃至第4図は本発明の一実施例を示す。1 to 4 show an embodiment of the present invention.

まず、本実施例の表示様態を示し、次に、その表示様態
を実現する回路構成、及びこの回路の動作の説明をする
First, the display mode of this embodiment will be shown, and then the circuit configuration for realizing the display mode and the operation of this circuit will be explained.

第1図は本実施例の電子時計の表示板100のセグメン
ト構成図で、101は例えば液晶セグメントで構成され
た月表示部(「月」の字は固定表示である)、102は
rAMJ rPMJの文字型に形成されたセグメント
よりなる。
FIG. 1 is a segment configuration diagram of the display board 100 of the electronic watch of this embodiment, where 101 is a month display section (the character "month" is a fixed display) made up of, for example, a liquid crystal segment, and 102 is an rAMJ rPMJ display section. Consists of segments formed into character shapes.

午前午後表示部、103は時刻表示部、104はセグメ
ントがrlJ r2J r3J・・・・・・・・・・
・・・・・「31」の文字型に形成され第1行には第7
列より第13列に夫々「1」より「7」が、第2行には
「2」より「14」が、第3行には「9」より「21」
が、第4行には「16」より「28」が、第5行には第
1列より第9列に「23」より「31」が、第6行には
第1列及び第2列に「30J「31Jが夫々配列され、
該13列のうちこの月の暦を表す連続した7列を表示し
て七曜表を表示する七曜表表示部、105は各日付に対
応して設けられた、例えば枠型のセグメントよりなる日
付指示部である。
AM/PM display section, 103 is the time display section, 104 is the segment rlJ r2J r3J...
・・・・・・It is formed in the character shape of “31” and the 7th line is in the first line.
The 13th column has "7" from "1", the second row has "14" from "2", and the third row has "21" from "9".
However, the 4th row has "28" instead of "16", the 5th row has 1st column to 9th column has "23" to 31, and the 6th row has 1st and 2nd columns. "30J" and "31J" are arranged respectively,
A seven-day table display section displays a seven-day table by displaying seven consecutive columns representing the calendar of this month out of the 13 columns, and 105 is a date indicator formed of, for example, a frame-shaped segment provided corresponding to each date. Department.

106は七曜表表示部104の第1列から第7列に対応
して設けられた例えば「日」の字型セグメントよりなる
曜表示部である。
Reference numeral 106 denotes a day-of-the-day display section that is provided corresponding to the first column to the seventh column of the seven-day table display section 104 and is made up of, for example, "day"-shaped segments.

第2図は上記の表示板100の動作状態の例を示す図で
、「11月17日午前10時20分」を表示し、且つ■
1月の暦、即ち1日が火曜で2日が水曜で・・・・・・
・・・・・・・・・30日が水曜日であることを示して
いる。
FIG. 2 is a diagram showing an example of the operating state of the above-mentioned display board 100, in which "November 17th 10:20 a.m." is displayed, and
Calendar of January, that is, the 1st is Tuesday and the 2nd is Wednesday...
......It shows that the 30th is Wednesday.

七曜表表示部104のうち31日表示部104−31は
11月は30日迄なので表示が抑制されている。
The 31st day display section 104-31 of the Seven Days of the Month display section 104 is suppressed since the 31st day of November is up to the 30th.

このように、6行13列に配置1ルた七曜表表示部10
4のうち連続した7列を表示することにより日曜日の日
付(本図に於ては6.13.20.27日)が常に表示
の左端にあるような七曜表表示が可能となる。
In this way, the Seven Days table display section 10 is arranged in 6 rows and 13 columns.
By displaying seven consecutive columns of 4, it is possible to display a seven-day table in which Sunday's dates (in this figure, 6.13.20.27) are always at the left end of the display.

なお、11月中は月表示部101及び七曜表表示部10
4の様態は変化しない。
In addition, during November, the month display section 101 and the Seven Days table display section 10
4 does not change.

しかし、12月にかわると、月表示部101が「11」
から「12」にかわると共に、七曜表示部104の表示
は5ビツト右にシフトする。
However, when the month turns to December, the month display section 101 shows "11".
At the same time, the display on the Seven Days display section 104 shifts five bits to the right.

ただし第2図の例では2ピツト右にシフトすると、右端
につかえるので、次のピットで左端にうつりあと2ビッ
ト進んで第3列から第9列まで表示されている表示様態
にかわる。
However, in the example of FIG. 2, if you shift 2 pits to the right, the right end will be used, so at the next pit, it will move to the left end, advance 2 bits, and change to the display mode where the third to ninth columns are displayed.

即ち12月は第3列の4.11.18.25日が日曜で
あることが直感的に分る表示様態となる。
In other words, the display mode is such that it can be intuitively understood that the days 4, 11, 18, and 25 in the third column are Sundays in December.

このように本実施例に於ては表示された七曜表のうち左
端の日付が日曜日であることが直感的に分るのであるが
、更に図のように、該日曜日の日付の上の曜表示部10
6の日の字を表示すれば、談判の日付が日曜日であるこ
とが更に分りやすい。
In this way, in this embodiment, it is intuitively clear that the leftmost date in the displayed Seven Days Table is Sunday, but as shown in the figure, the week of the month is displayed above the Sunday date. Part 10
If you display the 6th day character, it will be easier to understand that the date of the negotiation is Sunday.

第3図は上記の七曜表示部104の各日付の部分の電気
的接続状態を説明するための簡略化した模式図である。
FIG. 3 is a simplified schematic diagram for explaining the electrical connection state of each date portion of the seven days of the year display section 104.

本図に示す如く、第1列乃至第6列は夫々の列の第2行
目から第5行目までが一体に接続され、第7列乃至第1
3列に於ては夫々の列の第1行目から第4行目までが一
体に接続されている。
As shown in this figure, in the first to sixth columns, the second to fifth rows of each column are connected together, and the seventh to first columns are connected together.
In the three columns, the first to fourth rows of each column are connected together.

また第5行目の299日表示104−29.300日表
示104−30.31日表示部104−31及び第6行
目の300日表示10430′、31日表示部104−
31’は夫々独立である。
In addition, the 5th line shows 299 days 104-29.300 days shows 104-30.31 days display part 104-31, and the 6th line shows 300 days 10430', 31 days display part 104-
31' are independent.

このように29.30.31日の表示部104−29.
104−30.104−30 。
In this way, the display section 104-29 on 29.30.31.
104-30.104-30.

104−31.104−31を独立して制御することに
より、その月に不要な日の日付(例えば11月に於て3
1日)の表示を抑制することが可能となる。
By independently controlling 104-31.104-31, the date of unnecessary days in the month (for example,
1 day) can be suppressed.

次に、第4図を用いて本実施例の回路構成を明かにする
Next, the circuit configuration of this embodiment will be explained using FIG.

1は基準パルス発生器、2は分周器、2aは分周器の出
力でIHz信号である。
1 is a reference pulse generator, 2 is a frequency divider, and 2a is the output of the frequency divider, which is an IHz signal.

3は秒カウンタ−,4は分カウンタ、5は時カウンタ、
6,7゜8.9,10は夫々秒の一位、秒の中位、分の
一位、分の中位及び時のデコーダである。
3 is a second counter, 4 is a minute counter, 5 is an hour counter,
6, 7°, 8.9, and 10 are decoders for seconds, middle seconds, minutes, middle minutes, and hours, respectively.

分カウンタ−4、時カウンタ5でカウントした時刻は該
デコー8,9.10及びモード切換及びドライバ回路1
1を介して第1図に示すように時刻表示部103に表示
される。
The time counted by the minute counter 4 and the hour counter 5 is determined by the decoder 8, 9.10 and the mode switching and driver circuit 1.
1 on the time display section 103 as shown in FIG.

またモード切換スイッチS4によりモード切換ドライバ
回路のモードを切換えれば分秒を時刻表示部103に表
示できる。
Further, minutes and seconds can be displayed on the time display section 103 by switching the mode of the mode switching driver circuit using the mode switching switch S4.

時カウンタ5の出力5aは口早送り回路21を介して7
ビツトシフトレジスタよりなる日カウンタ14に伝えら
れ、また該日カウンタ14の週信号出力14aは5ビツ
トシフトレジスタよりなる行カウンタ15に伝えられる
The output 5a of the hour counter 5 is sent to the
The weekly signal output 14a of the day counter 14 is transmitted to the row counter 15, which is a 5-bit shift register.

37は後述する力信号506を早送り回路36を介して
カウントする月カウンタであり、該月カウンタ37の内
容は月デコーダ38を介して月表示部101に表示され
る。
37 is a month counter that counts a force signal 506, which will be described later, via a fast forward circuit 36, and the contents of the month counter 37 are displayed on the month display section 101 via a month decoder 38.

また12,13は夫々外0時の早送り回路であり、他の
早送り回路を含め夫々スイッチS2゜S3 、S5.8
6を〃0〃(論理値0を〃0〃と書く。
Reference numerals 12 and 13 are respectively fast-forward circuits for 0 o'clock, and switches S2, S3 and S5.8, including other fast-forward circuits, respectively.
6 is written as 0 (logical value 0 is written as 0).

以下同様)にすることにより早送りする。また、スイッ
チS1は秒リセットのためのもので該スイッチS1を〃
0“の側にすることにより秒カウンタ3をリセットでき
る。
) to fast forward. In addition, the switch S1 is for resetting the seconds, and the switch S1 is
The second counter 3 can be reset by setting it to the 0" side.

ここまでは従来よりよく知られた構成である。The configuration up to this point is well known from the past.

次に日付の表示のための回路を説明する。Next, a circuit for displaying the date will be explained.

日付表示のための回路は7ピツトのシフトレジスタより
なる日カウンタ14.5ビツトのシフトレジスタよりな
る週カウンタ15、日付位置切換回路16、X軸ドライ
バー11、Y軸ドライバー18からなる。
The circuit for displaying the date consists of a day counter consisting of a 7-bit shift register, a week counter 15 consisting of a 14.5-bit shift register, a date position switching circuit 16, an X-axis driver 11, and a Y-axis driver 18.

時カウンタ5の出力した1日付号5aは早送りのための
論理回路21を介して日カウンタ14に印加される。
The date number 5a output from the hour counter 5 is applied to the day counter 14 via a logic circuit 21 for fast forwarding.

日カウンタ14からの1週間信号14aは週カウンタに
入力されると共にオアゲート19を介して日カウンタ1
4のリセット端子に印加される。
The one week signal 14a from the day counter 14 is input to the week counter and is also input to the day counter 1 via the OR gate 19.
It is applied to the reset terminal of No. 4.

そして週カウンタ15は1週間ごとに1つシフトしてカ
ウントし、日カウンタ14は1週間ごとにリセットされ
る。
The week counter 15 shifts and counts by one every week, and the day counter 14 is reset every week.

このようにして日カウンタ14によりX軸が選択され週
カウンタ15によりY軸が選択されるが、この日付位置
は第7列以外は同じ日付の位置が2つずつありその月の
日曜日の位置により2つの位置のうち1つが選択される
In this way, the X-axis is selected by the day counter 14 and the Y-axis is selected by the week counter 15. However, except for the 7th column, there are two positions of the same date, and it depends on the position of Sunday of the month. One of the two positions is selected.

例えば3日は(X−Y)座標で表わすと(1,9)と(
2,2)の位置にあるがこのうち(1,9)の位置は日
曜日が第3列以後にあるとき選択され、(2・2)の位
置は日曜日が第1列又は第2列にある場合にのみ選択さ
れる。
For example, the 3rd day is expressed in (X-Y) coordinates as (1, 9) and (
Positions (1, 9) are selected when Sunday is in the 3rd column or later, and positions (2, 2) are selected when Sunday is in the 1st or 2nd column. Selected only if

一方を(Xl、Yl)と表わすと他方は(X1+1.Y
l−7)で表わされるがこのように日曜日の位置に従っ
てこれらの日付位置の切換えを行なう回路が日付位置切
換回路16である。
If one is expressed as (Xl, Yl), the other is (X1+1.Y
1-7), the date position switching circuit 16 is a circuit that switches these date positions according to the position of Sunday.

こうして選択された位置信号はX軸ドライバー17、Y
軸ドライバー18をへて日付指示部105に印加され選
択された日付位置の枠が点灯する。
The position signals selected in this way are transmitted to the X-axis driver 17, Y-axis driver 17,
The signal is applied to the date indicator 105 through the shaft driver 18, and the frame of the selected date position lights up.

日付位置切換回路16には、上記のような制御を行なう
ために後述する七曜表デコーダ34かも日曜位置を報せ
る信号34a・・・・・・・・・・・・・・・34gが
導かれている。
In order to carry out the above-mentioned control, the date position switching circuit 16 receives signals 34a, . ing.

次に七曜表表示に関する回路について説明する。Next, a circuit related to the seven day table display will be explained.

この回路は月末判定回路50、七曜表制御リードオンリ
ーメモリ(以下七曜ROMと謂5’)51゜シフトパル
ス発生回路52.7ビツトシフトレジスタよりなる日曜
レジスタ32、日曜ドライバー33、日曜表示部106
、七曜表デコーダ34、七曜表ドライバー35、七曜表
表示部104より成る。
This circuit includes a month-end determination circuit 50, a seven-day table control read-only memory (hereinafter referred to as seven-day ROM 5'), a shift pulse generation circuit 52, a Sunday register 32 consisting of a 7-bit shift register, a Sunday driver 33, and a Sunday display section 106.
, a seven-day table decoder 34, a seven-day table driver 35, and a seven-day table display section 104.

月末判定回路50は、白信号21aをカウントしつつ、
月カウンタ37の内容を入力して、例えば月カウンタ3
7の内容が「11」なら30日を検出して、30になれ
ば力信号50bを出力し、同時に小の月(30日日迄月
)が終ったことを知らせる信号50a30を出力する。
The end of the month determination circuit 50 counts the white signals 21a while
Enter the contents of the month counter 37, for example, enter the month counter 3.
If the content of 7 is "11", the 30th is detected, and when it reaches 30, it outputs a force signal 50b, and at the same time outputs a signal 50a30 informing that the small month (month up to the 30th day) has ended.

なお、犬の月(31日這々月)が終了したときは信号5
0a31が、同様に28日、29日日迄月が終了したと
きは信号50a28.50a29が出力され、夫々七曜
ROM51に入力される。
In addition, when the dog month (31st month) ends, signal 5
Similarly, when 0a31 ends on the 28th and 29th of the month, signals 50a28 and 50a29 are output and input into the Seven Days ROM 51, respectively.

七曜ROM51は力信号50a28.50a29゜50
a30または50a3’lの入力により信号51a、5
1b、51cをシフトパルス発生回路52に伝え、シフ
トパルス発生回路52よりの後述する信号28a、29
a、30aが入力すれば該信号51a、51b、51c
は停止する(即ちすべて“0“になる)。
Seven days ROM51 is force signal 50a28.50a29゜50
Signals 51a, 5 are input by a30 or 50a3'l.
1b and 51c are transmitted to the shift pulse generation circuit 52, and signals 28a and 29, which will be described later, are transmitted from the shift pulse generation circuit 52.
a, 30a, the corresponding signals 51a, 51b, 51c
stops (that is, all become "0").

シフトパルス発生回路52は信号50a31により七曜
ROM51の出力51a、51b、51cに制御されて
信号26aにより4つのパルスを田曜レジスタ32に伝
え、また信号50a30または50a29に出力された
ときは同様に夫々5つまたは6つのパルスを伝え、信号
50a28が出力されたときはパルスをださない回路で
ある。
The shift pulse generation circuit 52 is controlled by the outputs 51a, 51b, and 51c of the Shichiyo ROM 51 by the signal 50a31, and transmits four pulses to the Shichiyo register 32 by the signal 26a, and similarly when outputted to the signal 50a30 or 50a29, respectively. This circuit transmits five or six pulses and does not output a pulse when the signal 50a28 is output.

次にこの回路の説明をする。Next, this circuit will be explained.

なお該回路52に入力されている信号2bは分周器2の
途中から出力される例えば周波数64H2の七曜表変更
用のパルスである。
Note that the signal 2b input to the circuit 52 is a pulse for changing the seven-day table of frequency 64H2, which is output from the middle of the frequency divider 2, for example.

七曜ROM51の出力信号51a。5 l b > 5
1 cは夫々月信号50a28゜50a29.50a3
0.50a31の信号をうけて出されるが、その信号は
信号50a31によるときは信号51 a 、5 l
b 、51 cの順に“1““0““1“、信号50a
30によるときは“l〃“0““0“、信号50a29
による(うるう年の2月にあたる)ときは“0““1“
“0“、信号50a28によるときは“0““O““0
“である。
Output signal 51a of Shichiyo ROM51. 5 l b > 5
1 c is the monthly signal 50a28゜50a29.50a3
It is output in response to the signal 0.50a31, but when the signal is based on the signal 50a31, the signals 51 a and 5 l
“1” “0” “1” in the order of b, 51 c, signal 50a
30, “l〃”0”“0”, signal 50a29
(corresponding to February of a leap year) “0” “1”
“0”, “0” “O” “0” when signal 50a28 is used
“is.

これらの信号51a、51b、51cによりアンドゲー
ト22,23,24,25が開閉されて4ビツトシフト
レジスタ28.5ビツトシフトレジスタ29または6ビ
ツトシフトレジスタ30のうちひとつに信号2bが入力
されて、シフトレジスタ28の出力28a、シフトレジ
スタ29の出力29a、又はシフトレジスタ30の出力
30aにより七曜ROMをリセットして信号51a、5
1bおよび51cの出力を遮断する。
These signals 51a, 51b, and 51c open and close AND gates 22, 23, 24, and 25, and signal 2b is input to one of the 4-bit shift register 28, 5-bit shift register 29, or 6-bit shift register 30, and The Shichiyo ROM is reset by the output 28a of the shift register 28, the output 29a of the shift register 29, or the output 30a of the shift register 30, and the signals 51a, 5
Cut off the outputs of 1b and 51c.

いま例えば「10月」から「11月」に変わる場合を考
えると、10月は31日這々ので力信号50a31が出
力され、該信号により信号51aと信号51cからは“
1“が、信号51bからは“0“が出力される。
For example, if we consider the case where "October" changes to "November", the force signal 50a31 is output because October has 31 days, and due to this signal, the signal 51a and signal 51c output "
1", and "0" is output from the signal 51b.

従って信号51aによりアンドゲート24はオンになり
、信号21cによりアンドゲート22はオンになって、
64Hz信号2bは4ビツトシフトレジスタ28に加え
られる。
Therefore, the signal 51a turns on the AND gate 24, and the signal 21c turns on the AND gate 22.
The 64Hz signal 2b is applied to a 4-bit shift register 28.

シフトレジスタ28から信号28aがでるとこの信号に
よりシフトレジスタ28がリセットされて信号51a、
51b、51cは共に“0“になるので信号2bから出
た4つのパルスはオアケート26を介して日曜レジスタ
32に伝えられる。
When the signal 28a is output from the shift register 28, the shift register 28 is reset by this signal, and the signals 51a,
Since both signals 51b and 51c become "0", the four pulses output from the signal 2b are transmitted to the Sunday register 32 via the ORKATE 26.

このようにして該日曜レジスタ32は例えば4つのパル
スがはいると該レジスタ32は4ビット進み、ドライバ
33を介して、日曜表示部106の日曜表示は4ビツト
右にシフトする。
In this way, when the Sunday register 32 receives, for example, four pulses, the register 32 advances by 4 bits, and the Sunday display in the Sunday display section 106 is shifted to the right by 4 bits via the driver 33.

同時に七曜表表示部104の方も七曜表切換回路34、
ドライバ35を介して4ビツト右にシフトする。
At the same time, the seven-day table display section 104 also has a seven-day table switching circuit 34,
It is shifted to the right by 4 bits via the driver 35.

29.30,31日表示部104−29,10430.
104−30’、104−31.10431’は月レジ
スタ37の内容により、該日付がこの月にないときは表
示されない。
29.30, 31st display section 104-29, 10430.
104-30', 104-31.10431' are not displayed if the date is not in this month, depending on the contents of the month register 37.

なお、上記の力信号50bは月早送り回路36を介して
月カウンタ37に導かれると共に、週カウンタ15をリ
セットし且つオアゲート19を介して日カウンタ14を
リセットして日付指示部105の指示を「1日」にもど
す。
The force signal 50b is guided to the month counter 37 via the month fast forward circuit 36, and also resets the week counter 15 and the day counter 14 via the OR gate 19, thereby changing the instruction of the date indicating section 105 to " Return to "1 day".

上記実施例に於ては曜日の表示としては日曜日だけを表
示しているが、例えば第5図に示すように第1列乃至第
6列に対応して「日」の字形のセグメントを、第8列乃
至第13列に対応して「土」の字形のセグメントを、そ
して第7列に対応して「田」の字型のセグメントを配置
すれば、第6図該実施例の動作状態図のように日曜日と
土曜日の表示を行なうことができる。
In the above embodiment, only Sunday is displayed as the day of the week, but for example, as shown in FIG. By arranging the ``earth''-shaped segments corresponding to the 8th to 13th columns, and the ``rice''-shaped segments corresponding to the 7th column, Figure 6 shows the operating state of the embodiment. It is possible to display Sunday and Saturday as in

猶、上記の実施例では「1日」が第7列にくるように七
曜表表示部1040日付を配置1ルた例について説明し
たが、第X行第y列要素と第(x+1)行第(y−7)
列要素(但し1くXく5、gくyく13)とが同じ日付
になれば、「1日」が他の列にあるように配置1ルても
よい。
However, in the above embodiment, an example was explained in which the dates of the Seven Days of the Month display section 1040 are arranged so that "1st" is placed in the 7th column. (y-7)
If the column elements (1 x x 5, g x 13) are the same date, they may be arranged so that "1st" is in another column.

また特殊な例としては、第1行第13列に「1日」を配
すと第7行第1列に「31日」がきて配列が7行にわた
ることもある。
As a special example, when "1st" is placed in the 1st row and 13th column, "31st" appears in the 7th row and 1st column, resulting in an arrangement spanning 7 rows.

以上詳細に説明したように本発明は常に明示された七曜
表の左端列に日曜日の日付が表示される便利で見やすい
カレンダ付の電子時計を提供する。
As described above in detail, the present invention provides an electronic clock with a convenient and easy-to-read calendar in which Sunday's date is always displayed in the leftmost column of the seven-day table.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第4図は本発明の一実施例を説明する図で、
第1図及び第2図は本実施例の表示板100の平面図、
第3図は七曜表表示部の接続図、第4図は本実施例の回
路図、第5図及び第6図は表示板の他の実施例の要部平
面図、である。 100:表示板、104:七曜表表示部、105:日付
指示部、32:日曜レジスタ、34:七曜表デコダ、3
5:七曜表ドライバ。
FIGS. 1 to 4 are diagrams explaining one embodiment of the present invention,
1 and 2 are plan views of the display board 100 of this embodiment,
FIG. 3 is a connection diagram of a seven-day table display section, FIG. 4 is a circuit diagram of this embodiment, and FIGS. 5 and 6 are plan views of main parts of other embodiments of the display board. 100: Display board, 104: Seven-day table display section, 105: Date indicating section, 32: Sunday register, 34: Seven-day table decoder, 3
5: Seven day table driver.

Claims (1)

【特許請求の範囲】[Claims] 1 その月の七曜表を表示するカレンダ付の電子時計に
於いて、略ふた周分の日付を第X行第Y列要素と第(X
+1)行第(Y−7)列要素とが同じ日付になり、且つ
同じ行に於いては左より右に向って日付が一日ずつ増す
ように、13列に配列した日付表示部と、少なくとも前
記日付表示部の第1列から第7列にそれぞれ対応して配
置1ルた日曜表示部とを設け、前記日付表示部及び前記
日曜表示部を固定配置し、表示する月に従って、前記日
曜表示部の一つ、及び該一つの日曜表示に一致して該列
を含む前記日付表示部の右側に連続する7列の日付要素
を選択的に駆動表示する手段を備えてなることを特徴と
するカレンダ付電子時計。
1. In an electronic clock with a calendar that displays the seven-day table for the month, the dates for approximately the last two cycles are expressed as the Xth row, Yth column element and the
+1) a date display section arranged in 13 columns so that the elements in the row and column (Y-7) have the same date, and in the same row, the date increases by one day from left to right; A Sunday display section is provided corresponding to at least the first column to the seventh column of the date display section, and the date display section and the Sunday display section are fixedly arranged, and the day of the day is set according to the month to be displayed. It is characterized by comprising means for selectively driving and displaying one of the display sections and seven consecutive columns of date elements on the right side of the date display section including the column in accordance with the one Sunday display. An electronic clock with a calendar.
JP50015040A 1975-02-04 1975-02-04 electronic clock with calendar Expired JPS5840186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50015040A JPS5840186B2 (en) 1975-02-04 1975-02-04 electronic clock with calendar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50015040A JPS5840186B2 (en) 1975-02-04 1975-02-04 electronic clock with calendar

Publications (2)

Publication Number Publication Date
JPS5189770A JPS5189770A (en) 1976-08-06
JPS5840186B2 true JPS5840186B2 (en) 1983-09-03

Family

ID=11877718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50015040A Expired JPS5840186B2 (en) 1975-02-04 1975-02-04 electronic clock with calendar

Country Status (1)

Country Link
JP (1) JPS5840186B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247976Y2 (en) * 1987-06-23 1990-12-17

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5497070A (en) * 1978-01-17 1979-07-31 Seikosha Kk Electronic calendar
JPS5528015A (en) * 1978-08-18 1980-02-28 Sanwa Denki Kk Sound projector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843672A (en) * 1971-10-05 1973-06-23
JPS506427A (en) * 1973-05-18 1975-01-23

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843672A (en) * 1971-10-05 1973-06-23
JPS506427A (en) * 1973-05-18 1975-01-23

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247976Y2 (en) * 1987-06-23 1990-12-17

Also Published As

Publication number Publication date
JPS5189770A (en) 1976-08-06

Similar Documents

Publication Publication Date Title
US4316272A (en) Electronic timepiece with global time zone display
US4355380A (en) Electronic timepiece with auxiliary digital display
US4077032A (en) Electronic display apparatus
US4205516A (en) Electronic display device
US4815051A (en) Analog electronic watch that indicates the day of the week and the ordinal of the month
US4428681A (en) Date display device
JPH0258597B2 (en)
JPS5840186B2 (en) electronic clock with calendar
US4178750A (en) Control circuit for electronic timepiece
US4353178A (en) Calendar display device
JPS5847036B2 (en) electronic clock
US6046964A (en) Electronic timepiece provided with a calendar
US4223525A (en) Sequential display for digital chronograph
JPS5822719B2 (en) Tokeisouchi
US4085575A (en) Digital electronic timepiece
JPS5819077B2 (en) calendar calendar
US4390287A (en) Electronic device having time display function
JPS5815797B2 (en) calendar display device
JPS5831552B2 (en) How to display an electronic clock
CA1088764A (en) Electronic display device
JPS5834484A (en) Digital display time piece
JPS6030914B2 (en) electronic clock
JPS6219998Y2 (en)
JPS6257957B2 (en)
JPH0348613Y2 (en)