JPS5851680A - Subcarrier phase adjusting circuit - Google Patents

Subcarrier phase adjusting circuit

Info

Publication number
JPS5851680A
JPS5851680A JP14936681A JP14936681A JPS5851680A JP S5851680 A JPS5851680 A JP S5851680A JP 14936681 A JP14936681 A JP 14936681A JP 14936681 A JP14936681 A JP 14936681A JP S5851680 A JPS5851680 A JP S5851680A
Authority
JP
Japan
Prior art keywords
phase
transistors
subcarrier
supplied
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14936681A
Other languages
Japanese (ja)
Other versions
JPS63997B2 (en
Inventor
Mitsuo Kamiko
上子 充雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP14936681A priority Critical patent/JPS5851680A/en
Publication of JPS5851680A publication Critical patent/JPS5851680A/en
Publication of JPS63997B2 publication Critical patent/JPS63997B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To simplify the operation and to prevent mis-operation, performing accurate phase adjustment with small size, by adjusting the phase purely electronically in use of a mixing circuit. CONSTITUTION:Two subcarriers with different phase are applied from input terminals 11-14, 21-24, a plurality of circuits M1-M4 mixing the subcarrier are connected in series in the ratio corresponding to a bias voltage, the bias voltage is applied in common to terminals 41-44 of the circuits M1-M4, a variable voltage is applied to terminals 51-54 so that the circuits M1-M4 can mixingly be operated in the range of different bias voltage. Thus, the phase of the subcarrier can be adjusted to an arbitrary phase by adjusting the variable bias voltage with a variable voltage source VR.

Description

【発明の詳細な説明】 本発明は、複数のテレビジョンカメラからの映像信号の
同期合わせをする際のサブキャリアの位相を遠隔制御す
るために適したサブキャリア位相調整回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a subcarrier phase adjustment circuit suitable for remotely controlling the phase of subcarriers when synchronizing video signals from a plurality of television cameras.

複数のテレビジョンカメラからの映像信号を切換えて撮
像される場面を継ぎ合わせる場合、各映像信号の位相が
合っていなければならない。%に。
When video signals from multiple television cameras are switched and a captured scene is spliced together, each video signal must be in phase. %.

カラー映像信号の場合、サブキャリアの位相が合ってい
ないときには、場面の切換え毎に色づれや色が失なわれ
たりする。このサブキャリアの位相のづれは各テレビジ
3ンカメ′うの出力映像信号を伝送するケーブル長の違
いによって生ずる。
In the case of a color video signal, if the subcarriers are not in phase, colors may shift or be lost every time the scene changes. This phase shift of the subcarriers is caused by the difference in cable length for transmitting the output video signals from each television camera.

そこで、各テレビジョンカメラの出力映像信号毎にサブ
キャリアの位相を調整するサブキャリア位相調整回路が
設けられ、使用されるケーブルの長さに応じてサブキャ
リアの位相を調整できるようにしている。このサブキャ
リア位相調整回路がカメラヘッドに設けられ、カメラヘ
ッドからの映像信号とサブキャリアとがカラーコーダに
供給されるテレビジョンカメラにおいて、遠隔制御装置
からサブキャリア位相調整回路にケーブルにより制御信
号を送り、サブキャリアの位相を遠隔制御で羨るように
するものである。このようなテレビジョンカメラでは、
カメラ操作の面からケーブルの本数をできる限り少なく
する必要がある。
Therefore, a subcarrier phase adjustment circuit is provided to adjust the phase of the subcarrier for each output video signal of each television camera, so that the phase of the subcarrier can be adjusted depending on the length of the cable used. In a television camera in which this subcarrier phase adjustment circuit is provided in the camera head and the video signal and subcarrier from the camera head are supplied to a color coder, a control signal is sent from a remote control device to the subcarrier phase adjustment circuit via a cable. The phase of the subcarriers can be adjusted by remote control. In such a television camera,
From the viewpoint of camera operation, it is necessary to reduce the number of cables as much as possible.

第1図は従来のサブキャリア位相調整装置の一例を示す
説明図であって、コイルCL、、CL、に位相O°のサ
ブキャリアを供給し、コイルCL、 、 CL。
FIG. 1 is an explanatory diagram showing an example of a conventional subcarrier phase adjusting device, in which subcarriers of phase O° are supplied to coils CL, , CL, and coils CL, , CL.

に位相90@のサブキャリアを供給して直−交する交番
磁界F、 、 F、を発生させ、その磁界内にセンスコ
イルC8を360°回転可能に設けることによりセンス
コイルC8から任意の位相のサブキャリアを得ることが
できるようにしたものである。しかし、この装置はセン
スコイルC8を回転させるための機械系が必要となり、
これをカメラヘッドに取り付けるとカメ2ヘツドが不当
九人きくなる欠点がある。
By supplying a subcarrier with a phase of 90@ to generate orthogonal alternating magnetic fields F, , F, and providing the sense coil C8 rotatably through 360 degrees within the magnetic field, it is possible to generate an arbitrary phase from the sense coil C8. This makes it possible to obtain subcarriers. However, this device requires a mechanical system to rotate the sense coil C8.
When this is attached to the camera head, the disadvantage is that the two heads of the camera become unreasonably loud.

第2図は可変遅延回路による従来のサブキャリア位相調
整回路の一例を示す回路図であって、直列接続した複数
のコイルLと並列接続した複数の可変容量ダイオードD
からなり、端子3から供給される制御信号によりダイオ
ードDの容量を変化させて入力端子1から供給されるサ
ブキャリアの遅延量を変化させ、出力端子2に任意の位
相のサブキャリアを得ることができるようにしたもので
ある。しかし、このサブキャリア位相調整回路ではコイ
ルLの温度による影響が大傘く、これが位相の誤差を生
ずる欠点があった。
FIG. 2 is a circuit diagram showing an example of a conventional subcarrier phase adjustment circuit using a variable delay circuit, in which a plurality of coils L connected in series and a plurality of variable capacitance diodes D connected in parallel are used.
It is possible to change the capacitance of the diode D using a control signal supplied from the terminal 3 to change the delay amount of the subcarrier supplied from the input terminal 1, and to obtain a subcarrier of an arbitrary phase at the output terminal 2. It has been made possible. However, this subcarrier phase adjustment circuit has a drawback that the temperature of the coil L has a large influence, which causes a phase error.

第3図は混合手段による従来のサブキャリア位相調整回
路のさらに他の例を示す回路図であって入力端子1,2
,3,4から夫々位相0°、90°、180″。
FIG. 3 is a circuit diagram showing still another example of a conventional subcarrier phase adjustment circuit using mixing means, and is a circuit diagram showing input terminals 1 and 2.
, 3, 4, the phases are 0°, 90°, and 180″, respectively.

270°のサブキャリアがスイッチS、、S、の夫々の
固足端子に供給される。スイッチS、、S、は連動して
切換わり、それらの切換わりにより夫々の可動端子から
位相θ°と90’、90°と180” 、180@と2
700あるいは2701とO@(360” )が得られ
る。スイッチS、、S、からの夫々のサブキャリアは混
合回路Mに供給され、その可動接点に応じた比率で混合
された混合信号が出力端子5に得られる。
A 270° subcarrier is provided to the fixed terminal of each switch S, , S,. Switches S, , S, are switched in conjunction with each other, and as a result of their switching, the phases θ° and 90', 90° and 180'', 180@ and 2 are changed from the respective movable terminals.
700 or 2701 and O@(360") are obtained. The subcarriers from switches S, , S, are supplied to a mixing circuit M, and a mixed signal mixed at a ratio according to the movable contact is output to the output terminal. 5.

この従来例において、スイッチS、、S、に得られるサ
ブキャリアU箇、U璽が 111 =all ((al を十〇、)ul=sis
(ωt+θl) であるとすると、混合回路Mの混合比がa:bであると
舞の混合回路Mの出力、すなわち、出力端子5に得られ
るサブキャリアUは次のようになる。
In this conventional example, the subcarriers U and U obtained in the switches S, S, are 111 = all ((al is 10,) ul = sis
(ωt+θl) When the mixing ratio of the mixing circuit M is a:b, the output of the mixing circuit M, that is, the subcarrier U obtained at the output terminal 5 is as follows.

u=au、+bu。u=au, +bu.

== m sin (ωt + 1 )+ b sin
 (* t + #t );    v+ b自+ 2
1ba+s(θ1−θ、 )ところで、 Jl−θ、=
90°であるから、(1)式は次のようになる。
== m sin (ωt + 1) + b sin
(*t + #t); v+bself+2
1ba+s(θ1-θ, )By the way, Jl-θ,=
Since the angle is 90°, equation (1) becomes as follows.

従って、位相がθ、のサブキャリアとこれより90”位
相がづれたサブキャリアと’kb : aの比率で混合
すると1式(2)から1位相が0m +ta−’ (a
lb)のサブキャリアが得られることになる。そして、
−■(alb)は比率b:aによってθ°90°の間を
変化する。そこで、スイッチSlを位相θ″のサブキャ
リアが得られるように切換えるとスイッチS■から90
°のサブキャリアが得られ、θ、=01であるから。
Therefore, if a subcarrier with a phase of θ is mixed with a subcarrier with a phase shift of 90'' from this in a ratio of 'kb:a', one phase will be 0m +ta-' (a
lb) subcarriers will be obtained. and,
-■(alb) changes between θ°90° depending on the ratio b:a. Therefore, if switch Sl is switched so that a subcarrier with phase θ'' is obtained, 90
Since the subcarriers of ° are obtained and θ,=01.

混合回路Mの混合比をかえることにより出力端子5、に
は0°から90°までの任意の位相のサブキャリアが得
られ、同様に、スイッチS、を位相90°のサブキャリ
アが得られるように切換えると、θF囲0であるから、
90°から1806までの任意の位相のサブキャリアが
得られ、スイッチ8Iを位相180°のサブキャリアが
得られるように切換えると、θ、=1800であるから
、  180@から2706までの任意の位相のサブキ
ャリアが得られ、さらに、スイッチS。
By changing the mixing ratio of the mixing circuit M, a subcarrier with an arbitrary phase from 0° to 90° can be obtained at the output terminal 5, and similarly, a subcarrier with a phase of 90° can be obtained at the switch S. When switching to , θF is 0, so
Subcarriers with any phase from 90° to 1806 can be obtained, and if switch 8I is switched to obtain subcarriers with a phase of 180°, since θ = 1800, any phase from 180@ to 2706 can be obtained. subcarriers are obtained, and furthermore, the subcarriers of switch S.

を位相270°のサブキャリアが得られるように切換え
ると、0.±270°であるから、 270’から36
00までの任意の位相のサブキャリアが得られる。従っ
て、スイッチ8I、8−と混合回路Mを操作することに
より、任意の位相のサブキャリアを得ることができる。
When switched to obtain a subcarrier with a phase of 270°, 0. Since it is ±270°, 270' to 36
Subcarriers with arbitrary phases up to 00 can be obtained. Therefore, by operating the switches 8I, 8- and the mixing circuit M, subcarriers of any phase can be obtained.

この従来例においては、可変遅延線ヲ用いるものではな
いから、温度によるドリフトがなくて誤差を生ずること
が少ない。しかし、スイッチ819もと混合回路Mとの
2個所の操作部があり、このサブキャリア位相調整回路
をカメラヘッドに設けて遠隔制御しようとすると、この
ための制御信号伝送用ケーブルが最少限2本必要となり
、また。
In this conventional example, since a variable delay line is not used, there is no drift due to temperature, and errors are less likely to occur. However, there are two operation parts, one for the switch 819 and the other for the mixing circuit M, and if this subcarrier phase adjustment circuit is installed in the camera head for remote control, a minimum of two control signal transmission cables are required for this purpose. It becomes necessary and again.

1本のケーブルを使用すると太いケーブルを必要とする
ためにテレビジョンカメラの操作が困難となる欠点があ
る。更に、サブキャリア位相調整(ロ)路では2個所操
作しなければならず、操作が面倒であり、誤操作をする
おそれかあ・、る等の欠点があった。
Using one cable has the drawback that it requires a thick cable, making it difficult to operate the television camera. Furthermore, the subcarrier phase adjustment (b) path requires manipulation at two locations, which is cumbersome, and there is a risk of erroneous manipulation.

本発明の目的は、上記従来技術の欠点を除き。The object of the present invention is to eliminate the drawbacks of the above-mentioned prior art.

1個所の操作部を有するのみでサブキャリアの広い範囲
の位相調整ができ、操作が簡単で誤操作をおこすおそれ
がなく、遠隔制御する場合には細くて軽量な制御信号伝
送用ケーブルを使用可能なサブキャリア位相調整回路を
提供するにある。
A wide range of subcarrier phase adjustment is possible with only one operation unit, and the operation is easy and there is no risk of erroneous operation. For remote control, a thin and lightweight control signal transmission cable can be used. The present invention provides a subcarrier phase adjustment circuit.

この目的を達成するために、本発明は、位相が異なる2
つのサブキャリアが供給され、バイアス電圧の値に応じ
た比率で上記サブキャリアを混合する回路を複数個直列
接続し、かつ、これらの回路に共通に前記バイアス電圧
を供給にし、さらに、これらの回路は夫々前記バイアス
電圧の異なる範囲において混合動作をするよう圧した点
を特徴とする。
To achieve this objective, the present invention provides two
A plurality of circuits are connected in series to which one subcarrier is supplied and mix the subcarriers at a ratio according to the value of the bias voltage, and the bias voltage is commonly supplied to these circuits. are characterized in that they are pressed to perform mixing operations in different ranges of the bias voltage.

以下、本発明の実施例を図面について説明する。Embodiments of the present invention will be described below with reference to the drawings.

第4図は本発明によるサブキャリア位相調整回路の一実
施例を示すブロック図であって、1+11*@Im *
 14 *2+ s2* *2s 、24は入力端子、
3は出力端子。
FIG. 4 is a block diagram showing an embodiment of the subcarrier phase adjustment circuit according to the present invention, and is 1+11*@Im*
14 *2+ s2* *2s, 24 is the input terminal,
3 is the output terminal.

4、.4..4j 、4.は一定バイアス電圧供給端子
、51−5= 、58−54は可変バイアス電圧供給端
子、 Ml +Ma vM、、M、は混合回路* e+
 let He@ 、e、は一定電圧源。
4. 4. .. 4j, 4. is a constant bias voltage supply terminal, 51-5=, 58-54 is a variable bias voltage supply terminal, Ml + Ma vM, , M is a mixed circuit *e+
let He@, e, is a constant voltage source.

次に、この実施例の動作について説明Tる。Next, the operation of this embodiment will be explained.

同図において、混合回路M、には入力端子IIから位相
0°のサブキャリアが、また、入力端子2Iから位相9
0°のサブキャリアが供給され、その出力信号は入力端
子1奮から混合回路M、に供給される。混合回路M會に
はさらに入力端子2.から位相180“のサブキャリア
が供給され、その出力信号は入力端子1.から混合回路
M、に供給される。混合回路M、にはさらに入力端子2
.から位相270°のサブキャリアが供給され、その出
力信号は入力端子14から混合回路M、に供給される。
In the same figure, the mixing circuit M receives a subcarrier of phase 0° from input terminal II, and a subcarrier of phase 9° from input terminal 2I.
A 0° subcarrier is supplied, and its output signal is supplied to a mixing circuit M from one input terminal. The mixing circuit M also has an input terminal 2. A subcarrier with a phase of 180" is supplied from the input terminal 1, and its output signal is supplied from the input terminal 1 to the mixing circuit M. The mixing circuit M further has an input terminal 2.
.. A subcarrier with a phase of 270° is supplied from the input terminal 14, and its output signal is supplied from the input terminal 14 to the mixing circuit M.

混合回路部にはさらに入力端子&から位相360°(0
@)のサブキャリアが供給され、その出力信号は出力端
子3に供給される。
The mixing circuit section further has a phase of 360° (0
@) subcarrier is supplied, and its output signal is supplied to the output terminal 3.

一方、混合回路M、 、M、 、M、 、M、に印加さ
れるバイアス電圧として、一定電圧源e、から端子4.
[一定電圧島が、一定電圧源e、 letから端子4.
に一定電圧E、−1−E鵞が、一定電源e、、e曽、e
、から端子4゜に一定電圧E、十島+E−一、また。一
定電圧源e、 letge自、C4から端子46に一定
電圧E、+E、+E、+E、が印加さね、さらに、端子
51.5□5m、5mに共通に可変電圧電VRから可変
電圧VKが、印加される。
On the other hand, as a bias voltage applied to the mixing circuit M, ,M, ,M, ,M, from a constant voltage source e, terminal 4.
[The constant voltage island is connected from the constant voltage source e, let to terminal 4.
A constant voltage E, -1-E is applied to a constant voltage e, , e so, e
, from terminal 4° to constant voltage E, Toshima +E-1, and again. Constant voltages E, +E, +E, +E are applied from the constant voltage source e and C4 to the terminal 46, and a variable voltage VK is applied from the variable voltage voltage VR to the terminals 51.5□5m and 5m in common. , is applied.

そして、いま電圧の大小関係をVa<V會<V−<Va
<V−トYルト、 可変を圧Vliカ0カラV+ 、 
Vm * Va 、 Vm、Vl電源電圧で変化する場
合。
Now, the voltage magnitude relationship is Va<V<V-<Va
<V-torto, variable pressure Vli to 0 color V+,
Vm*Va, Vm, Vl When changing with power supply voltage.

vI≧Vzのとき、混合回路域、凰、凰、凰は夫々入力
端子1.* 1*L 1.、14からの信号を出力し、 v雪≧−vE≧v1のとき、混合回路M@は入力端子I
I。
When vI≧Vz, the mixed circuit area, 凰, 凰, and 凰 are respectively connected to input terminals 1. *1*L 1. , 14, and when v snow≧−vE≧v1, the mixing circuit M@ outputs the signal from the input terminal I
I.

2Iからの信号なりEに応じた混合比で混合した信号を
出力すると共に、混合回路M、、M。
The mixing circuits M, , M output a signal mixed at a mixing ratio according to the signal from 2I or E.

M、は夫々入力端子1m−1at14からの信号を出力
し、 ■、≧VE≧V1のと會、混合回路Mlは入力端子2.
からの信号を出力し、混合回路M、は入力端子り、2.
からの信号をVBに応じた混合した信号を出力すると共
に、混合回路M、、M、は夫々入力端子1m、1.から
の信号を出力し、−≧VE≧V、のとき、混合回路に9
Mlは夫々入力端子2+t2*からの信号を出力し、混
合回路M、は入力端子1m12mからの信号なりEに応
じた混合比で混合した信号を出力すると共に、混合回路
凰は入力端子14からの信号を出力し。
M outputs the signals from input terminals 1m-1at14, respectively;
The mixing circuit M outputs the signal from the input terminal, 2.
The mixing circuits M, , M output a mixed signal according to VB, and the mixing circuits M, , M, respectively have input terminals 1m, 1. outputs a signal from 9 to the mixing circuit when -≧VE≧V,
Ml outputs the signals from the input terminals 2+t2*, the mixing circuit M outputs the signals from the input terminals 1m12m, which are mixed at a mixing ratio according to E, and the mixing circuit 凰 outputs the signals from the input terminals 14. output a signal.

V1≧■≧ηのとき、混合回路M、、M、、M、は夫々
入力端子21,2□2.からの信号を出力し、混合回路
凰は入力端子1i*2*からの信号を■8に応じた混合
比で混合した信号を出力し、 VIEW V、ノトキ、混合回路M、、 M、、 M、
、 M、)’!−夫々入力端子2*−2雪@ 2s−2
−からの信号を出力する ヨ5 K 、電圧& s & * Es e Eaオヨ
ヒVs * N #v、 、 V、 、V、を設定する
。ここで混合回路M、 、 M。
When V1≧■≧η, the mixing circuits M, , M, , M have input terminals 21, 2□2. Mixing circuit 凰 outputs a signal obtained by mixing the signal from input terminal 1i*2* with a mixing ratio according to ■8, VIEW V, Notoki, mixing circuit M,, M,, M ,
, M,)'! -Each input terminal 2*-2 snow @ 2s-2
Set the voltage &s&*EaVs*N#v, , V, , V, to output the signal from -. Here, the mixed circuit M, , M.

M、、Mlの構成は同一にし、夫々の動作が上記したよ
うに行なわれるように各バイアス電圧を定めるのである
The configurations of M, , Ml are made the same, and each bias voltage is determined so that each operation is performed as described above.

そこで、上記のような混合回路M、、 M、、 M。Therefore, the above-mentioned mixed circuits M, , M, , M.

肱の可変バイアス電圧yiによる動作によると。According to the operation by the variable bias voltage yi of the elbow.

サブキャリア位相調整回路の出力端子3には、Vl≧V
Eのとき、入力端子1.からの位相0°のサブキャリア
が、 ■、≧■≧V、のと舞、入力端子L@2+からの位相0
°と90”のサブキャリアの混合回路M1による混合信
号が、 ■、≧■≧■、のとき、入力端子2+12mからの位相
90°と18ゝ0°のサブキャリアの混合回wlImに
よる混合信号が、 ■、≧■≧V、のとき、入力端子2璽e2@からの位相
180°と276°のサブキャリアの混合回路M。
At the output terminal 3 of the subcarrier phase adjustment circuit, Vl≧V
E, input terminal 1. The subcarrier with a phase of 0° from the input terminal L@2+ is
When the mixed signal by mixing circuit M1 of subcarriers with phase 90° and 90" is ■, ≧■≧■, the mixed signal produced by mixing circuit wlIm of subcarriers with phase 90° and 18°0" from input terminal 2+12m is When , ■, ≧■≧V, a mixed circuit M of subcarriers with phases of 180° and 276° from the input terminal 2x e2@.

による混合信号が。Mixed signals due to.

■、≧VE≧V、のとき、入力端子2tt2mからの位
相180°と270°のサブキャリアの混合回路M、に
よる混合信号が。
(2) When ≧VE≧V, a mixed signal from the input terminal 2tt2m is generated by the mixing circuit M of subcarriers with phases of 180° and 270°.

vl≧VE≧■4のとき、入力端子21@24からの位
相270°と360’ (0°)のサブキャリアの混合
回路M4による混合信号が、さらに、 ■E≧V、のとき、入力端子24からの位相360°(
0°)Q)サブキャリアが 得られることになる。
When vl≧VE≧■4, the mixed signal from the input terminal 21@24 by the mixing circuit M4 of subcarriers with phases of 270° and 360' (0°) is further added to the input terminal when ■E≧V, Phase 360° from 24 (
0°)Q) subcarriers will be obtained.

ところで、混合゛回路M、、 M、、 M、、 M4は
、一方の入力端子からの信号を直接その出力信号とする
ように動作するときではなく、2つの入力端子からの信
号を混合信号を出力する混合動作をするときには、2つ
の入力信号は互いに90°の位相差を有するものである
から、夫々の入力(F!r号を−θ1.θ。
By the way, the mixing circuits M, , M, , M, , M4 do not operate so that the signal from one input terminal directly becomes the output signal, but when they mix the signals from the two input terminals. When performing a mixing operation to output, since the two input signals have a phase difference of 90 degrees, each input signal (F!r) is -θ1.θ.

+90@とするとその出力信号は前記の(2)式で表わ
される。
+90@, the output signal is expressed by the above equation (2).

そこで、混合回路M、においてはθ、がOoであるから
、その混合動作時ぞの出力信号は可変電圧VEK応じて
09から90″までの任意の位相のサブキャリアであり
、同様に、混合回路MdCおいてはθ、か90”である
から、その出力信号は907から180°までの任意の
位相のサブキャリアであり、混合回路M、においてはθ
、が1800であるから、その出力信号は180°から
270°までの任意の位相のサブキャリアであり、混合
回路M、においてはR1は270@であるから、その出
力信号は270°から360°(Oつまでの任意の位相
のサブキャリアである。従って、可変電圧源vRにおい
て可変バイアス電圧VEをA整することにより、0°か
ら360°までの任意の位相のサブキャリアを得ること
、すなわち、サブキャリアの一位相乞06から360@
の任意の位相に調整することができる。
Therefore, since θ is Oo in the mixing circuit M, the output signal during the mixing operation is a subcarrier with an arbitrary phase from 09 to 90'' depending on the variable voltage VEK, and similarly, the mixing circuit In MdC, θ is 90'', so its output signal is a subcarrier with an arbitrary phase from 907 to 180°, and in mixing circuit M, θ is
, is 1800, the output signal is a subcarrier with an arbitrary phase from 180° to 270°, and in the mixing circuit M, R1 is 270@, so the output signal is a subcarrier with an arbitrary phase from 270° to 360°. (It is a subcarrier of any phase up to O. Therefore, by adjusting the variable bias voltage VE in the variable voltage source vR, it is possible to obtain a subcarrier of any phase from 0° to 360°, i.e. , one phase of subcarrier 06 to 360 @
can be adjusted to any phase.

次に、第4図における混合回路M、、 M、、 K、凰
の具体的な回路構成について説明する。
Next, the specific circuit configuration of the mixing circuits M, , M, , K, and 凰 in FIG. 4 will be explained.

第5図は上記混合回路の一実施例を示す回路であって、
各混合回路は同一構成であるから混合回路について第4
図と対応する部分はサフィックス奪除いた同−附号を付
しておりR0馬、 R,、R14,RIは抵抗 (,1
,、C,はコンデンサ、Tル、TR,、TR,、T瓜。
FIG. 5 is a circuit showing an embodiment of the above-mentioned mixing circuit,
Since each mixing circuit has the same configuration, the fourth
The parts corresponding to the figure are given the same number with the suffix removed, and R0 horse, R,, R14, RI are resistance (,1
,,C, is a capacitor, TR,,TR,,Tmelon.

TRI ’I ’[”RIはトランジスタ、7は混合回
路の出力端子である。この実施例ではトランジスタTR
,ないしTR。
TRI 'I'["RI is a transistor, and 7 is the output terminal of the mixing circuit. In this example, the transistor TR
, or TR.

はNPN型トランジスタが使用され、トランジスタTR
,、TR,は差動型に結合されて夫々のエミッタに入力
端子]からコンデンサC3を通してベース(位相θ、の
サブキャリアが供給される トランジスタT R,のコ
レクタが共通接続さ゛れ、また、トランジスタTR,、
TR,も差動型に結合されて夫々のエミッタには入力端
子2からコンデンサC,yri+1してベースに位相θ
會+90°のサブキャリアが供給されるトランジスタ1
゛・亀のコレクタが共通接続されている。トランジスタ
TR,、TR,のエミッタは夫々抵抗R,,R,を介し
て接地され、また、それらのベースには抵抗比、也を介
して一定電圧Vqが印加されている。トランジスタTR
,、TR,のコレクタには一定電圧Vpが印加され、ま
た、トランジスタTR,、TR4のコレクタには負荷抵
抗ル、を介して一定゛或圧Vpが印加されている。
An NPN type transistor is used, and the transistor TR
. ,,
TR, is also coupled differentially, and the phase θ is connected to the emitter from the input terminal 2 to the capacitor C, yri+1 to the base.
Transistor 1 supplied with +90° subcarriers
゛・Turtle collectors are commonly connected. The emitters of the transistors TR, , TR, are grounded via resistors R, , R, respectively, and a constant voltage Vq is applied to their bases via a resistance ratio, . transistor TR
A constant voltage Vp is applied to the collectors of the transistors TR, TR4, and a constant voltage Vp is applied to the collectors of the transistors TR, TR4 via a load resistor.

さらに、トランジスタTl(、、TR,のベースには端
子4を介して電圧源eの一定電圧Eが印加され。
Further, a constant voltage E from a voltage source e is applied to the bases of the transistors Tl(,,TR,) via a terminal 4.

また、トランジスタTR,、TR,のベースには端子5
を介して可変電圧源VRからの可変電圧Vmが印加され
ている。
In addition, the bases of the transistors TR, TR, are connected to the terminal 5.
A variable voltage Vm from a variable voltage source VR is applied via the variable voltage source VR.

次に、この混合回路の動作について説明する。Next, the operation of this mixing circuit will be explained.

同図において、いま、電圧源eの電圧Eを所定値に設定
し、電圧Eより任意の電圧だけ低い電圧値をVa、任意
の電圧だけ痛い電圧値をvbとすると、可変電圧源VR
の電圧VE の値に応じて混合回路は次のように動作す
る。
In the same figure, if the voltage E of the voltage source e is set to a predetermined value, the voltage value lower than the voltage E by an arbitrary voltage is Va, and the voltage value that is lower by an arbitrary voltage is vb, then the variable voltage source VR
The mixing circuit operates as follows depending on the value of the voltage VE.

電圧Eと電圧yiとを比較して電圧VKがVa≧■Eの
とき、トランジスタTR,、TR1+;ONL、トラン
ジスタTR,、T也はOFFする。
When the voltage E and the voltage yi are compared and the voltage VK is Va≧E, the transistors TR, TR1+; ONL and the transistors TR, TR and T are turned off.

この結果、入力端子1からトランジスタTR。As a result, the transistor TR is connected to the input terminal 1.

に供給される位相θ、のサブキャリアにより変化する電
流は5負荷抵抗凡1.トランジスタTR,、TR,V流
れ、また、入力端子2からトランジスタT&に供給され
る位相θ汗90”のサブキャリアにより変化する電流は
、トランジスタTR,、TR,を流れるから、出力端子
7には入力端子1に供給される位相θ。
The current that changes depending on the subcarrier of phase θ, supplied to 5 load resistances is about 1. Since the current that changes due to the subcarriers of the phase θ 90'' supplied from the input terminal 2 to the transistor T& flows through the transistors TR, , TR, the output terminal 7 Phase θ supplied to input terminal 1.

のサブキャリアが得られる。subcarriers are obtained.

電圧Eと電圧VEとを比較して電圧VEがvb≧VIC
≧Va のとき、トランジスタT鴇、TR,とTR,、
TR,、とは電圧VKVに応じた同一比率の差動回路と
して動作する。
Comparing voltage E and voltage VE, voltage VE is vb≧VIC
When ≧Va, the transistors T, TR, and TR, .
TR, . operates as a differential circuit with the same ratio according to the voltage VKV.

この結果、入力端子1から供給される位相θ、のサブキ
ャリアによって変化する電流はトランジスタ゛rR,,
,TR,により上記の比率で分配され、また、入力端子
2から供給される位相θ、+90°のサブキャリアによ
って変化する電流はトランジスタ’1..TR,により
同じ比率で分配される。そして、トランジスタTR,、
TR,のコレクタ電流が混合されて負荷抵抗R,を流れ
るから、出力端子7には位相θ1とθ、+90℃サブキ
ャリアが電圧Vicに応じた比率で混合された信号が得
られるから、前記(2)式で示すように、08からθ*
−1−90゜までの電圧VEに応じた任意の位相のサブ
キャリアが得られる。
As a result, the current that changes depending on the subcarrier of phase θ supplied from input terminal 1 is
. .. TR, is distributed in the same ratio. And transistor TR,...
Since the collector current of TR is mixed and flows through the load resistor R, a signal is obtained at the output terminal 7 in which the phases θ1 and θ, +90°C subcarriers are mixed at a ratio corresponding to the voltage Vic. 2) As shown in the formula, from 08 to θ*
Subcarriers of arbitrary phase can be obtained according to the voltage VE from -1 to 90 degrees.

電圧Eと電圧VWとを比較して電圧VICがvg、2v
bのとき、トランジスタTR,、TR,がONし。
Comparing voltage E and voltage VW, voltage VIC is vg, 2v
When b, transistors TR, , TR, are turned on.

トランジスタTI(、、T丸は0FFfる。Transistor TI (,, T circle is 0FFf.

この結果、入力端子1からトランジスタTI(。As a result, from the input terminal 1 to the transistor TI(.

に供給される位相θ、のサブキャリアにより変化する電
流は、トランジスタTR,、TR。
The current that varies depending on the subcarrier of phase θ, supplied to the transistors TR, TR.

を流れ、また、入力端子2からトランジスタTR,に供
給される位相θ、+90°のサブキャリアにより変化す
る電流は、負荷抵抗RI IトランジスタTR,、TR
,を流れるから、出力端子7には入力端子2に供給され
る位相1 θ、+90@のサブキャリアが得られる〇このようにし
て、混合回路から電圧VEによりθ、からθ、+90”
までの任意の位相のす2−=IPヤリアが得られること
になるが、この混合回路は、θ。
The current flowing through the load resistor RI and changing due to the +90° subcarrier of phase θ supplied to the transistor TR, from the input terminal 2 is
, so that the subcarrier of phase 1 θ, +90@, which is supplied to the input terminal 2, is obtained at the output terminal 7. In this way, the voltage VE from the mixing circuit causes θ, to θ, +90”
This mixing circuit will obtain an arbitrary phase of S2-=IP up to θ.

二〇” −V a = V*Vb−V* テあるものが
第4図の混合11路M、であり、θ、=90°、 Va
=V、 、Vb =■、であるものが同じく混合回路M
、であり、θ。
20'' -V a = V * Vb - V * One example is the mixed 11 path M in Figure 4, where θ, = 90°, Va
=V, , Vb =■, is the same mixed circuit M
, and θ.

=180°、Va =Vs 、 Vb = V4”C’
あるものが同じく混合回路M、であり、また、θ、=2
70°、Va=V4.vb=v、であるものが同じく混
合回路M、である。
= 180°, Va = Vs, Vb = V4"C'
There is also a mixed circuit M, and θ,=2
70°, Va=V4. Similarly, the mixing circuit M has vb=v.

第6図は第4図の混合回路の他の実施例を示す回路図で
あつ七、これは第5図に示した実施例に対して抵抗R,
,R,が、夫々トランジスタ’[’R,、TR、のエミ
ッタとトランジスタTR,のコレクタとの間トランジス
タTR,,TR,のエミッタとトランジスタ1゛R1の
コレクタとの間に設けられている点以外構成が同一であ
り、動作も同一であるから説明を省略fる。
FIG. 6 is a circuit diagram showing another embodiment of the mixing circuit of FIG. 4, which is different from the embodiment shown in FIG.
, R, are respectively provided between the emitter of the transistor '['R,, TR, and the collector of the transistor TR, and between the emitter of the transistor TR,, TR, and the collector of the transistor 1'R1. Other than that, the configuration is the same and the operation is also the same, so the explanation will be omitted.

第7図は第4図の混合回路のさらに他の実施例を示す回
路図であって、入力端子1から位相θ、のサブキャリア
を直接差動動作するトランジスタTR,。
FIG. 7 is a circuit diagram showing still another embodiment of the mixing circuit of FIG. 4, in which a transistor TR, which directly differentially operates subcarriers of phase θ from the input terminal 1.

TR,のエミッタに、また、入力端子2から位相0゜+
90°のサブキャリアを直接差動動作するトランジスタ
TI(、、、TR,のエミッタに供給し、トランジスタ
TR,、’l’R,のコレクタに共通接続した出力端子
7から6.からOt+9o°までの任意の位相のサブキ
ャリアが得られるd 第8図は第4図り混合回路のさらに他の実施例を示す回
路図であって、第5図に示した混合回路に対し、トラン
ジスタとしてPNII)ランジスタを用いている点およ
びトランジスタTR,、TR,のペース忙可変電圧が印
加されてトランジスタTI(、。
to the emitter of TR, and from input terminal 2 to the phase 0°+
The 90° subcarriers are directly supplied to the emitters of the differentially operated transistors TI (,,,TR,), and the output terminals 7 to 6, which are commonly connected to the collectors of the transistors TR, ,'l'R, to Ot+9° 8 is a circuit diagram showing still another embodiment of the mixing circuit shown in FIG. 5. In contrast to the mixing circuit shown in FIG. A variable voltage is applied to the transistor TR, TR, and the transistor TI (, .

TR,のペースに一定電圧が印加されている点以外構成
が同一であり、また、同様の@作をするから説明を省略
する。
The configuration is the same except that a constant voltage is applied to the pace of TR, and the operation is similar, so the explanation will be omitted.

第9図は第4図の混合回路のPNP型トランジスタを用
いたさらの他の実施例を示す回路図であって、第7図に
示した実施例と同様に、夫々差動動作するトランジスタ
TR,、TR,と’rR,,’I’へのエミツタに直接
2つのサブキャリアを供給するものであり、これ以上の
説明は省略する。
FIG. 9 is a circuit diagram showing still another embodiment using PNP type transistors of the mixed circuit of FIG. 4, in which, similarly to the embodiment shown in FIG. , ,TR, and 'rR, ,'I', and further explanation will be omitted.

なお、第6図ないし第9図に示した実施例に用いた符号
は第5図に示した実施例の対応する部分の符号と同一で
ある。
Note that the reference numerals used in the embodiments shown in FIGS. 6 to 9 are the same as those of corresponding parts in the embodiment shown in FIG.

以上説明したように、本発明によれば、スイッチIol
路を設けずに混合回路を用いて純電子的に位相を調整す
るものであるから小型で温度ドリフトや雑音の発生がな
く正確な位相調整を可能にし。
As explained above, according to the present invention, the switch Iol
Since the phase is adjusted purely electronically using a mixing circuit without installing a circuit, it is small and allows accurate phase adjustment without temperature drift or noise.

調整のための操作部がわずかに1つであるから操作が簡
単で誤操作の可能性が減少すると共に遠隔制御も容易と
なってそのための制御信号伝送用ケーブルが小径かつ蝿
量のものでよく1%に、テレビジョンカメラに上記のケ
ーブルを取り付けるとキには七のカメラの操作に障害を
与えることなく、さらに、使用される複数の混合回路は
同一の構成をとねるから生産工程が減少してかつ特性が
正確に揃った混合回路を用いることができ、従来技術の
欠点を除いて優れた機能のサブキャリア位相調整回路を
安価に提供することができる。
Since there is only one operating part for adjustment, operation is easy and the possibility of erroneous operation is reduced, and remote control is also easy, and the cable for transmitting control signals for this purpose can be of a small diameter and has a small diameter. %, attaching the above cable to the television camera will not interfere with the operation of the camera.Furthermore, the production process will be reduced since the multiple mixing circuits used will have the same configuration. It is possible to use a mixing circuit with precisely matched characteristics, and it is possible to provide a subcarrier phase adjustment circuit with excellent functions at a low cost, while eliminating the drawbacks of the prior art.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はサブキャリア位相調整装置の一従来例を示す説
明図、第2図はサブキャリア位相調整回路の一従来例ビ
示す回路図、第3図は他の従来例を示す回路図、第4図
は本発明によるサブキャリア位相調整回路の一実施例を
示すブロック図、第5図はその混合回路の一実施例を示
す回路図、第6図ないし第9図は夫々混合回路の他の実
施例を示す回路図である。 1+−1*e 1s* 1412112*e 2s* 
24・・・入力端子。 3・・・出力端子、 M、、 M、、 M、、 M4・
・・混合回路。 VR−・・・可変電圧源、R1・・・負荷抵抗第6図 第7図 第8図
FIG. 1 is an explanatory diagram showing one conventional example of a subcarrier phase adjustment device, FIG. 2 is a circuit diagram showing one conventional example of a subcarrier phase adjustment circuit, and FIG. 3 is a circuit diagram showing another conventional example. FIG. 4 is a block diagram showing an embodiment of the subcarrier phase adjustment circuit according to the present invention, FIG. 5 is a circuit diagram showing an embodiment of the mixing circuit, and FIGS. 6 to 9 are block diagrams showing other embodiments of the mixing circuit. FIG. 2 is a circuit diagram showing an example. 1+-1*e 1s* 1412112*e 2s*
24...Input terminal. 3...Output terminal, M,, M,, M,, M4・
...Mixed circuit. VR-...Variable voltage source, R1...Load resistance Figure 6 Figure 7 Figure 8

Claims (1)

【特許請求の範囲】 (1)  位相が夫々0°、90@1180@1360
°のサブキャリアが供給されバイアス電圧を変化させる
ことにより01ないし360°の任意の位相のサブキャ
リアを得ることができるサブキャリア位相調整回路にお
いて1位相が夫々0°と90°の前記サブキャリアが供
給される第1の混合回路と、該第1の混合回路の出力信
号と位相が180@の前記サブキャリアとが供給される
第2の混合回路と、該第2の混合回路の出力信号と位相
が270°の前記サブキャリアとが供給される第jの混
合回路と、該第3の混合回路の出1カ信号と位相が36
0°の前記サブキャリアとが供給される第4の混合回路
と、前記第1ないし第4の混合回路に共通にバイアス電
圧を供給しかつ該バイアス電圧を変化させるための手段
を有する可変電圧源とを設け、前記バイアス電圧の値に
応じて前記第1ないし第4の混合回路のいづれか一つの
出力信号の位相が変化し、該出力信号が前記第4の混合
回路から前記任意の位相のサブキャリアとして得ること
が可能に構成したことを特徴とするサブキャリア位相調
整回路。 (23%許請求の範囲第1項において、前記第1ないし
第4の混合回路は、夫々供給される2つの入力信号を前
記可変のバイアス電圧の値に応じた比率で混合する手段
を有し、前記2つの入力信号の位相間で位相を変化する
前記出力信号を発生可能に構成したことを特徴とするサ
ブキャリア位相調整回路。 (3)特許請求の範囲第2項において、前記第1ないし
第4の混合回路は、夫々エミッタが共通接続され咳エミ
ッタに前記2つの入力信号の一方が供給される第1およ
び第2のトランジスタと、エミッタが共通接続され該エ
ミッタに前記2つの入力信号の他方が供給される第3お
よび第4のトランジスタと、前記第2および第4のトラ
ンジスタのコレクタに共通接続される負荷抵抗と、前記
第1および第4のトランジスタのペースに共通に−定の
バイアス電圧を供給する手段と、前記第1および第3の
トランジスタのコレクタと前記負荷抵抗を介して前記第
2および第4のトランジスタのコレクタに共通に他の一
定のバイアス電圧を供給する手段とからなり、前記第1
ないし第4のトランジスタはNPN)ランジスタであっ
て前記第2および第3のトランジスタのベースに前記可
変のバイアス電圧を供給可能に構成したことを特徴とす
るサブキャリア位相調整回路。 (4)特許請求の範囲第2項において、前記第1ないし
第4の回路は、夫々エミッタが共通接続され該エミッタ
に前記2つの入力信号の一方が供給される第1および第
2のトランジスタと、エミッタが共通接続され該エミッ
タに前記2つの入力信号の他方が供給される第3および
第4のトランジスタと、前記第2および第4のトランジ
スタのコレクタに共通接続される負荷抵抗と、前記第2
および@3のトランジスタのベースに共通に一定のバイ
アス電圧を供給する手段と、前記第1および第3のトラ
ンジスタのコレクタと前記負荷抵抗な介して前記第2お
よび第4のトランジスタのコレクタに共通に他の一定の
バイアス電圧を供給する手段とからなり、前記第1ない
し第4のトランジスタはPNP )ランジスタであって
前記第1または第4のトランジスタのベースに前記可変
のバイアス電圧を供給可能に構成したことを特徴とする
サブキャリア位相調整回路。
[Claims] (1) Phases are 0° and 90@1180@1360, respectively.
In a subcarrier phase adjustment circuit that is supplied with subcarriers of 0° and can obtain subcarriers with any phase of 01 to 360° by changing the bias voltage, the subcarriers with one phase of 0° and 90° are used. a first mixing circuit that is supplied, a second mixing circuit that is supplied with the subcarrier whose phase is 180@ with respect to the output signal of the first mixing circuit, and an output signal of the second mixing circuit; a j-th mixing circuit to which the subcarrier with a phase of 270° is supplied; and an output signal of the third mixing circuit with a phase of 36°.
a fourth mixing circuit to which the subcarrier of 0° is supplied, and a variable voltage source having means for commonly supplying a bias voltage to the first to fourth mixing circuits and for changing the bias voltage; and the phase of the output signal of any one of the first to fourth mixing circuits changes depending on the value of the bias voltage, and the output signal is transmitted from the fourth mixing circuit to the sub-channel of the arbitrary phase. A subcarrier phase adjustment circuit characterized in that it is configured such that it can be obtained as a carrier. (23%) In claim 1, each of the first to fourth mixing circuits has means for mixing two input signals supplied thereto at a ratio corresponding to the value of the variable bias voltage. , the subcarrier phase adjustment circuit is configured to be able to generate the output signal whose phase changes between the phases of the two input signals. (3) In claim 2, the first to The fourth mixing circuit includes first and second transistors whose emitters are commonly connected and whose emitters are supplied with one of the two input signals, and whose emitters are commonly connected and whose emitters are supplied with one of the two input signals. a third and a fourth transistor, the other being supplied with a load resistor commonly connected to the collectors of the second and fourth transistors, and a bias that is common to the pace of the first and fourth transistors; and means for commonly supplying another constant bias voltage to the collectors of the second and fourth transistors via the collectors of the first and third transistors and the load resistor. , said first
A subcarrier phase adjustment circuit characterized in that the first to fourth transistors are NPN transistors, and are configured to be able to supply the variable bias voltage to the bases of the second and third transistors. (4) In claim 2, the first to fourth circuits each include first and second transistors whose emitters are commonly connected and whose emitters are supplied with one of the two input signals. , third and fourth transistors whose emitters are commonly connected and to which the other of the two input signals is supplied; a load resistor which is commonly connected to the collectors of the second and fourth transistors; 2
and means for commonly supplying a constant bias voltage to the bases of the transistors @3, and to the collectors of the second and fourth transistors via the collectors of the first and third transistors and the load resistor. and means for supplying another constant bias voltage, and the first to fourth transistors are PNP transistors configured to be able to supply the variable bias voltage to the bases of the first or fourth transistors. A subcarrier phase adjustment circuit characterized by:
JP14936681A 1981-09-24 1981-09-24 Subcarrier phase adjusting circuit Granted JPS5851680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14936681A JPS5851680A (en) 1981-09-24 1981-09-24 Subcarrier phase adjusting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14936681A JPS5851680A (en) 1981-09-24 1981-09-24 Subcarrier phase adjusting circuit

Publications (2)

Publication Number Publication Date
JPS5851680A true JPS5851680A (en) 1983-03-26
JPS63997B2 JPS63997B2 (en) 1988-01-09

Family

ID=15473563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14936681A Granted JPS5851680A (en) 1981-09-24 1981-09-24 Subcarrier phase adjusting circuit

Country Status (1)

Country Link
JP (1) JPS5851680A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146836U (en) * 1989-05-18 1990-12-13

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020049820A (en) * 2018-09-27 2020-04-02 佐久間特殊鋼 株式会社 Method for manufacturing composite which contains recycle carbon fiber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146836U (en) * 1989-05-18 1990-12-13

Also Published As

Publication number Publication date
JPS63997B2 (en) 1988-01-09

Similar Documents

Publication Publication Date Title
JPS61157035A (en) Impedance matching system
US3252067A (en) Electronic motor control servo system
JPS5851680A (en) Subcarrier phase adjusting circuit
US4716358A (en) Constant current circuits
GB1400544A (en) Gating circuits
US4443082A (en) Current signal controlled camera system
US3739103A (en) System for the adjustment of the phase position of an alternating voltage
US4031477A (en) System for transferring four commands over a single conductor utilizing dual threshold logic gates
US5084703A (en) Precision digital-to-analog converter
JPH049615Y2 (en)
SE455562B (en) FREQUENCY SELECTED VIDEO SIGNAL PROCESSOR
US1650626A (en) System of gunfire control
US4278954A (en) Suppressed carrier modulator using differential amplifier
US2575956A (en) Train parallax computer
JPS5933977A (en) Video mixing and amplifying device
JPH0452994B2 (en)
JPS6220078Y2 (en)
JPH025419Y2 (en)
JPS6223200Y2 (en)
JPH0314319A (en) Ladder resistor circuit
JPH0562870B2 (en)
JPH02137508A (en) Gain control circuit
JPH0160156B2 (en)
JPH02116206A (en) Voltage/current converting circuit
JPH0824271B2 (en) Transmitter