JPS58500188A - ゲ−ト回路 - Google Patents

ゲ−ト回路

Info

Publication number
JPS58500188A
JPS58500188A JP57500553A JP50055382A JPS58500188A JP S58500188 A JPS58500188 A JP S58500188A JP 57500553 A JP57500553 A JP 57500553A JP 50055382 A JP50055382 A JP 50055382A JP S58500188 A JPS58500188 A JP S58500188A
Authority
JP
Japan
Prior art keywords
gate
input
signal
output
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57500553A
Other languages
English (en)
Inventor
ルドウイク・クリストフア−・ジヨン
Original Assignee
オ−ストラリア国
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オ−ストラリア国 filed Critical オ−ストラリア国
Publication of JPS58500188A publication Critical patent/JPS58500188A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B19/00Alarms responsive to two or more different undesired or abnormal conditions, e.g. burglary and fire, abnormal temperature and abnormal rate of flow

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ゲート回路 本発明は、複数本の入力ラインの1つに送られた入力信号に応答して複数本の出 力ラインの1つに出力信号を与えるゲート回路に係る。
多くのプロセス制御においては、プロセスの複数の作動パラメータを監視し、い ずれか1つの作動ノζラメータが危険レベルに達するか或いは故障の発生を指示 した場合には警報を与えるか又はプロセスを停止することが所望される。
本発明の目的は、複数個の受信入力信号の1つに応答して出力信号を発生でき、 然も擬似入力信号によってトリガされるおそれの少ないゲート回路を提供するこ とである。
本発明によれば、外部で監′ylこれているノシラメータの所定の状態変化に応 答して所定の最小時間巾の入力信号を受信するように各々構成てれた複数本の監 視入力ラインを具備し;更に、これらの監視入力ラインに接続されていて、各監 視入力ラインに対して1本ずつ設けられた複数本の出力ラインを有している主ゲ ートを具備し、この主ゲートは作動可能化入力も含んでいて、この作動可能fヒ 入力に作動可能化信号が送られた時に、上記監視入力ラインの1つに送られる最 小時間巾の上記入力信号に応答して、各出力ラインへ信号を与えるように作動し ;更に、入力信号照合回路を具備し、この回路は各々の上記監視入力ラインに各 々接続された複数本の照合入力ラインと、照合ゲートとを含み、この照合ゲート は上記監視入力ラインのいずれかに上記最小時間巾の入力信号が送られた時に直 接ゲート入力信号を受け取ると共に上記最小時間巾より短い所定の遅延時間の後 に遅延されたゲート入力信号も受け取るように構成され、上記照合ゲートは上記 作動fヒ入力に接続された照合出力ラインを有し、そして上記が合ゲートは上記 直接ゲート入力信号と遅延されたゲート入力信号とを同時に受け取った場合にの み上記照合出力ラインに上記作動可能化信号を与えるように働くようなゲート回 路が提供される。
上記の最小時間巾の入力信号は連続信号であるのが好ましい。
上記主ゲートは、上記作動可能化入力を構成するクロック入力端子を有するラン チ回路よシ成るのが好ましく、このランチ回路はパルスの正の縁でトリガきれる D型フリップ−フロップを複数個含み、各フリップ−フロップは上記作動可能f ヒ信号が上記クロック入力端子へ与えられた時にその入力を対応出力に対してラ ッチするように働く。
上記照合回路は照合入力ゲートを更に備えているのが好ましく、この照合入力ゲ ートには上記の照合入力ラインが接続され、そしてこの照合入力ゲートの出力は 前記照合ゲートに直結されると共に遅延手段を介して前記照合ゲートに接続され 、更にこの照合入力ゲートは上記監視入力ラインのいずれかに信号が送られた時 に該ゲートの出力に出力信号を与えるように働く。
本発明のゲート回路は、更に、監視入力ラインに現われる最初の入力のみが主ゲ ートの出力ラインに通芒れるように、上記主ゲートによっていずれかの出力ライ ンに信号が与えられた時に上記作動可能化入力に連続的な作動不能化信号を送る ロック手段も具備している。
最小時間巾の入力信号が主ゲートの各出力ラインに送られた後に主ゲートをリセ ットできるように上記作動可能化入力にリセット信号を供給するりセント手段も 設けられている。
本発明によるゲート回路の好ましい実施例が絵付図面に示されておシ、これを参 照して以下に詳細に説明する。
図示されたゲート回路は複数本の監視入力ライン10を備え、その各々は外部で 監視されるパラメータの所定の状態変化に応答して所定の最小時間巾の入力信号 を受信するように構成きれている。例えば、ゲート回路の使用中、監視されてい るプロセスの各パラメータが欠陥状態を指示する場合には、各人力10に入力信 号が与えられる。所定の最小時間巾の入力信号は連続信号であるのが好ましい。
図示された回路においては、入力ライン10が通常低電圧に保持され、外部で監 視されているパラメータの1つが所定レベルに達した場合には高電圧信号が与え られる。各入力ライン10は各負荷抵抗12を経て正電圧源13に接続され、接 続点11の手前でいずれかの入力ライン10が切断されると、接続点11より後 ろの入力ライン10に連続的な高電圧が現われる。各々の監視入力ライン10は 各インバータ14の入力端子に接続されている。
監視入力ライン10には主ゲート15が接続されており、この主ゲートは各監視 入力ライン10に対して1つずつの複数本の出力ライン16を有している。主ゲ ート15は作動可能化入力17も含んでいて、この作動可能化入力17に作動可 能化信号が与えられた時には、監視入力ライン10の1つに送られる最小時間巾 の少なくとも最初の入力信号に応答して、各々の出力ライン16に信号を与える ように作動する。
主ゲート15は、作動可能化入力17を構成するクロック入力端子18を有した ラッチ回路であって、正のパルス縁でトリガこれるD型フリップ−フロップを複 数個含んでおり、各フリップ−フロップはクロック入力端子18に作動可能化信 号が与えられた時に入力をその対応出力に対してランチするように働く。監視入 力ライン10のインバータ14の出力はラッチ15の入力に直結される。ラッチ 15の出力16は信号手段20を作動即ち駆動するのに用いられる。例えば、出 力16はバッファ21及び負荷抵抗22を経て発光ダイオード(LED )23 に接続され、これらの発光ダイオードは端子24を経て電源電圧に接続されてい る。ラッチ15の出力16が低レベルに変わると、適当なLED23が導通され 、どの監視人力10が信号を受信したかが光信号によって指示される。
入力信号照合回路25は、各監視入力ライン10に各り接続された複数本の照合 入力ライン26を備えている。
又、この照合回路25は照合ゲート27も備えており、この照合ゲート27は少 なくとも最初の監視入力ライン10が最小時間巾の入力信号を受けた時に第1人 力28に直接ゲート入力信号を受けると共に、上記の最小時間巾よシ短い所定の 遅延時間の後に、第2人力29に、遅延されたゲート入力信号を受け取るように 構成されている。照合ゲート27の詔合出カラインろ0は作動可能化入力17に 接続されている。照合ゲート27は直接ゲート入力信号と遅延てれたゲート入力 信号とを入力28.29に同時に受け取った場合にのみ照合出力ライン30に作 動可能化信号を発生するように働く。照合回路25は、監視入力ライン10に現 われる信号が本物の入力信号であるか偽の入力信号であるかを区別するためのも のである。
更に、照合回路25は、照合入力ライン26に接続された照合入力ゲート62も 備えている。このゲート62の出力66は照合ゲート27の第1人力28に直結 されると共に遅延手段34を経て照合ゲート27の第2人力29へ間接的に接続 される。照合入力ゲート32はいずれかの監視入力ライン10が信号を受けた時 に出力36に出力信号を与えるように働く。図示された回路においては、照合入 力ゲート62がナントゲートであり、その各すの入力はインバータ14と主ゲー ト15の入力との間で各々の監視入力ライン10に接続されている。
照合ゲート27は入力28.29を有するナントゲートであり、その一方の入力 は照合入力ナンドゲート32の出力ろ6に直結され、そしてその他方の入力は遅 延回路34を経て照合入力ナンドゲート32の出力36からの信号を受ける。遅 延回路ろ4は照合人力ナンドゲート32からの出力信号の受信に応答して負に向 う出力パルスを発生するように働き、この遅延回路ろ4は単安定装置37(又は これと等価な回路)を備え、これは上記出力パルスの巾を決定する外部抵抗ろ5 及びキャパシタ66を有している。この外部抵抗65及びキャパシタ3乙に対し てどん々値を選択するにせよ、単安定装置からの出力パルスの巾が監視入力信号 の所定の最小時間巾より短くなければならない。
照合ナントゲート27からの出力ライン60はフィルタキャパシタ38を経てア ースされる。このキャパシタ38は照合ナントゲート27の出力60に現われる 小さなノイズをフィルタ除去するように働く。このようなノイズは、単安定装置 67からの出力29が低レベルになる直前に直接入力28が高レベルになった時 に現われる。
照合ナントゲート27の出力60はラッチ15のクロック入力18に接続され、 従つぞ1つの監視入力ライン10に対して照合した監視入力信号をラッチしてそ の対応ランチ出力16に与えることができるようにする。
図示されたゲート回路においては、監視人カラ・イン10の中で最初に信号を受 けるラインのみがこれに対応する出力ライン16に対してラッチされ、それ以外 の入力ライン10の信号はそれに対応する出力ラインコ乙に対してラッチてれる ことが阻止される。このため、ゲート回路はロック手段40を備えており、この ロック手段は主ゲート15によっていずれかの出力ライン16に信号が与えられ た時に作動可能化入力17へ連続的な作動不能化信号を送るように働く。又、ゲ ート回路は、ラッチ出力ゲート41も備え、このゲート41は出力42と、各々 の主ゲート出力ライン16に各々接続されたブ数本の入力43とを有している。
ランチ出力ゲート41は主ゲート15によっていずれかの主ゲート出力ライン1 6に信号が与えられた時に出力42に信号を与えるように働く。ロック手段40 はロックゲート44を備え、該ゲート44の一方の入力45は照合ゲートの出力 ライン60に接続はれそして該ゲート44の他方の入力46はラッチ出力ゲート 41の出力42に接続され、そして該ロックゲート44の出力47は作動可能化 入力17に接続される。
好ましい構成においては、ラッチ15を構成している正パルス縁トリガ式り型フ リップ−フロップのクロック入力18には、ラッチ出力16の中の1つが最初に 作動されると、連続的な高電圧が送られる。ロックゲート44はラッチ15のク ロック入力18に高レベル信号を保持し、照合回路25の擬似信号(例えばノイ ズ信号)によって他の監視入力ラインの信号がラッチされるのを防止する。ラッ チ出力ゲート41はナントゲートであり、その出力42はインバータ48を経て ロックゲート44の入力46へ送られる。ロックゲート44の他方の入力45は インバータ49を経て照合ゲート27の出力60に接続される。ロックゲート4 4はナントゲートである。
この構成を用いた場合には、ランチ出力16からロソクナンドケ・−ト44への 入力46が通常高レベルに保持され、従って成る監使入カラインの信号が照合回 路25によって照合これるや否や、負に向う遷移信号が照合ゲート27の出力に 現われ、これは反転されてロックナントゲート44へ送られ、該ゲートは出力パ ルスを発生し、これはラッチ15のクロック入力18ヘフイードバノクされて、 上記の監視入力ラインの信号をこれに対応する出力ライン16に対してラッチで きるようにする。この照合された人力信号がラッチされそして適当なランチ出力 16が低レベルになると、ランチ出力ナンドゲート41の出力42が高レベルと なり、インバータ48があるので、ロックナントゲート44の入力46は低レベ ルとなり、その出力47は高レベルとなり、この高レベルに保持されそしてラン チクロック入力18ヘフイードバノクされ、監視入力ライン10のノイイ信号に よって生じることのあるような更に別のラッチ作動が阻止される。
ラッチ15のクロック人力18は照合された入力をランチできるようにする正に 向うパルスを受け、最初の入力信号がランチされた後はクロック入力18が高レ ベルに保持され、更に別の入力信号がラッチされるのを阻止する。
リセット手段50も設けられており、このリセット手段50は最小時間巾の入力 信号が主ゲートの各出力ライン16に送られた後に主ゲート15をリセットでき るように作動可能化入力17にリセット信号を供給する。リセット手段50はリ セットゲート51を備え、その人力52は選択的に操作できるリセットスイッチ 56に接続きれていて、スイッチ53をオンにすると、リセットゲート51がリ セット信号を作動可能化入力17へ供給するように構成されている。従って、ラ ッチ15に既にラッチされている状態をリセットすることができ、ラッチ15は 監視人カラインの新たな信号に対して作動する用意が整う。リセットゲート51 の入力52は抵抗55を経て供給電圧端子54に接続されていると共に、リセッ トスイッチ5ろを経てアースされている。リセットゲート51の他方の入力56 はラッチ出力ナンドゲート41の出力42に接続てれており、回路の使用中にラ ッチ15の出力16が作動されると、このリセットゲート入力56が高レベルに 保持される。リセットゲート51はナントゲートである。リセットスイッチ56 を閉じると、リセットゲート51はその出力57に信号を発生することができ、 この信号はラッチ15のクロック入力18へ送られる。
添付図面において、ロック手段40及びリセット手段50はロック兼リセット回 路60内にあり、この回路はナントゲートとして示づれた合成ゲート61を備え 、その入力はロックゲート44の出力47及びリセットゲート51の出力57に 接続されそしてその出力62はラッチ15のクロック入力18に接続されている 。このロック兼リセット回路6Dの作動中には、リセットスイッチ53が開成て れた時に電圧供給端子54から送られる高レベル信号と同様にラッチ出力ゲート 41からの出力信号かりセットゲート51に送られる。従って、リセットゲート 51の出力は低レベルとなり、合成ゲート61の出力62は高レベルに保持され る。合成ゲート61の出力62の信号はラッチ15のクロック入力18に送られ そしてラッチ15は正のパルス縁でトリガされる型式のものであるから、ラッチ 15はロックされ、監視入力ライン10のそれ以上のいかなる信号もラッチ15 の出力16へ通されなくされる。
このゲート回路を種々の電源に最初に接続する時或いは最初にオンにする時には 、ラッチのフリップ−フロップがどんな状態にあるか分らないのでこれをリセッ トすることが必要である。又、既にラッチされている入力信号が除去された場合 、例えば監視されているプロセスに対して保守作業を行なった後にも、ラッチ1 5をリセットすることが必要である。ランチの出力16はそのいずれか或いはそ の全部が論理低レベルにあり、従ってランチ出力ナンドゲート41の出力42は 高レベルとなる。
これにより、リセットゲート51の一万の入力56が高レベルとなり、そして通 常高レベルに保持されるその他方の入力52はリセットスイッチ56を閉じるこ とによって低レベルに切換えることができる。リセットスイッチ53がブツシュ ボタン型のものである場合には、スイッチのはね返りによシ、リセットゲート5 1はリセットスイッチ56に接続された入力52にノイズバーストを受ける。こ のノイズバーストはラッチ15のクロック入力18へ通てれ、ノイズバーストの 最初の低レベル−高レベル遷移によってラッチ入力がラッチ出力16に対してタ イミングどりされる。ノイズバーストによってランチ入力が出力に対してタイミ ングどりされない場合には、ブツシュボタン56を放すと、ラッチのクロック入 力18に所要の低レベル−高レベル遷移がf’l= D 出される。
従って最初の入力信号がラッチされた後にリセットスイッチ5ろを押すと、その 後受信される入力信号もラッチされ、或いはラッチ入力がもはや入力信号を受け 取らない場合にはラッチ15がリセットされ、監視ライン入力の次の信号に対し て作動する用意が整う。
本発明のゲート回路は、以上の説明より明らかなように標準的な市販の部品で構 成される。コストが安く、消費電力が低くそしてその他にも良く知られた利点が あるということから、CMO8部品を使用するのが好ましい。
これらの部品は、外部回路部品へ回路接続するための適当なエツジコネクタを有 する回路板に公知のやシ方で取り付けられる。例えば、監視ラインの入力信号源 、種々の電源、LED及びこれに関連した電源、並びにリセットスイッチは、適 当なエツジコネクタを介してゲート回路の回路板に接続されるのが好ましい。ラ ッチ出力ゲート41の出力42もエツジコネクタへ直結され、従っていずれかの 監視入力ライン1oが信号を受信してこれが照合された時にはこのコネクタに現 われる信号を用いて成る応答を作り出すことができる。このような応答はプロセ ス停止作動の開始であってもよいし警報信号の発生であってもよい。
1板の回路板に本発明によるゲート回路を2つ以上設けてこの回路板を色々な回 路として用いることもできる。
例えば、1板の回路板に6人カゲート回路を2つ設けた場合には、この回路板を 1つの6パラメータラツチとして用いることもできるし、2つの独立した6パラ メータラノチとして用いることもできるし、或いは適当に相互接続すれば12パ ラメータランチとして用いることもできる。
本発明のゲート回路に有用な適当な標準IC部品を以下の表に示す。
74C221単安定装Bk用いると、出力パルス巾は次式で決定される。
tWりR8xtxCeXt 従ってR=100に、C=100nFであれば、出力パルス巾は約1ミリ秒であ る。1ミリ秒より時間巾の短いノイズのような入力信号の場合は、照合ゲート2 5から出力が生じない。
図面n浄割内容に変更なし) 特許庁長官 殿 3、 補正をする者 事件との関係 出願人 名称 オーストラげ国 4、代理人

Claims (1)

    【特許請求の範囲】
  1. 1. 外部で監視されているパラメータの所定の状態質イヒに応答して所定の最 小時間巾の入力信号を受信するように各り構成された複数本の監視入力ラインを 具備し、更に、これらの監視入力ラインに接続されていて、各監視入力ラインに 対して1本ずつ設けられた複数本の出力ラインを有している主ゲートを具備し、 この主ゲートを具備し、この主ゲートは作動可能化入力も含んでいて、この作動 可能化入力に作動可能化信号が送られた時に、上記監視入力ラインの1つに送ら れる最小時間巾の上記入力信号に応答して、各々の上記出力ラインに信号を与え るように作動し、 更に、入力信号照合回路を具備し、この回路は各々の上記監視入力ラインに各々 接続された複数本の照合入力ラインと、照合ゲートとを含み、この照合ゲートは 上記監視入力ラインのいずれかに上記最小時間巾の入力信号が送られた時に直接 ゲート入力信号を受け取ると共に、上記最小時間巾より短い所定の遅延時間の後 に遅延きれたゲート入力信号も受け取るように構成され、上記照合ゲートは上記 作動可能化入力に接続された照合出力ラインを有し、そして上記照合ゲートは上 記直接ゲート入力信号と遅延されたゲート入力信号とを同時に受け取った場合に のみ上記照合出力ラインに上記作動、可能化信号を与えるように働くことを特徴 とするゲート回路。 2、 上記の最小時間巾の入力信号は連続信号である請求の範囲第1項に記載の ゲート回路。 6、 各々の監視入力ラインは各々の負荷抵抗を経て電源に接続されていて、い ずれかの監視入力ラインが切断されると、その監視入力ラインに連続入力信号が 現われるようにされた請求の範囲第2項に記載のゲート回路。 4、上記主ゲートは、上記作動可能化入力を構成するクロック入力端子を有した ランチ回路より成シ、このラッチ回路は正のパルス縁でトリガこれるD型フリッ プ−フロップを複数個含み、各フリップ−フロップは上記作動可能化信号が上記 クロック入力端子に送られた時にその入力をこれに対応する出力に対してラッチ するように働く請求の範囲第1項に記載のゲート回路。 5、 上記照合回路は照合入力ゲートを更に備え、この照合入力ゲートには上記 の照合入力ラインが接続され、更にこの照合入力ゲートの出力は前記照合ゲート にl結されると共に遅延手段を経て前記照合ゲートに接続され、この照合入力ゲ ートはいずれかの監視入力ラインに信号が送られた時に該照合入力ゲートの出力 に出力信号を発生するように働く請求の範囲第1項に記載のゲート回路。 6、 上記主ゲートによっていずれかの出力ラインに信号が与えられた時に上記 作動可能化入力に連続的な作動不能化信号を供給するように働くロック手段を更 に具備した請求の範囲第1項に記載のゲート回路。 Z 上記主ゲートの各出力ラインに各々接続された複数個の入力と、出力とを有 しているラッチ出力ゲートを史に具備し、このラッチ出力ゲートは上記主ゲート によってそのいずれかの出力ラインに信号が与えられた時にこのランチ出力ゲー トの出力に信号を与えるように働き、上記ロック手段はロックゲートを備え、そ の一方の入力は上記暉合ゲートの出力ラインに接続されそしてその他方の人力は 上記ランチ出力ゲートの出力に接続され、更にこのロックゲートの出力は上記作 動可能化入力に接続される請求の範囲オ6項に記載のゲート回路。 8、 上記最小時間巾の入力信号が上記主ゲートの各出力ラインに送られた後に 主ゲートをリセットできるように上記作動可能化入力にリセット信号を供給する リセット手段を更に具備した請求の範囲第1項に記載のゲート回路。 9 上記リセット手段はりセットゲートを備え、その入力は選択的に操作できる リセットスイッチに接続されていて、このスイッチを操作すると、上記リセット ゲートが上記作動可能化入力にリセット信号を供給するように構成される請求の 範囲オ8項に記載のゲート回路。
JP57500553A 1981-02-06 1982-02-05 ゲ−ト回路 Pending JPS58500188A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU000000PE7500 1981-02-06
AUPE750081 1981-02-06

Publications (1)

Publication Number Publication Date
JPS58500188A true JPS58500188A (ja) 1983-02-03

Family

ID=3768950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57500553A Pending JPS58500188A (ja) 1981-02-06 1982-02-05 ゲ−ト回路

Country Status (4)

Country Link
US (1) US4494013A (ja)
EP (1) EP0070844A4 (ja)
JP (1) JPS58500188A (ja)
WO (1) WO1982002808A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3519008C1 (de) * 1985-05-25 1986-10-09 Pforzheimer Uhren-Rohwerke Porta GmbH, 7530 Pforzheim Schrittmotor-Antriebsschaltung
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
CN109087613A (zh) * 2018-10-29 2018-12-25 惠科股份有限公司 过流保护电路及显示驱动装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2960687A (en) * 1948-10-27 1960-11-15 Gerson H Robison Coincidence occurrence indicator
GB1040741A (en) * 1961-12-04 1966-09-01 Elliott Brothers London Ltd Fault alarm display systems
US3191067A (en) * 1962-10-23 1965-06-22 Zimmerman Herbert Logical gating and routing circuit
US3289193A (en) * 1963-10-22 1966-11-29 Bendix Corp Monitoring system for redundant systems
US3769606A (en) * 1971-05-26 1973-10-30 Singer Co Digitally controlled frequency filter
US3758867A (en) * 1971-10-04 1973-09-11 Us Navy Analog voltage selector circuit with selected voltage detection
US3771130A (en) * 1972-10-10 1973-11-06 Lear Siegler Inc Mode selection network
FR2224944B1 (ja) * 1973-04-06 1977-08-05 Anvar
US4214213A (en) * 1977-10-25 1980-07-22 Rca Corporation Signal selecting system

Also Published As

Publication number Publication date
WO1982002808A1 (en) 1982-08-19
EP0070844A1 (en) 1983-02-09
EP0070844A4 (en) 1984-11-07
US4494013A (en) 1985-01-15

Similar Documents

Publication Publication Date Title
US6061373A (en) Safety interlocking system for an optical fiber amplifier and pump source
US8299911B2 (en) Testing device for hazard alarm systems
EP0436891A3 (en) Electronic keying of multi-board systems
JPS58500188A (ja) ゲ−ト回路
US4490581A (en) Clock selection control circuit
US4365164A (en) Vital contact isolation circuit
US4879476A (en) Method and apparatus for transmitting signals
CN108055022B (zh) 一种带抗振荡结构的rs触发器电路
EP0761918B1 (en) Power door locking system and method of operation
CA1171472A (en) Gating circuit
GB1596196A (en) Audio chime-signal generating circuit
US20080221748A1 (en) Control Device for a Motor Vehicle
JPS57130131A (en) Multiple computer device
US6988157B2 (en) Hot insertion of a service processor card in a system
US20020143487A1 (en) Measurement control apparatus
RU2127015C1 (ru) Устройство для контроля вторичного источника питания
SU1656606A2 (ru) Устройство дл проверки исправности аппаратуры дискретной автоматики
KR200159808Y1 (ko) 클럭분배 보드의 테스트 회로
RU1817047C (ru) Устройство дл контрол работоспособности модул усилительного тракта радиоэлектронной аппаратуры
JPS6319917Y2 (ja)
SU1181130A1 (ru) Контролируемое логическое устройство
JPH046310Y2 (ja)
KR890003141Y1 (ko) 고신뢰 화재 경보기
SU907789A2 (ru) Устройство защиты от дребезга контактов
US5870017A (en) Accessory channel expander for vehicle alarm system