JPS5849949B2 - ブロツク・レプリケ−ト・バブル・メモリ構造体 - Google Patents
ブロツク・レプリケ−ト・バブル・メモリ構造体Info
- Publication number
- JPS5849949B2 JPS5849949B2 JP16434281A JP16434281A JPS5849949B2 JP S5849949 B2 JPS5849949 B2 JP S5849949B2 JP 16434281 A JP16434281 A JP 16434281A JP 16434281 A JP16434281 A JP 16434281A JP S5849949 B2 JPS5849949 B2 JP S5849949B2
- Authority
- JP
- Japan
- Prior art keywords
- bubble
- switch
- replicator
- memory structure
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はバブル・メモリ構造体に係り、更に具体的に云
えば、受動的ブロック・レプリケータを含むメモリ構造
体に係る。
えば、受動的ブロック・レプリケータを含むメモリ構造
体に係る。
本発明の目的は、改良された合戒ブロック・レプリケー
ト・バブル・メモリ構造体を提供することである。
ト・バブル・メモリ構造体を提供することである。
本発明の他の目的は、大きい動作マージンを有するブロ
ック・レプリケート・スイッチを提供することである。
ック・レプリケート・スイッチを提供することである。
本発明の更に他の目的は、受動的ブロック・レプリケー
ト・バブル・メモリ構造体を提供することである。
ト・バブル・メモリ構造体を提供することである。
バブルのレプリケーションには主に２つの方法がある。
最も広く用いられているレプリケーションの方法に於で
は、バブルを２つに分割するためにパーマロイ・パター
ンを有するパルス導体ループが用いられている。
は、バブルを２つに分割するためにパーマロイ・パター
ンを有するパルス導体ループが用いられている。
それらの電流によるバブル・スプリツタに於では、バブ
ルが引伸ばされそしてその引伸ばされたバブルの中央に
反発磁力を与えるために電流制御パルスを加えることに
よって２つのバブルに切断される。
ルが引伸ばされそしてその引伸ばされたバブルの中央に
反発磁力を与えるために電流制御パルスを加えることに
よって２つのバブルに切断される。
この型のバブル・スプリツタは、新しいバブルを形戒す
るために電流を必要とするので、能動的レプリケータと
呼ばれる。
るために電流を必要とするので、能動的レプリケータと
呼ばれる。
能動的バブル・レプリケー夕は米国特許第４０２０４７
６号及び第４１５２７７６号の明細書に記載されている
バブル・メモリに於で用いられている。
６号及び第４１５２７７６号の明細書に記載されている
バブル・メモリに於で用いられている。
それらの技術に於では、マイナ・ループの出力端部に於
ける能動的レプリケート・スイッチのブロックが、該マ
イナ・ループの他方の端部に於ける入力スワツプ・トラ
ンスファ・スイッチとともに用いられている。
ける能動的レプリケート・スイッチのブロックが、該マ
イナ・ループの他方の端部に於ける入力スワツプ・トラ
ンスファ・スイッチとともに用いられている。
この型のブロック・レプリケート・スイッチは、大きな
電流を必要としそしてレプリケート機能を含まない簡単
なトランスファ・スイッチよりも小さいマージンヲ有ス
る。
電流を必要としそしてレプリケート機能を含まない簡単
なトランスファ・スイッチよりも小さいマージンヲ有ス
る。
パーマロイ・パターンのみを用いて電流制御ハルスを必
要としない、他の型のフィールド・アクセス・バブル・
レプリケータは、受動的バブル・レプリケータと呼ばれ
る。
要としない、他の型のフィールド・アクセス・バブル・
レプリケータは、受動的バブル・レプリケータと呼ばれ
る。
第１の受動的バブル・レプリケータの１つは、回転する
種ドメインを用いたフィールド・アクセス・バブル・ジ
ェネレー夕の変形を開示している米国特許第３７１３１
１８号の明細書に記載されている。
種ドメインを用いたフィールド・アクセス・バブル・ジ
ェネレー夕の変形を開示している米国特許第３７１３１
１８号の明細書に記載されている。
そのレブリケータは、口部を有する矩形素子、円形素子
、Ｌ形素子及び細長いバーを含む、４つの別個の軟磁性
オーバーレイ素子を必要とし、又更にレシプロケーショ
ン・プロセス中にバブル・ドメインの切断を助けるため
に上記円形素子の周囲を循環するレジデントバブル・ド
メインを必要とする。
、Ｌ形素子及び細長いバーを含む、４つの別個の軟磁性
オーバーレイ素子を必要とし、又更にレシプロケーショ
ン・プロセス中にバブル・ドメインの切断を助けるため
に上記円形素子の周囲を循環するレジデントバブル・ド
メインを必要とする。
シェブロン素子を用いているもう１つの受動的レプリヶ
ー夕は米国特許第３８６８６６１号の明細書に記載され
ており、シェブロン素子を用いている他の受動的レプリ
ケー夕は米国特許第３９２２６５２号、第３０５６８１
３号及び第４０６７００３号の明細書に記載されている
。
ー夕は米国特許第３８６８６６１号の明細書に記載され
ており、シェブロン素子を用いている他の受動的レプリ
ケー夕は米国特許第３９２２６５２号、第３０５６８１
３号及び第４０６７００３号の明細書に記載されている
。
Ｔ一エバー素子をバブル・ストレッチ手段と組合わせて
用いている受動的レプリケータが米国特許第３７２７１
９７号の明細書に記載されている。
用いている受動的レプリケータが米国特許第３７２７１
９７号の明細書に記載されている。
一般的に、受動的レプリケータは小さい動作マージンを
有し、バブル・チップの大きな面積を必要とするために
使用が不便である。
有し、バブル・チップの大きな面積を必要とするために
使用が不便である。
従来技術による受動的レプリケータは複数の素子を有し
て、大きなチップ面積を必要とする。
て、大きなチップ面積を必要とする。
上述の受動的バブル・レプリケータは大きなチップ面積
を必要とするために広く用いられていないが、本出願人
による特願昭５６−３１４５１号に開示されている受動
的レプリケー夕は、従来技術による受動的レブリケータ
に於ける多数の欠陥を克服する。
を必要とするために広く用いられていないが、本出願人
による特願昭５６−３１４５１号に開示されている受動
的レプリケー夕は、従来技術による受動的レブリケータ
に於ける多数の欠陥を克服する。
能動的レプリケータは、読出メジャー・ループ上を検出
器へ転送されるバブルをレプリケートするために、マイ
ナ・ループの端部に用いられている。
器へ転送されるバブルをレプリケートするために、マイ
ナ・ループの端部に用いられている。
マイナ・ループの一方の端部に於ける能動的レプリケー
夕の使用は、マイナ・ループの他方の端部即ち書込メジ
ャー・ループに隣接する端部に於けるスワツプ機能の使
用を伴う。
夕の使用は、マイナ・ループの他方の端部即ち書込メジ
ャー・ループに隣接する端部に於けるスワツプ機能の使
用を伴う。
その様なバブル・メモリ構造体は米国特許第４０２０４
７６号の明細書に記載されている。
７６号の明細書に記載されている。
その技術に於では、レプリケータに関連する導体が転送
方向に傾く様な角度に配置されている。
方向に傾く様な角度に配置されている。
出力レプリケート・ゲート及び入力スワツプ・ゲートを
含むもう１つのメモリ構造体が米国特許第４１５２７７
６号の明細書に記載されている。
含むもう１つのメモリ構造体が米国特許第４１５２７７
６号の明細書に記載されている。
この特許明細書は、能動的レプリケータ素子に適する、
或る特定の構造体について記載している。
或る特定の構造体について記載している。
能動的ブロック・レブリケータ・スイッチは従来広く用
いられているが、それらは大きな電流を必要とし、簡単
ナ１・ランスファ・スイッチよりも小さい動作マージン
を有する。
いられているが、それらは大きな電流を必要とし、簡単
ナ１・ランスファ・スイッチよりも小さい動作マージン
を有する。
次に、本発明について概略的に説明すると、本発明によ
る合成ブロック・レプリケート・バブル・メモリ構造体
は、複数のマイナ・ループを有し、各マイナ・ループは
読出メジャー・ループへの端部にトランスファーアウト
・スイッチを有している。
る合成ブロック・レプリケート・バブル・メモリ構造体
は、複数のマイナ・ループを有し、各マイナ・ループは
読出メジャー・ループへの端部にトランスファーアウト
・スイッチを有している。
各マイナ・ループは、トランスファーアウトスイッチか
らマイナ・ループに於けるマージ素子迄第１及び第２の
径路を有している。
らマイナ・ループに於けるマージ素子迄第１及び第２の
径路を有している。
その一方の径路に受動的レブリケータが配置されており
、それは読出メジャー・ループに関連付けられている。
、それは読出メジャー・ループに関連付けられている。
それらの２つの径路は回転磁界サイクルに於で同一の長
さを有する。
さを有する。
読出されるべきバブルは、受動的レプリケータを有する
径路にスイッチされる。
径路にスイッチされる。
次に、図面を参照して、本発明をその好実施例について
更に詳細に説明する。
更に詳細に説明する。
第１図及び第２図に於で、合成ブロック・レプリケート
・バブル・メモリ構造体の１好実施例は複数のマイナ・
ループを含む。
・バブル・メモリ構造体の１好実施例は複数のマイナ・
ループを含む。
該構造体１０は、トランスファーアウト・スイッチ１４
を有するマイナ・ループ１２を含む。
を有するマイナ・ループ１２を含む。
スイッチ１４に於けるバブルが読出メジャー・ループ１
８に転送されるべきでない場合には、バブルはスイッチ
１４から径路２０に沿ってマージ素子２２へ転送される
。
８に転送されるべきでない場合には、バブルはスイッチ
１４から径路２０に沿ってマージ素子２２へ転送される
。
それから、バブルは径路２４に沿って転送されてトラン
スファーアウト・スイッチ１４へ戻される。
スファーアウト・スイッチ１４へ戻される。
径路２４に沿って転送されて、バブルはスワップ・スイ
ッチ２６を通過する。
ッチ２６を通過する。
データが再び書込まれる場合には、バブル（又はバブル
の不在）が書込メジャー・ループ２８にスイッチされる
。
の不在）が書込メジャー・ループ２８にスイッチされる
。
その場合には、バブルがデータ・スイッチ即ちトランス
ファーイン・スイッチ３０によりマイナ・ループ径路２
４に於ける素子３２へ転送される。
ファーイン・スイッチ３０によりマイナ・ループ径路２
４に於ける素子３２へ転送される。
スワップ・スイッチ２６及びトランスファーイン・スイ
ッチ３０の両者が、導体３４中に電流を流すことによっ
て、動作される。
ッチ３０の両者が、導体３４中に電流を流すことによっ
て、動作される。
この実施例に於ては、マイナ・ルーブ１２に於ける径路
２４が、バブル・チップの実装密度を増す様に折返され
ている。
２４が、バブル・チップの実装密度を増す様に折返され
ている。
マイナ・ループは折返されなくてもよい。
バブル即ちデータ・ビットがマイナ・ループ１２から読
出メジャー・ループ１８へトランスフアーアウトされる
べきときには、該バブルが第２図に示されている如く素
子３６を経てレプリケータ３８へ移動され、そこで２つ
のバブルに分割される様に、電流が導体１６中に流され
る。
出メジャー・ループ１８へトランスフアーアウトされる
べきときには、該バブルが第２図に示されている如く素
子３６を経てレプリケータ３８へ移動され、そこで２つ
のバブルに分割される様に、電流が導体１６中に流され
る。
その一方のバブルはレプリケータ３８から読出メジャー
・ループ１８に転送され、そこで当分野に於で周知の如
く感知装置（図示せず）によって検出される。
・ループ１８に転送され、そこで当分野に於で周知の如
く感知装置（図示せず）によって検出される。
他方のバブルはレプリケータ３８から径路４０に沿って
マージ素子２２へ転送され、それからスイッチ１４に関
して先に述べた場合と同様にして径路２４に泪って転送
される。
マージ素子２２へ転送され、それからスイッチ１４に関
して先に述べた場合と同様にして径路２４に泪って転送
される。
トランスファ・スイッチ１４から径路２０に沿ってマー
ジ素子２２迄の素子の数及びトランスファ・スイッチ１
４からレプリケータ３８を経て径路４０に沿ってマージ
素子２２迄の素子の数は、バブルをスイッチ１４から径
路２０及び４０に沿ってマージ素子２２迄移動させるた
めに必要な回転磁界サイクルの数が同一になる様に選択
されることが必要である。
ジ素子２２迄の素子の数及びトランスファ・スイッチ１
４からレプリケータ３８を経て径路４０に沿ってマージ
素子２２迄の素子の数は、バブルをスイッチ１４から径
路２０及び４０に沿ってマージ素子２２迄移動させるた
めに必要な回転磁界サイクルの数が同一になる様に選択
されることが必要である。
図に示されている実施例に於では、各径路は７つの素子
を有している。
を有している。
その素子の数は厳密である必要がなく、７つより少なく
ても多くてもよい。
ても多くてもよい。
本発明によるメモリ構造体は、所望のデータが読出され
るとき以外はデータ読出しのための電子的回路を不要と
しそして能動的ブロック・レプリケート・スイッチが用
いられる場合よりも大きい動作マージンを有するので、
磁気バブル・ドメイ・メモリ・システムに於で有用であ
る。
るとき以外はデータ読出しのための電子的回路を不要と
しそして能動的ブロック・レプリケート・スイッチが用
いられる場合よりも大きい動作マージンを有するので、
磁気バブル・ドメイ・メモリ・システムに於で有用であ
る。
第１図は１つのマイナ・ループ径路が用いられている本
発明によるブロック・レプリケート・バブル・メモリ構
造体を示す平面図であり、第２図はもう１つのマイナ・
ループ径路が用いられている本発明によるブロック・レ
プリケート・バブル・メモリ構造体を示す平面図である
。 １０・・・・・・合戒ブロック・レプリケート・バブル
・メモリ構造体、１２・・・・・・マイナ・ループ、１
４・・・・・・トランスファーアウト・スイッチ、１６
，３４・・・・・・導体、１８・・・・・・読出メジャ
ー・ループ、２０，２４，４０・・・・・・径路、２２
・・・・・・マージ素子、２６・・・・・・スワツプ・
スイッチ、２８・・・・・・書込メジャー・ループ、３
０・・・・・・データ・スイッチ（トランスファーイン
・スイッチ）、３２，３６・・・・・・素子、３８・・
・・・・レプリケータ。
発明によるブロック・レプリケート・バブル・メモリ構
造体を示す平面図であり、第２図はもう１つのマイナ・
ループ径路が用いられている本発明によるブロック・レ
プリケート・バブル・メモリ構造体を示す平面図である
。 １０・・・・・・合戒ブロック・レプリケート・バブル
・メモリ構造体、１２・・・・・・マイナ・ループ、１
４・・・・・・トランスファーアウト・スイッチ、１６
，３４・・・・・・導体、１８・・・・・・読出メジャ
ー・ループ、２０，２４，４０・・・・・・径路、２２
・・・・・・マージ素子、２６・・・・・・スワツプ・
スイッチ、２８・・・・・・書込メジャー・ループ、３
０・・・・・・データ・スイッチ（トランスファーイン
・スイッチ）、３２，３６・・・・・・素子、３８・・
・・・・レプリケータ。
Claims (1)
- １ マージ素子及びトランスファーアウト・スイッチを
含み、回転磁界サイクルに於で同一の長さを有する上記
スイッチから上記マージ素子迄の第１及び第２径路並び
に上記マージ素子から上記スイッチ迄の第３径路を含み
、読出されるべきバブルが上記スイッチから上記第１径
路へ転送される様に上記第１径路中に配置されている受
動的レプリケータを含む少くとも１つのマイナ・ループ
を有している、ブロック・レプリケートバブル・メモリ
構造体。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20317580A | 1980-11-03 | 1980-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5798183A JPS5798183A (en) | 1982-06-18 |
| JPS5849949B2 true JPS5849949B2 (ja) | 1983-11-08 |
Family
ID=22752827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16434281A Expired JPS5849949B2 (ja) | 1980-11-03 | 1981-10-16 | ブロツク・レプリケ−ト・バブル・メモリ構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849949B2 (ja) |
-
1981
- 1981-10-16 JP JP16434281A patent/JPS5849949B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5798183A (en) | 1982-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4159412A (en) | Magnetic bubble memory chip synchronization and redundancy | |
| KR910020724A (ko) | 반도체 기억장치 | |
| US4075611A (en) | Consecutive bit access of magnetic bubble domain memory devices | |
| US4032905A (en) | Bubble domain circuit organization | |
| US4056812A (en) | Fault tolerant magnetic bubble memory | |
| JPS5849949B2 (ja) | ブロツク・レプリケ−ト・バブル・メモリ構造体 | |
| US4187555A (en) | Conductor access magnetic bubble memory arrangement | |
| US4263661A (en) | Magnetic bubble domain organization using double period input/output devices | |
| JPS5858753B2 (ja) | メジヤ／マイナ・ル−プ・バブル・メモリ・システム | |
| US4458334A (en) | Redundancy map storage for bubble memories | |
| US4249249A (en) | Ion-implanted bubble memory | |
| US4081861A (en) | Matrixed magnetic bubble memories | |
| US4301516A (en) | Bubble memory storage unit | |
| JPS5841594B2 (ja) | メジャ−マイナ−ル−プ型バブルメモリ | |
| US4128894A (en) | Bubble domain circuit organization | |
| US4156937A (en) | Noncirculating register for bubble memory systems | |
| US4096580A (en) | Multiple redundancy loop bubble domain memory | |
| US4415987A (en) | Magnetic bubble passive replicator | |
| US4333162A (en) | Bubble memory with conductor programmable transparent error map | |
| US4181977A (en) | Random access bubble memory with unified read/write cycle | |
| US4246648A (en) | Phase controlled replicate/swap gate for bubble memories | |
| US4100608A (en) | Exchange stack buffer memory | |
| US4149267A (en) | Associative memories using magnetic bubbles | |
| US4460976A (en) | Field access magnetic bubble memory with improved expander-detector arrangement | |
| US4394746A (en) | Swap gate for ion-implanted contiguous-disk bubble devices |