JPS5847874B2 - Manufacturing method of silicon target - Google Patents

Manufacturing method of silicon target

Info

Publication number
JPS5847874B2
JPS5847874B2 JP51018436A JP1843676A JPS5847874B2 JP S5847874 B2 JPS5847874 B2 JP S5847874B2 JP 51018436 A JP51018436 A JP 51018436A JP 1843676 A JP1843676 A JP 1843676A JP S5847874 B2 JPS5847874 B2 JP S5847874B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
single crystal
silicon target
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51018436A
Other languages
Japanese (ja)
Other versions
JPS52101991A (en
Inventor
光雄 菅間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP51018436A priority Critical patent/JPS5847874B2/en
Publication of JPS52101991A publication Critical patent/JPS52101991A/en
Publication of JPS5847874B2 publication Critical patent/JPS5847874B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、多数のPN接合を有する撮像管ターゲットの
製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing an image pickup tube target having multiple PN junctions.

撮像管ターゲット、例えば、ビジコンターゲットには、
三硫化アンチモン(Sb3S3)からなる光導電膜を有
する構造のものが一般に使用されていたが、この種のも
のは強い光や電子ビームによる焼付現象等の欠点によっ
て、その使用に制限があった。
Image tube targets, e.g. vidicon targets, include:
A structure having a photoconductive film made of antimony trisulfide (Sb3S3) has generally been used, but this type of structure has limitations in its use due to drawbacks such as the burning phenomenon caused by strong light or electron beams.

そこで、その後上述の如き従来例の欠点を無くした構造
のビジコンターゲットとして、第1図に示す如きのシリ
コンターゲットが使用されるようになってきた。
Therefore, a silicon target as shown in FIG. 1 has since been used as a vidicon target having a structure that eliminates the drawbacks of the conventional example as described above.

ここで、シリコンターゲットは、撮像管のフェースプレ
ート1の内面にネサ膜等の透明電極2を被着し、さらに
、上記の透明電極2上に多数個のPN接合Jをモザイク
状に配列した半導体層3を設サた構造によって、強い光
や電子ビームによる焼付現象を生じることなく、高感度
の特性を得るようにしたものである。
Here, the silicon target is a semiconductor in which a transparent electrode 2 such as Nesa film is adhered to the inner surface of the face plate 1 of the image pickup tube, and a large number of PN junctions J are arranged in a mosaic shape on the transparent electrode 2. Due to the structure in which the layer 3 is provided, high sensitivity characteristics can be obtained without causing a burn-in phenomenon due to strong light or electron beams.

そして、上述の如き構造のシリコンターゲットは、第2
図に示す如く、取り扱い易い厚みDのN形の半導体層3
を用いて、まず、その一方の面3aに選択拡散を施して
互いに独立した島状の浅いP形の領域4を同時に多数個
形成し、しかる後に、上記の半導体層3の一方面3aと
は反対側面3bより所望の厚みdまで切削して得られる
半導体層3を透明電極2上に貼着して製造していた。
Then, the silicon target having the structure as described above is used as the second
As shown in the figure, an N-type semiconductor layer 3 with a thickness D that is easy to handle.
First, selective diffusion is performed on one surface 3a of the semiconductor layer 3 to simultaneously form a large number of independent island-like shallow P-type regions 4, and then the one surface 3a of the semiconductor layer 3 is The semiconductor layer 3 obtained by cutting the opposite side surface 3b to a desired thickness d was adhered onto the transparent electrode 2 to manufacture it.

ところで、上述の如き構造のシリコンターゲットにおい
ては、半導体層3の厚みdによってPN接合Jに到達す
る光の損失が決定され、充分な感度を得るためには、上
記の厚みdを均一に20μ扉程度以下とすることが望ま
れる。
By the way, in the silicon target having the structure described above, the loss of light reaching the PN junction J is determined by the thickness d of the semiconductor layer 3, and in order to obtain sufficient sensitivity, the above thickness d must be uniformly set to 20 μm. It is desirable that it be kept below this level.

そして、上述の如き厚みが均一に20μ屈程度の半導体
は、その製造が非常に困難であるばかりでなく、接着剤
によってフェースプレート上に接着する作業中等に破損
を生じやすく、撮像管ターゲットを製造するうえでの欠
点となっていた。
Semiconductors with a uniform thickness of about 20 μm as described above are not only extremely difficult to manufacture, but also easily damaged during operations such as bonding them onto the face plate with adhesive, making it difficult to manufacture image pickup tube targets. This was a drawback in doing so.

また、上述の如きシリコンターゲットは、ビジコンの動
作中(数百時間程度)に内部で発生する軟X線や2次電
子によって、そのPN接合が劣化するという欠点があっ
た。
Furthermore, the silicon target described above has the disadvantage that its PN junction deteriorates due to soft X-rays and secondary electrons generated inside the vidicon during operation (about several hundred hours).

そこで、本発明は、上述の如き従来例の欠点に鑑みて案
出されたシリコンターゲットの製造方法であり、その要
旨とするところは、透明基板上に第1の導電形の非単結
晶層を被着し、該非単結晶層に不活性粒子をイオン注入
した後、上記の非単結晶層をアニールし、さらに、上記
の不活性粒子のイオン注入領域内に第2の導電形の領域
を複数個形戒するようにしたことを特徴とする製造方法
である。
Therefore, the present invention is a method for manufacturing a silicon target devised in view of the drawbacks of the conventional examples as described above, and its gist is to form a non-single crystal layer of a first conductivity type on a transparent substrate. After depositing and ion-implanting inert particles into the non-single crystal layer, the non-single-crystal layer is annealed, and a plurality of regions of a second conductivity type are formed within the ion-implanted region of the inert particles. This manufacturing method is characterized by the fact that it has individual shapes.

すなわち、本発明は、まず、光導電膜を形成するにあた
り、予め、蒸着、気相成長、スパツタ等の技術を利用し
て、フェースプレート表面に、均一性の良い第1の導電
形の非結晶層を被着形成しておき、上記の第1の導電形
層上にPN接合を形成するようにした製造方法である。
That is, in the present invention, first, in forming a photoconductive film, a highly uniform amorphous film of the first conductivity type is formed on the surface of the face plate using techniques such as vapor deposition, vapor phase growth, and sputtering. In this manufacturing method, a layer is deposited and a PN junction is formed on the first conductivity type layer.

ここで、非単結晶層上に形成されたPN接合の特性は、
単結晶の場合と比較して、その非品質や格子欠陥の密度
によって、結晶中の少数キャリアの寿命が3桁程度短く
、また、PN接合の逆方向電流が3桁程度多いことが知
られている。
Here, the characteristics of the PN junction formed on the non-single crystal layer are:
Compared to a single crystal, it is known that the lifetime of minority carriers in the crystal is about three orders of magnitude shorter due to its poor quality and the density of lattice defects, and the reverse current in the PN junction is about three orders of magnitude higher. There is.

そこで、本発明はさらに、非単結晶中の結晶粒自身は微
小な単結晶であることと、単結晶にイオン注入を行うと
非品質化されるが、これをアニールすると単結晶に戻る
ことに着目して、上記の非単結晶層に不活性粒子をイオ
ン注入することによって、上記の非単結晶層内に多数の
格子欠陥を生じさせて強性的に全体を非晶質化し、さら
に、上記の領域をアニールすることによって前より大き
な単結晶の結晶粒からなる領域に変換し、上記の領域に
PN接合を形成するようにした製造方法である。
Therefore, the present invention further provides that the crystal grains in a non-single crystal are minute single crystals, and that when ions are implanted into a single crystal, the quality deteriorates, but when it is annealed, it returns to a single crystal. By ion-implanting inert particles into the non-single crystal layer, a large number of lattice defects are generated in the non-single crystal layer to forcefully make the entire layer amorphous, and further, In this manufacturing method, the above region is annealed to convert it into a region consisting of larger single crystal grains than before, and a PN junction is formed in the above region.

尚、ここで云う不活性粒子とは不活性元素(例えばヘリ
ウムHe,ネオンNe,アルゴンA r 等)、プロト
ン、水素等半導体中に注入されても、半導体の動作に悪
影響を与えないものより成る粒子を意味する。
Incidentally, the inert particles mentioned here consist of inert elements (for example, helium He, neon Ne, argon Ar, etc.), protons, hydrogen, etc., which do not adversely affect the operation of the semiconductor even if they are injected into the semiconductor. means particles.

以下、本発明についてその工程の一実施例を示す図面に
従い詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to drawings showing one embodiment of the process.

本発明においては、透明基板10として、20μ扉程度
の厚みt。
In the present invention, the transparent substrate 10 has a thickness t of about 20 μm.

の石英ガラス等を、その表面にケミカルエッチングおよ
びクリーニングを施して用いる。
quartz glass or the like is used after its surface is chemically etched and cleaned.

ここで、上記のケミカルエッチングおよびクリーニング
は、次に行なう第1の導電形の非単結晶層の被着を確実
に行なうために施される。
Here, the above-mentioned chemical etching and cleaning are carried out in order to ensure the subsequent deposition of a non-single crystal layer of the first conductivity type.

〔第3図■に示す〕。[As shown in Figure 3 ■].

そして、上記の透明基板10の表面に、例えばN形の低
不純物濃度を有する第1の導電形層11を、透明電極を
介して、あるいは、図示の如く透明電極を介することな
く直接的に、PN接合を最終的に形成し得る厚みt1を
以て蒸着、気相成長、スパツタ等によって被着する。
Then, on the surface of the transparent substrate 10, for example, a first conductivity type layer 11 having a low impurity concentration of N type is applied either through a transparent electrode or directly without using a transparent electrode as shown in the figure. It is deposited by vapor deposition, vapor phase growth, sputtering, etc. to a thickness t1 that can finally form a PN junction.

例えは、0.1%程度のモノシラン(SiH4)ガスと
1xiO−(e〜7)%程度の水素化砒素( A s
Ha )ガスを不純物ガスとし、アルゴン(Ar)ガス
をキャリャガスとして用い、900℃前後の成長温度で
、2〜3時間程度のエビタキシャル成長を行なうことに
よって、厚みt1が約5〜10μ屈の薄膜多結晶N形シ
リコン層を第1の導電形の非単結晶層11として透明基
板10の表面に被着する、〔第3図Hに示す。
For example, about 0.1% monosilane (SiH4) gas and about 1xiO-(e~7)% arsenic hydride (A s
A thin film with a thickness t1 of about 5 to 10 μm is formed by performing epitaxial growth for about 2 to 3 hours at a growth temperature of around 900°C using Ha) gas as an impurity gas and argon (Ar) gas as a carrier gas. A polycrystalline N-type silicon layer is deposited as a non-monocrystalline layer 11 of a first conductivity type on the surface of a transparent substrate 10 [as shown in FIG. 3H].

〕。このようなエビタキシャル成長によれば、厚みt1
が均一な第1の導電形の非単結晶層11を、透明基板1
ロ上に容易に被着形成することができる。
]. According to such epitaxial growth, the thickness t1
A non-single crystal layer 11 of a first conductivity type having a uniform conductivity is placed on a transparent substrate 1.
It can be easily formed on the substrate.

次に、上記の第1の導電形の非単結晶層11の表面11
aから、不活性粒子をイオン注入して、上記の非単結晶
層11の表面11a近傍に格子欠陥を生じさせることに
よって、上記の非単結晶層11の最終的にPN接合が形
成される領域11bを非品質化する。
Next, the surface 11 of the non-single crystal layer 11 of the first conductivity type is
From a, inert particles are ion-implanted to create lattice defects near the surface 11a of the non-single crystal layer 11, thereby forming a region of the non-single crystal layer 11 where a PN junction will eventually be formed. 11b is rendered non-quality.

例えば、上述のようにして得た薄膜多結晶N形シリコン
層に、ヘリウム(He)イオンをイオン打込み法によっ
て1 00KeVと2 0 0 eVのエネルギーで2
度打込んで、その表面から1.3μ瓶程度までの間の領
域を非品質化する〔第3図■に示す。
For example, helium (He) ions are implanted into the thin polycrystalline N-type silicon layer obtained as described above at energies of 100 KeV and 200 eV.
The area from the surface to about 1.3 μm of the bottle is made into a non-quality area by striking the bottle twice (as shown in Figure 3 (■)).

〕。しかる後に、第1の電導形層11にアニールを施す
ことによって、上記の非晶質化された領域1lbを前よ
り大きな粒径の単結晶粒とするとともに、第1の電導形
層11の表面11aに拡散マスク兼絶縁層12を形成す
る。
]. Thereafter, by annealing the first conductivity type layer 11, the amorphous region 1lb becomes a single crystal grain with a larger grain size than before, and the surface of the first conductivity type layer 11 is A diffusion mask/insulating layer 12 is formed on 11a.

例えば、上述の如く非晶質化された領域を有するN形シ
リコン層をドライ酸素(02)中でアニールして、上記
の領域を単結晶化すると同時に、その表面から1μ4度
の領域に二酸化シリコン(Sin2)層を形成する〔第
3図■に示す。
For example, an N-type silicon layer having an amorphous region as described above is annealed in dry oxygen (02) to make the above region into a single crystal, and at the same time, silicon dioxide is added to a region 1 μ4 degrees from the surface. (Sin2) layer is formed [shown in Figure 3 (■).

〕。このようにして得られる領域1lbは一度非品質化
された後にアニールされているので、軟X線、二次電子
に対して耐久性がある。
]. The region 1lb obtained in this manner is annealed after being made non-quality, so it is durable against soft X-rays and secondary electrons.

さらに、上記拡散マスク兼絶縁層12に透孔をエッチン
グによって穿設し、上記の透孔13を通じて第2の導電
形の不純物を上記の第1の導電形層11に拡散して、第
2の導電形の領域14を複数個形威してPN接合を複数
個作る。
Further, a through hole is formed in the diffusion mask/insulating layer 12 by etching, and the impurity of the second conductivity type is diffused into the first conductivity type layer 11 through the through hole 13, and the second conductivity type impurity is diffused into the first conductivity type layer 11. A plurality of conductive regions 14 are formed to form a plurality of PN junctions.

例えば、上述のようにして形成した二酸化シリコン(
S i02 )層に、ホトエッチングによって6μm×
10μ風の長方形の透孔を穿設する。
For example, silicon dioxide (
6 μm × S i02 ) layer by photoetching.
A rectangular through hole with a diameter of 10μ is drilled.

そして、上記の透孔を通じてホロン(B)イオンを、8
0KeV〜100KeVのエネルギで、その表面上をス
キャンしながら打込ムコとによって、1011〜101
2i0n/a程度の濃度の均一な領域を複数個得て、さ
らにアニールによって打込んだホロン(B)イオンを活
性化して、第二の導電形の領域を形成する。
Then, the holon (B) ion is introduced through the above-mentioned through hole.
With an energy of 0 KeV to 100 KeV, 1011 to 101
A plurality of regions with a uniform concentration of about 2i0n/a are obtained, and the implanted holon (B) ions are activated by annealing to form regions of the second conductivity type.

このようにして、上記の第一の導電形層と第二の導電形
の領域とによってPN接合J。
In this way, a PN junction J is formed by the above-mentioned first conductivity type layer and the second conductivity type region.

がモザイク状に配列されて多数個形成される〔第3図V
に示す。
are arranged in a mosaic pattern to form a large number of them [Fig. 3 V
Shown below.

〕。そして、電子ビームの走査によって生ずるチャージ
アップを防止するために、例えば0.1M程度の厚みの
三硫化ニアンチモン(Sb2S3)等の高抵抗材料より
成るチャージアップ防止膜15を、その表面に被着する
〔第3図■に示す。
]. In order to prevent charge-up caused by electron beam scanning, a charge-up prevention film 15 made of a high-resistance material such as diantimony trisulfide (Sb2S3) with a thickness of about 0.1 M is coated on its surface. [As shown in Figure 3 (■).

〕。このようにして、目的とするシリコンターゲ゛ット
が得られる。
]. In this way, the intended silicon target is obtained.

さらに、第4図は、本発明の方法によって製造した単管
式カラー撮像管用のシリコンターゲットを示す断面図で
ある。
Further, FIG. 4 is a sectional view showing a silicon target for a single-tube color image pickup tube manufactured by the method of the present invention.

第4図に示す如く、赤、緑、青の光を検出するための3
個のPN接合J,,J2,J3毎に、二次電子放出物質
(例えば、銀−セシウム、アンチモンーセシウム等)か
らなるインデックス電極15′をチャージアップ防止膜
15上に配設するとともに、透明基板10の上記PN接
合J1,J2,J3が形威されてない表面に赤、緑、青
の光を選択的に通過する光学フィルタ16を被着して、
電子ビームを走査したときに上記のインデックス電極1
5′からの二次電子を、例えばメッシュ電極(図示せず
As shown in Figure 4, three
For each PN junction J, J2, J3, an index electrode 15' made of a secondary electron emitting material (for example, silver-cesium, antimony-cesium, etc.) is arranged on the charge-up prevention film 15, and a transparent An optical filter 16 that selectively passes red, green, and blue light is attached to the surface of the substrate 10 on which the PN junctions J1, J2, and J3 are not formed,
When the electron beam is scanned, the above index electrode 1
Secondary electrons from 5' are transferred to, for example, a mesh electrode (not shown).

)で検出して、カラー信号のインデックス信号を得るよ
うにすれば、本発明の方法で作られるシリコンターゲッ
トによって単管式カラー撮像管を作ることができる。
) to obtain the index signal of the color signal, a single-tube color image pickup tube can be made using the silicon target made by the method of the present invention.

なお、上記のインデックス信号は、メッシュ電極以外の
電極から得るようにしても良いことは云うまでもない。
It goes without saying that the above index signal may be obtained from an electrode other than the mesh electrode.

上述の如く、本発明によれば、透明基板上に直接的に光
導電膜が形成され、その製造工程中において光導電膜は
透明基板と一体的に取扱われるので、従来例の如く別体
に形成した光導電膜を基板に貼着する必要もなく、破損
等の危険性を著しく低下することができ、その作業性も
向上して、効率よく製造することが可能となる。
As described above, according to the present invention, a photoconductive film is formed directly on a transparent substrate, and the photoconductive film is handled integrally with the transparent substrate during the manufacturing process. There is no need to adhere the formed photoconductive film to the substrate, and the risk of damage etc. can be significantly reduced, and the workability is improved, making it possible to manufacture efficiently.

また、本発明によれば、光導電膜を別体に構成すること
なく、透明基板に直接形成するものであるから、その厚
みを充分に薄くすることが可能となり、上述の如き感度
の向上を図ることができる。
Further, according to the present invention, since the photoconductive film is formed directly on the transparent substrate without forming it separately, it is possible to make the thickness sufficiently thin, and the above-mentioned improvement in sensitivity can be achieved. can be achieved.

さらに、本発明によれば、一度非品質化してアニールす
ることによって得られる大きな単結晶の結晶粒からなる
第1の導電形層にPN接合が形成された光導電膜を用い
るので、軟X線や二次電子に対する耐久性の向上が図れ
る。
Furthermore, according to the present invention, since a photoconductive film is used in which a PN junction is formed in the first conductivity type layer made of large single crystal grains obtained by once degrading the quality and then annealing, soft X-ray The durability against secondary electrons and secondary electrons can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はシリコンターゲットの拡大断面図である。 第2図はシリコンターゲットの従来の製造方法を示す一
工程中の拡大断面図である。 第3図は本発明によるシリコンターゲットの製造方法の
一実施例を示す製造工程図であり、第4図は本発明の方
法によって製造したシリコンターゲットの一実施例を示
す拡大断面図である。
FIG. 1 is an enlarged sectional view of a silicon target. FIG. 2 is an enlarged cross-sectional view of one process showing a conventional method for manufacturing a silicon target. FIG. 3 is a manufacturing process diagram showing an embodiment of the method for manufacturing a silicon target according to the present invention, and FIG. 4 is an enlarged sectional view showing an embodiment of the silicon target manufactured by the method of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 1 透明基板上に第1の導電形の非単結晶層を被着し、
該非単結晶層に不活性粒子をイオン注入したのち、上記
非単結晶層をアニールし、上記不活性粒子のイオン注入
領域内に第2の導電型の領域を複数個形成するようにし
たことを特徴とするシリコンターゲットの製造方法。
1 Depositing a non-single crystal layer of a first conductivity type on a transparent substrate,
After ion-implanting inert particles into the non-single crystal layer, the non-single-crystal layer is annealed to form a plurality of regions of the second conductivity type within the ion-implanted region of the inert particles. Characteristic silicon target manufacturing method.
JP51018436A 1976-02-24 1976-02-24 Manufacturing method of silicon target Expired JPS5847874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51018436A JPS5847874B2 (en) 1976-02-24 1976-02-24 Manufacturing method of silicon target

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51018436A JPS5847874B2 (en) 1976-02-24 1976-02-24 Manufacturing method of silicon target

Publications (2)

Publication Number Publication Date
JPS52101991A JPS52101991A (en) 1977-08-26
JPS5847874B2 true JPS5847874B2 (en) 1983-10-25

Family

ID=11971585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51018436A Expired JPS5847874B2 (en) 1976-02-24 1976-02-24 Manufacturing method of silicon target

Country Status (1)

Country Link
JP (1) JPS5847874B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6140341U (en) * 1984-08-17 1986-03-14 株式会社ミツプス Separable roll continuous bag
JPH0356970U (en) * 1989-10-09 1991-05-31

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6140341U (en) * 1984-08-17 1986-03-14 株式会社ミツプス Separable roll continuous bag
JPH0356970U (en) * 1989-10-09 1991-05-31

Also Published As

Publication number Publication date
JPS52101991A (en) 1977-08-26

Similar Documents

Publication Publication Date Title
US3894332A (en) Solid state radiation sensitive field electron emitter and methods of fabrication thereof
US5700333A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US3814968A (en) Solid state radiation sensitive field electron emitter and methods of fabrication thereof
US6657194B2 (en) Multispectral monolithic infrared focal plane array detectors
US3884733A (en) Dielectric isolation process
US20060213550A1 (en) Thin-film photoelectric conversion device and a method of manufacturing the same
JPH0458193B2 (en)
US3959038A (en) Electron emitter and method of fabrication
US6617183B2 (en) Method for forming p-type semiconductor film and light emitting device using the same
US3972750A (en) Electron emitter and method of fabrication
US3698078A (en) Diode array storage system having a self-registered target and method of forming
JPS5847874B2 (en) Manufacturing method of silicon target
US3725751A (en) Solid state target electrode for pickup tubes
JPS60152018A (en) Manufacture of semiconductor thin film crystal layer
US3982149A (en) Camera tube having a target with heterojunction
US3579012A (en) Imaging device with combined thin monocrystalline semiconductive target-window assembly
JP3797417B2 (en) Method for manufacturing p-type semiconductor film and light emitting device using the same
US4086512A (en) Camera tube employing silicon-chalcogenide target with heterojunction
JP2720473B2 (en) Thin film transistor and method of manufacturing the same
JPH01270309A (en) Thin film formation
JPH04206932A (en) Semiconductor device and manufacture thereof
JP2698147B2 (en) Method of forming SOI structure
JPS59107583A (en) Manufacture of semiconductor photodetector
JP2002050781A (en) Tandem solar cell and manufacturing method thereof
JPS63311718A (en) Manufacture of hetero-structured single crystal semiconductor thin film