JPS5840679Y2 - public telephone - Google Patents

public telephone

Info

Publication number
JPS5840679Y2
JPS5840679Y2 JP9351978U JP9351978U JPS5840679Y2 JP S5840679 Y2 JPS5840679 Y2 JP S5840679Y2 JP 9351978 U JP9351978 U JP 9351978U JP 9351978 U JP9351978 U JP 9351978U JP S5840679 Y2 JPS5840679 Y2 JP S5840679Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
polarity reversal
polarity
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9351978U
Other languages
Japanese (ja)
Other versions
JPS5514338U (en
Inventor
博行 高橋
宣男 相沢
Original Assignee
安立電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安立電気株式会社 filed Critical 安立電気株式会社
Priority to JP9351978U priority Critical patent/JPS5840679Y2/en
Publication of JPS5514338U publication Critical patent/JPS5514338U/ja
Application granted granted Critical
Publication of JPS5840679Y2 publication Critical patent/JPS5840679Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Prepayment Telephone Systems (AREA)

Description

【考案の詳細な説明】 本考案は公衆電話機に関する。[Detailed explanation of the idea] The present invention relates to public telephones.

例えば公衆電話機のダイヤル通話では被呼者応答時ある
いは一通話時間経過ごとに局装置がら電話機側に課金信
号が送られてくる。
For example, in a dial call using a public telephone, a billing signal is sent from the station equipment to the telephone when the called party answers or every time one call time elapses.

この課金信号として局装置からのライン電流の極性を反
転する直流転極信号が用いられる。
A DC polarity reversal signal that reverses the polarity of the line current from the station equipment is used as this billing signal.

公衆電話機はこの転極課金信号を受領して硬貨収納など
の動作を行なうが、このようにライン電流の極性を反転
することによって動作を行なうものであるため、従来の
電話機では局線と電話機の端子との接続の極性は予め定
められていて、この接続の極性を逆にした場合には硬貨
収納などの動作が正常に行なわれなくなるという欠点が
あった。
Public telephones receive this polarity reversal toll signal and perform operations such as storing coins, but because these operations are performed by reversing the polarity of the line current, conventional telephones have a connection between the central office line and the telephone. The polarity of the connection with the terminal is predetermined, and if the polarity of the connection is reversed, operations such as coin storage will not be performed normally.

本考案はこの欠点を改め局線と電話機の端子との接続の
極性のいかんにかかわらず正常に破貨収納などの動作が
なされるようにした公衆電話機を提供することを目的と
している。
The object of the present invention is to correct this drawback and provide a public telephone that can normally perform operations such as storing broken currency regardless of the polarity of the connection between the central office line and the terminal of the telephone.

以下、図面を参照して本考案の実施例を説明する。Embodiments of the present invention will be described below with reference to the drawings.

第1図中、Ll、R2は局線に接続される公衆電話機の
第1、第2の端子で、この第1、第2の端子L1、R2
間に通話回路10が接続されている。
In FIG. 1, Ll and R2 are the first and second terminals of a public telephone connected to the central office line, and the first and second terminals L1 and R2 are
A communication circuit 10 is connected between them.

R31はフックスイッチの接点、Bは磁石電鈴、C1は
着信時の局装置からの交流の呼出し信号をバイパスする
ためのコンデンサ、R32はフックスイッチの接点、D
lはダイヤルのインパルス接点、D5はダイヤル時の短
絡接点である。
R31 is a hook switch contact, B is a magnetic bell, C1 is a capacitor for bypassing the AC calling signal from the station equipment when a call is received, R32 is a hook switch contact, D
1 is an impulse contact of the dial, and D5 is a short-circuit contact when dialing.

10は通話回路であって、送話器T、受話器R1誘導線
輪IND、抵抗R1,R2,R3、コンデンサC2゜C
3、バリスタVRIなどによって構成されている。
10 is a communication circuit, which includes a transmitter T, a receiver R1, a guide wire IND, resistors R1, R2, R3, and a capacitor C2°C.
3. Consists of varistor VRI, etc.

20は転極信号受信回路で、方向検知回路30、記憶回
路40、転極信号判別回路50によって構成されている
Reference numeral 20 denotes a polarity reversal signal receiving circuit, which includes a direction detection circuit 30, a memory circuit 40, and a polarity reversal signal determining circuit 50.

方向検知回路30はフォトカプラPCI、PC2、抵抗
R4〜R8、バリスタVR2によって構成されている。
The direction detection circuit 30 includes photocouplers PCI and PC2, resistors R4 to R8, and a varistor VR2.

フォトカプラPC1のカソードは第2の端子L2に接続
され、フォトカプラPC2のアノードは抵抗R6を介し
て第2の端子L2に接続されている。
The cathode of the photocoupler PC1 is connected to the second terminal L2, and the anode of the photocoupler PC2 is connected to the second terminal L2 via a resistor R6.

またフォトカプララPCI、PC2のコレクタは電源V
に接続され、エミッタはそれぞれ抵抗R7、抵抗R8を
介して接地されている。
In addition, the collectors of photocoupler PCI and PC2 are connected to the power supply V.
The emitters are connected to ground through resistors R7 and R8, respectively.

従って通話回路10に第1の端子L1が十極性、第2の
端子L2が一極性のライン電流が流れている場合にはフ
ォトカプラPCIの発光ダイオードのみが発光し、フォ
トカプラPC2の発光ダイオードは発光しないのでフォ
トカプラPCIのエミッタ端子は高電位Hレベルとなり
、フォトカプラPC2のエミッタ端子は低電位Lレベル
となる。
Therefore, when a line current is flowing in the communication circuit 10, with the first terminal L1 having ten polarity and the second terminal L2 having one polarity, only the light emitting diode of the photocoupler PCI emits light, and the light emitting diode of the photocoupler PC2 does not. Since no light is emitted, the emitter terminal of the photocoupler PCI has a high potential H level, and the emitter terminal of the photocoupler PC2 has a low potential L level.

ライン電流の方向が逆の場合はフォトカプラPC1のエ
ミッタ端子は低電位Lレベルとなり、フォトカプラPC
2のエミッタ端子は高電位Hレベルとなる。
When the direction of the line current is reversed, the emitter terminal of photocoupler PC1 becomes the low potential L level, and photocoupler PC1
The emitter terminal of No. 2 has a high potential H level.

このようにしてライン電流の流れる方向が方向検知回路
30で検知され、方向検知信号(H又はL)が方向検知
回路30から出力される。
In this way, the direction in which the line current flows is detected by the direction detection circuit 30, and a direction detection signal (H or L) is output from the direction detection circuit 30.

なおバリスタVR2は過電圧を吸収し、またフォトカプ
ラPCI、PC2に対する過大の逆電圧の印加を防止す
るためのものである。
The varistor VR2 is used to absorb overvoltage and prevent excessive reverse voltage from being applied to the photocouplers PCI and PC2.

抵抗R5およびR6はそれぞ゛れフォトカプララPC1
およびPC2に直列に挿入されフォトカプラPCIおよ
びPC2の電流安定化および過大電流制限をするもので
ある。
Resistors R5 and R6 are each connected to a photocoupler PC1.
It is inserted in series with PCI and PC2 to stabilize the current of photocouplers PCI and PC2 and limit excessive current.

抵抗R4は所定値以下のライン電流でフォトカプラPC
I、PC2が動作しないように弱い電流をバイパスさせ
るため、及び通話信号などの微小交流信号が転極信号な
どにより一時的にフォトカプラPCIおよびPC2、バ
リスタVR2により阻止されるのをバイパスして防止す
るためのものである。
Resistor R4 connects to the photocoupler PC when the line current is below a predetermined value.
I, to bypass weak current so that PC2 does not operate, and to prevent minute alternating current signals such as call signals from being temporarily blocked by photocouplers PCI and PC2 and varistor VR2 due to polarity reversal signals etc. It is for the purpose of

なお抵抗R4に並列にコンデンサ(図示せず)を接続し
ても前記バイパスの効果が得られる事は勿論である。
Of course, the above bypass effect can also be obtained by connecting a capacitor (not shown) in parallel to the resistor R4.

記憶回路40は前記通話回路10の直流ループが形成さ
れた後所定時間後の前記方向検知回路30の方向検知信
号を記憶するためのものである。
The storage circuit 40 is for storing the direction detection signal of the direction detection circuit 30 after a predetermined period of time after the DC loop of the communication circuit 10 is formed.

この記憶回路40は遅延型フリップフロップFFで構成
され、そのD入力端子にはフォトカプラPC1のエミッ
タが接続され、C入力端子には後述する制御回路60内
の極性判定パルス発生回路61がら出力される極性判定
パルスが入力される。
This memory circuit 40 is composed of a delay type flip-flop FF, and its D input terminal is connected to the emitter of a photocoupler PC1, and its C input terminal receives an output from a polarity determination pulse generation circuit 61 in a control circuit 60, which will be described later. A polarity determination pulse is input.

この極性判定パルスは第2図のハに示すように送受器(
図示せず)を上げて、フックスイッチ接点H82が閉成
されて直流ループが形成された後(第2図イ参照)所定
時間t2後(第2図の口、ハに示されるように着信通話
の場合のライン電流の極性反転時間t1より後)に立上
り、送受器をがけてフックスイッチ接点H82が開いた
時に立下るようになっている。
This polarity determination pulse is transmitted to the transmitter/receiver (
After the hook switch contact H82 is closed and a DC loop is formed (see Figure 2 A), after a predetermined time t2 (as shown in Figure 2), the incoming call (after the polarity reversal time t1 of the line current), and falls when the hook switch contact H82 is opened when the handset is turned on.

このフリップフロラフ下Fは電源投入時にリセット入力
端子Rにリセット信号■が入力してリセットされる。
This flip-flop lower F is reset by inputting a reset signal (2) to the reset input terminal R when the power is turned on.

フォトカプララPCIのエミッタがらの出力信号がHの
場合にはフリップフロップFFのQ出力はLの状態から
、極性判定パルスの立上りで第2図の二に示されるよう
にHになり、以後り入力端子への入力信号の変化には無
関係に送受器をかけるまでこの出力状態は保持される。
When the output signal from the emitter of the photocoupler PCI is H, the Q output of the flip-flop FF changes from the L state to H at the rising edge of the polarity determination pulse, as shown in Figure 2 (2), and from then on. This output state is maintained until the handset is turned off, regardless of changes in the input signal to the input terminal.

またフォトカプララPC1のエミッタからの出力信号が
Lの場合にはQ出力はLの状態に、以後り入力端子への
入力信号の変化には無関係に送受器をがけるまで保持さ
れる。
Further, when the output signal from the emitter of the photocoupler PC1 is L, the Q output is held in the L state until the handset is turned off, regardless of changes in the input signal to the input terminal.

なおこのように極性判定パルスによって通話回路10の
直流ループ形成後所定時間経過したときのライン電流の
電流方向を記憶させるようにしたのは、着信通話の場合
、直流ループが形成された後交換機がこれを検知するま
で第2図の口に示されているようにある時間がかかり、
この間ラインは転極状態になっている交換機もあるので
、これより記憶回路40がライン電流の流れの方向を誤
まって記憶しないようにするためであり、また転極した
直後にライン電流は過渡的に振動するので、これにより
記憶回路40がライン電流の流れる方向を誤まって記憶
しないようにするためである。
The reason why the current direction of the line current is memorized by the polarity determination pulse when a predetermined time has elapsed after the DC loop is formed in the call circuit 10 is because in the case of an incoming call, the switchboard It takes a certain amount of time to detect this, as shown by the mouth in Figure 2.
In some exchanges, the line is in a polarity reversal state during this time, so this is to prevent the memory circuit 40 from erroneously storing the direction of the line current flow, and the line current is transient immediately after the polarity reversal. This is to prevent the memory circuit 40 from erroneously memorizing the direction in which the line current flows, since the line current vibrates automatically.

転極信号判別回路50は記憶回路40に記憶された方向
検知信号と逆方向の方向検知信号を方向検知回路30か
ら受領している間転極検知信号を出力するためのもので
゛あって、NAND回路51,52゜53によって構成
されている。
The polarity reversal signal determination circuit 50 is for outputting a polarity reversal detection signal while receiving a direction detection signal in the opposite direction to the direction detection signal stored in the storage circuit 40 from the direction detection circuit 30. It is composed of NAND circuits 51, 52 and 53.

NAND回路51の第1入力端子にはフォトカプラPC
1のエミッタが接続され、NAND回路52の第1入力
端子にはフォトカプラPC2のエミッタが接続されてい
る。
A photocoupler PC is connected to the first input terminal of the NAND circuit 51.
The emitter of the photocoupler PC2 is connected to the first input terminal of the NAND circuit 52.

またNAND回路51の第2入力端子にはフリップフロ
ップ NAND回路52の第2入力端子にはQ出力が入力し、
また前記の極性判定パルスがNAND回路51。
Further, the Q output is input to the second input terminal of the NAND circuit 51 and the second input terminal of the flip-flop NAND circuit 52,
Further, the polarity determination pulse is provided by the NAND circuit 51.

52の第3入力端子に入力するように構成されている。It is configured to input to the third input terminal of No. 52.

60は転極信号判別回路50の出力によって料金収納反
却、通話などを制御するための制御回路である。
Reference numeral 60 denotes a control circuit for controlling toll collection, telephone calls, etc. based on the output of the polarity reversal signal discrimination circuit 50.

61は前述した極性判定パルス発生回路である。61 is the polarity determination pulse generation circuit described above.

次に上記の回路の動作を説明する。Next, the operation of the above circuit will be explained.

送受器を上げて硬貨を投入するとフックスイッチの接点
H82が閉成する。
When the handset is raised and a coin is inserted, contact H82 of the hook switch closes.

第1の端子L1が+極性、第2の端子L2が一極性に局
線に接続されている場合は、通話回路10に次の直流ル
ープが形成されてライン電流が局装置から供給される。
When the first terminal L1 is connected to the office line with + polarity and the second terminal L2 is connected with unipolarity to the office line, the following DC loop is formed in the communication circuit 10 and line current is supplied from the office equipment.

このようにフォトカプラPCIの発光ダイオードが発光
するためフォトトランジスタが導通してフォトカプラP
CIのエミッタ端子はHとなり、逆にフォトカプラPC
2の発光ダイオードは発光していないためフォトトラン
ジスタのエミッタ端子はLとなる。
In this way, since the light emitting diode of the photocoupler PCI emits light, the phototransistor becomes conductive and the photocoupler P
The emitter terminal of CI becomes H, and on the other hand, the photocoupler PC
Since the light emitting diode No. 2 is not emitting light, the emitter terminal of the phototransistor becomes L.

フリップフロップFFのC入力端子の入力信号がLの間
はフリップフロップFFはリセットされているので゛Q
出力はり、Q出力はHとなっている。
Since the flip-flop FF is reset while the input signal of the C input terminal of the flip-flop FF is L,
The output level and Q output are high.

NAND回路51.52の第3入力端子の入カフ言号が
Lで゛ある間はNAND回路51.52の出力信号はい
ずれもHであるからNAND回路53の出力信号はLで
ある。
While the input signals at the third input terminals of NAND circuits 51 and 52 are at L, the output signals of NAND circuits 51 and 52 are both at H, so the output signal from NAND circuit 53 is at L.

極性判定パルスが立上るとフリップフロップFFにライ
ン電流の流れる方向が記憶されてQ出力はH,Q出力は
Lになる。
When the polarity determination pulse rises, the direction in which the line current flows is stored in the flip-flop FF, and the Q output becomes H and the Q output becomes L.

またNAND回路51゜52の第3入力端子の入力信号
はHとなる。
Further, the input signal at the third input terminal of the NAND circuits 51 and 52 becomes H.

NAND回路51にはQ出力のL信号が入力し、NAN
D回路52にはフォトカプララPC2のエミッタ端子か
らのL信号が入力しているのでNAND回路51.52
の出力信号はいずれもHで゛あるからNAND回路53
の出力信号はLの状態を継続する。
The L signal of the Q output is input to the NAND circuit 51, and the NAND
Since the L signal from the emitter terminal of the photocoupler PC2 is input to the D circuit 52, the NAND circuits 51 and 52
Since both output signals are H, the NAND circuit 53
The output signal continues in the L state.

次に転極課金信号が局装置から送出されると次の直流ル
ープが形成されてライン電流が局装置から供給される。
Next, when the polarity reversal billing signal is sent out from the station equipment, the next DC loop is formed and line current is supplied from the station equipment.

このようにフォトカプラPC2の発光ダイオードが発光
するためフォトトランジスタが導通してフォトカプラP
C2のエミッタ端子はHになる。
In this way, since the light emitting diode of photocoupler PC2 emits light, the phototransistor becomes conductive and the photocoupler P
The emitter terminal of C2 becomes H.

このためNAND回路52の第1入力端子の入力信号は
Hになる。
Therefore, the input signal at the first input terminal of the NAND circuit 52 becomes H.

第2、第3の入力端子の入力信号はいずれもHのままで
゛あるからNAND回路52の出力信号はLとなる。
Since the input signals of the second and third input terminals both remain at H, the output signal of the NAND circuit 52 becomes L.

このためNAND回路53の出力信号はHとなり、転極
検知信号が制御回路60へ出力される。
Therefore, the output signal of the NAND circuit 53 becomes H, and a polarity reversal detection signal is output to the control circuit 60.

この転極検知信号を受領して制御回路60により硬貨収
納などの動作が行なわれる。
Upon receiving this polarity change detection signal, the control circuit 60 performs operations such as storing coins.

転極課金信号が終了して再び第1の端子が十極性、第2
の端子が一極性に復帰するとNAND回路53の出力信
号はLとなって転極検知信号も終了する。
After the polarity reversal charge signal ends, the first terminal becomes ten polarity and the second terminal becomes ten polarity again.
When the terminal returns to unipolar, the output signal of the NAND circuit 53 becomes L, and the polarity reversal detection signal also ends.

以後転極課金信号が局装置から電話機側に送出されるた
びにNAND回路53から転極検知信号が制御回路60
に人力されて硬貨収納などの動作が行なわれる。
Thereafter, every time a polarity reversal charge signal is sent from the station equipment to the telephone side, a polarity reversal detection signal is sent from the NAND circuit 53 to the control circuit 60.
Operations such as storing coins are performed manually.

次に第1の端子Ll、第2の端子L2が上記の場合とは
逆の極性に接続されている場合について述べる。
Next, a case will be described in which the first terminal Ll and the second terminal L2 are connected with polarities opposite to those in the above case.

まず直流ループが形成され第2の端子L2が十極性、第
1の端子L1が一極性でライン電流が流れるとフォトカ
ブラPC1のエミッタ端子はLとなる。
First, when a DC loop is formed and a line current flows through the second terminal L2 with ten polarity and the first terminal L1 with one polarity, the emitter terminal of photocoupler PC1 becomes L.

NAND回路51.52の第3入力端子の入力信号がL
である間はNAND回路51.52の出力信号はいずれ
もHで゛あるからNAND回路53の出力信号はLであ
る。
The input signal of the third input terminal of the NAND circuit 51 and 52 is L
During this period, the output signals of the NAND circuits 51 and 52 are both high, so the output signal of the NAND circuit 53 is low.

極性判定パルスが立上ってHになりNAND回路51.
52の第3人力信号がHになっても、NAND回路51
へのフォトカブラPCIのエミッタ端子からの出力信号
がLで、NAND回路52へのフリツブフロツフ’FF
(7) Q出力がLで゛あるので゛NAND回路51.
52の出力信号はいずれもHで゛あるからNAND回路
53の出力信号はLで゛ある。
The polarity determination pulse rises and becomes H, and the NAND circuit 51.
Even if the third human input signal of 52 becomes H, the NAND circuit 51
The output signal from the emitter terminal of the photocoupler PCI to the
(7) Since the Q output is L, the NAND circuit 51.
Since all the output signals of NAND circuit 52 are at H level, the output signal of NAND circuit 53 is at L level.

次に転極課金信号が局装置から送出されて逆方向のライ
ン電流が流れると、フォトカブラPC1のエミッタ端子
からの出力信号がHに変り、NAND回路51の第1入
力端子に入力する。
Next, when a polarity reversal billing signal is sent from the station equipment and a line current flows in the opposite direction, the output signal from the emitter terminal of the photocoupler PC1 changes to H and is input to the first input terminal of the NAND circuit 51.

第2、第3の入力端子の入力信号はいずれもHのままで
あるからNAND回路51の出力信号はLとなる。
Since the input signals of the second and third input terminals both remain at H, the output signal of the NAND circuit 51 becomes L.

このためNAND回路53の出力信号はHとなり、転極
検知信号が制御回路60へ入力されて、硬貨収納などの
動作が行なわれる。
Therefore, the output signal of the NAND circuit 53 becomes H, and a polarity reversal detection signal is input to the control circuit 60 to perform operations such as storing coins.

転極課金信号が終了して再び第2の端子L2が十極性、
第1の端子L1が一極性に復帰するとNAND回路53
の出力信号もLになって転極検知信号は終了する。
After the polarity reversal charging signal ends, the second terminal L2 becomes ten polarity again.
When the first terminal L1 returns to unipolar, the NAND circuit 53
The output signal also becomes L, and the polarity reversal detection signal ends.

以後転極課金信号の度にNAND回路53から転極検知
信号が出力されて硬貨収納などの動作が行なわれる。
Thereafter, a polarity reversal detection signal is outputted from the NAND circuit 53 every time the polarity reversal charge signal is generated, and operations such as coin storage are performed.

このように第1、第2の端子の接続の極性のいかんにか
かわらず転極課金信号受領時に正常に硬貨収納などの動
作がなされる。
In this way, regardless of the polarity of the connection between the first and second terminals, operations such as coin storage can be performed normally upon receiving the polarity reversal billing signal.

着信時には局装置から送出される交流の呼出し信号がコ
ンテ゛ンサC1を通って磁石電鈴Bを動作させる。
When a call is received, an AC calling signal sent from the station equipment passes through the capacitor C1 and operates the magnetic bell B.

送受器を上げるとフックスイッチの接点H8Iが開いて
磁石電鈴Bが復旧し、フックスイッチの接点H82が開
成して前述と同様のループ回路が形成される。
When the handset is raised, contact H8I of the hook switch opens to restore the magnetic bell B, and contact H82 of the hook switch opens to form a loop circuit similar to that described above.

この着信通話時の直流ループが形成されてから後交換機
がこれを検知する際にライン電流が第2図口に示すよう
に転極するが、極性判定パルスはこの転極時間よりも大
きな時間おくれで立上るように構成しであるのでNAN
D回路51.52の第3入力端子の入力信号はいずれも
Lで゛NAND回路51.52の出力信号はいずれもH
で゛あるからNAND回路53の出力信号はLで゛ある
After this DC loop is formed during an incoming call, when the exchange detects this, the line current changes polarity as shown in Figure 2, but the polarity determination pulse is delayed for a time longer than this polarity reversal time. Since it is configured to stand up at NAN
The input signals of the third input terminals of the D circuits 51 and 52 are both L, and the output signals of the NAND circuits 51 and 52 are both H.
Therefore, the output signal of the NAND circuit 53 is L.

極性判定パルスが立ち上ってHとなると第1の端子Ll
、第2の端子L2の接続の極性のいかんにかかわらずN
AND回路51の第1、第2の入力端子への入力信号の
いずれかがLであり、またNAND回路52の第1、第
2の入力端子への入力信号のいずれかがLであるからN
AND回路51゜52の出力信号はいずれもHで゛ある
When the polarity determination pulse rises and becomes H, the first terminal Ll
, N regardless of the polarity of the connection of the second terminal L2.
Either the input signal to the first or second input terminal of the AND circuit 51 is L, and the input signal to the first or second input terminal of the NAND circuit 52 is L, so N
The output signals of AND circuits 51 and 52 are both high.

このためNAND回路53の出力信号はLである。Therefore, the output signal of the NAND circuit 53 is L.

着信時には転極課金信号は局装置から送出されないから
フォトカブラPCI、PC2のエミッタ端子の出力信号
は変化しないからNAND回路53の出力信号はLのま
まである。
When a call is received, the polarity reversal charging signal is not sent out from the station equipment, so the output signals of the emitter terminals of the photocouplers PCI and PC2 do not change, so the output signal of the NAND circuit 53 remains at L.

従って着信時には転極検知信号は制御回路60へ出力さ
れず、硬貨収納などの動作は行なわれない。
Therefore, when a call is received, the polarity reversal detection signal is not output to the control circuit 60, and operations such as coin storage are not performed.

なお、上記実施例において、方向検知回路30としてフ
ォトカブラを用いた場合について説明したが、リレーそ
の他の検知手段を用いることもできる。
Note that in the above embodiment, a case has been described in which a photocoupler is used as the direction detection circuit 30, but a relay or other detection means may also be used.

例えば第3図ではリレーRLI、RL2にそれぞれダイ
オードDI、D2が逆極性に直列に接続されたものが並
列に設けられ、第4図ではそれぞれ逆方向の電流によっ
て動作する有極リレーRL3゜RL4が直列に設けられ
ている。
For example, in FIG. 3, relays RLI and RL2 are connected in parallel with diodes DI and D2 connected in series with opposite polarities, and in FIG. are installed in series.

なお第3.4図においてC4は通話信号のバイパス用の
コンテ゛ンサ、rl 1.rl 2.rl 3.rl
4はそれぞれリレーRLI。
In Fig. 3.4, C4 is a capacitor for bypassing the speech signal, rl1. rl2. rl 3. rl
4 is each relay RLI.

RL 2.RL 3.RL 4の接点、R9,R10は
抵抗で、第1の端子L1が十極性で第2の端子L2が一
極性の場合はリレーRLI、RL3が動作して接点r1
1、rl3が閉じ、第1、第2の端子Ll、L2の極性
が逆の場合はリレーRL2.RL4が動作して接点rl
2.rl 4が閉じて、ライン電流の流れる方向を検
知する方向検知信号が方向検知回路30からそれぞ゛れ
出力されるようになっている。
RL 2. RL 3. The contacts R9 and R10 of RL4 are resistors, and if the first terminal L1 is ten polar and the second terminal L2 is unipolar, relays RLI and RL3 operate and contact r1
1, rl3 is closed, and when the polarities of the first and second terminals Ll and L2 are opposite, relay RL2. RL4 operates and contact rl
2. When rl 4 is closed, the direction detection circuit 30 outputs a direction detection signal for detecting the direction in which the line current flows.

以上、本考案の実施例について、説明したが、各部の構
成において本考案の主旨を逸脱しない範囲で種々の変形
が可能なことは勿論である。
Although the embodiments of the present invention have been described above, it goes without saying that various modifications can be made in the configuration of each part without departing from the gist of the present invention.

以上のように本考案は構成されているので、局線と第1
、第2の端子との接続の極性のいかんにかかわらず、転
極課金信号を受信すれば正常に硬貨収納などの動作を行
なうことができ、従来の如く接続の極性を間違えること
による障害をなくすことができる。
Since the present invention is configured as described above, the central line and
Regardless of the polarity of the connection with the second terminal, once the polarity reversal charging signal is received, operations such as coin storage can be performed normally, eliminating the conventional problems caused by incorrect connection polarity. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例を示す回路図、第2図は動作波
形図で、イはフックスイッチ、口は着信通話の場合のラ
イン電流、ハは極性判定パルス、二はフリップフロップ
FFのQ出力を示す波形図、第3.4図は方向検知回路
の他の例を示す回路図である。 Ll・・・・・・第1の端子、Ll・・・・・・第2の
端子、10・・・・・・通話回路、20・・・・・・転
極信号受信回路、3o・・開方向検知回路、40・・・
・・・記憶回路、50・・回転極信号判別回路、51,
52.53・・・・・・NAND回路、6o・・・・・
・制御回路、61・・・・・・極性判定パルス発生回路
Figure 1 is a circuit diagram showing an embodiment of the present invention, and Figure 2 is an operational waveform diagram, where A is the hook switch, mouth is the line current for incoming calls, C is the polarity determination pulse, and 2 is the flip-flop FF. A waveform diagram showing the Q output and FIG. 3.4 are circuit diagrams showing another example of the direction detection circuit. Ll...first terminal, Ll...second terminal, 10...talking circuit, 20...polarity reversal signal receiving circuit, 3o... Opening direction detection circuit, 40...
... Memory circuit, 50 ... Rotating pole signal discrimination circuit, 51,
52.53...NAND circuit, 6o...
- Control circuit, 61...Polarity determination pulse generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 通話回路と、局線に第1、第2の端子を介して接続され
局装置から送出される転極課金信号を受領する転極信号
受信回路と、前記転極信号受信回路の出力によって料金
収納返却動作または通話を制御するための制御回路とを
備、えた公衆電話機において;前記転極信号受信回路が
、局線に前記通話回路と直列に接続され、且つ互いに逆
極性に並列接続され方向検知信号をそれぞれ出力する第
1、第2の一方向性電流検出手段と、前記通話回路の直
流ループ形成後所定時間後の前記方向検知信号を記憶す
る記憶手段と、該記憶手段に記憶された方向検知信号と
逆方向の方向検知信号を前記第1、第2の一方向性電流
検出手段がら受領して転極検知信号を出力する転極信号
判別手段とを備え、もって前記第1、第2の端子と局線
との接続の極性のいかんにかかわらず局装置がら転極課
金信号が送出されたとき転極検知信号が前記制御回路へ
出力されるようにしたことを特徴とする公衆電話機。
a telephone communication circuit, a polarity reversal signal receiving circuit that is connected to the office line via first and second terminals and receives a polarity reversal billing signal sent from the station equipment, and charge collection based on the output of the polarity reversal signal receiving circuit. In a public telephone equipped with a control circuit for controlling a return operation or a call; the polarity reversal signal receiving circuit is connected to the office line in series with the telephone call circuit, and is connected in parallel with each other with opposite polarities to detect direction. first and second unidirectional current detection means for respectively outputting signals; storage means for storing the direction detection signal after a predetermined time after formation of the DC loop of the communication circuit; and the direction stored in the storage means. polarity reversal signal determining means for receiving a direction detection signal in the opposite direction to the detection signal from the first and second unidirectional current detection means and outputting a polarity reversal detection signal; 1. A public telephone set, wherein a polarity reversal detection signal is output to the control circuit when a polarity reversal charge signal is sent from the station equipment, regardless of the polarity of the connection between the terminal and the office line.
JP9351978U 1978-07-07 1978-07-07 public telephone Expired JPS5840679Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9351978U JPS5840679Y2 (en) 1978-07-07 1978-07-07 public telephone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9351978U JPS5840679Y2 (en) 1978-07-07 1978-07-07 public telephone

Publications (2)

Publication Number Publication Date
JPS5514338U JPS5514338U (en) 1980-01-29
JPS5840679Y2 true JPS5840679Y2 (en) 1983-09-13

Family

ID=29024719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9351978U Expired JPS5840679Y2 (en) 1978-07-07 1978-07-07 public telephone

Country Status (1)

Country Link
JP (1) JPS5840679Y2 (en)

Also Published As

Publication number Publication date
JPS5514338U (en) 1980-01-29

Similar Documents

Publication Publication Date Title
US3321583A (en) Supervisory circuit for telephone subscriber's line
US4701949A (en) Frequency responsive party telephone line selection apparatus and method
JPS5840679Y2 (en) public telephone
GB2213682A (en) Telephone answering machine
US4199659A (en) Electronic prepay adapter circuit for central office telephone equipment
US4246445A (en) System for controlling the transmission of specific dial numbers
US4099031A (en) Method and apparatus for automatically identifying an individual calling party on a multiparty telephone line
US4230912A (en) Dial pulse sensor and repeater circuit
JPS60182898A (en) Trunk line trunk circuit
JPS6345094Y2 (en)
US4140884A (en) Electronic tone ringer
JPS6230362Y2 (en)
US2958732A (en) Telephone system having prepay-postpay paystation service
JPH0246141Y2 (en)
JPS59140759A (en) Dial circuit of telephone set
JPS6048693A (en) Central office line trunk circuit
JPS6325792Y2 (en)
JPS6325793Y2 (en)
US3891808A (en) Dial pulse receiver
JPS6342606Y2 (en)
JPH0325071B2 (en)
JPS6318205Y2 (en)
JPS593649Y2 (en) public telephone
JPH0349494Y2 (en)
JP2001197222A (en) Device for generating toll charging pulse