JPS5840646Y2 - amplifier circuit - Google Patents

amplifier circuit

Info

Publication number
JPS5840646Y2
JPS5840646Y2 JP12474876U JP12474876U JPS5840646Y2 JP S5840646 Y2 JPS5840646 Y2 JP S5840646Y2 JP 12474876 U JP12474876 U JP 12474876U JP 12474876 U JP12474876 U JP 12474876U JP S5840646 Y2 JPS5840646 Y2 JP S5840646Y2
Authority
JP
Japan
Prior art keywords
terminal
stage
driver
final stage
earphone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12474876U
Other languages
Japanese (ja)
Other versions
JPS5341052U (en
Inventor
光治 稲田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP12474876U priority Critical patent/JPS5840646Y2/en
Publication of JPS5341052U publication Critical patent/JPS5341052U/ja
Application granted granted Critical
Publication of JPS5840646Y2 publication Critical patent/JPS5840646Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は増幅回路に関するもので、特にオーディオ増幅
回路に用いて最適なものである。
[Detailed Description of the Invention] The present invention relates to an amplifier circuit, and is particularly suitable for use in an audio amplifier circuit.

従来の増幅回路において、入カドランスを有する終段を
ドライブするドライバ一段は、A級シングル増幅回路に
よって構成されている。
In a conventional amplifier circuit, one stage of a driver that drives a final stage having an input quadrature is constituted by a class A single amplifier circuit.

この場合はA級増幅であるため消費電流が大きく、シが
も入カドランスに直流が流れて入カドランスの磁心が直
流磁化されるので、周波数特性が悪化するという欠点が
あった。
In this case, since it is a class A amplification, the current consumption is large, and since direct current flows through the input cadence, the magnetic core of the input cadence is magnetized by the direct current, resulting in poor frequency characteristics.

本考案は上述の欠点に鑑みて考案されたもので入カドラ
ンスを有する終段と、この終段を駆動するドライバ一段
とを具備し、上記ドライバ一段をコンプリメンタリ−3
EPP回路によって構成するようにしている。
The present invention has been devised in view of the above-mentioned drawbacks, and includes a final stage having an input voltage lance, and a driver stage for driving the final stage.
It is configured with an EPP circuit.

このように構成することによって、消費電流を少なくす
ることができ、また入カドランスに直流電流が流れない
ため周波数特性を改善することができるようにしている
With this configuration, current consumption can be reduced, and since no direct current flows through the input transformer, frequency characteristics can be improved.

以下本考案を実施例により第1図〜第2図と共に説明す
る。
The present invention will be explained below with reference to examples and FIGS. 1 and 2.

第1図に示すように、ラジオ受信機1はチューナ部2及
びスピーカ部3を具備している。
As shown in FIG. 1, a radio receiver 1 includes a tuner section 2 and a speaker section 3. As shown in FIG.

さらにチューナ部2はチューナ4、増幅器のドライバ一
段13及び電源6によって構成され、スピーカ部3は増
幅器の終段14及びスピーカ8によって構成されている
Further, the tuner section 2 is composed of a tuner 4, a driver stage 13 of an amplifier, and a power supply 6, and the speaker section 3 is composed of a final stage 14 of an amplifier and a speaker 8.

まずチューナ部2をスピーカ部3がら分離して使用する
場合について第2図により説明する。
First, the case where the tuner section 2 is used separately from the speaker section 3 will be explained with reference to FIG.

この場合は、イヤホンジャック12にイヤホンプラグ4
1を挿入結合した状態でイヤホン11で聴取するように
して使用される。
In this case, connect earphone plug 4 to earphone jack 12.
1 is inserted and connected, and the earphones 11 are used for listening.

なお第1図には、チューナ部2とスピーカ部3との結合
面にイヤホンジャック12が設けられているように描が
れているが、結合面以外の面にイヤホンジャック12が
設けられるようにしてよい。
Although the earphone jack 12 is depicted in FIG. 1 as being provided on the coupling surface between the tuner section 2 and the speaker section 3, the earphone jack 12 may be provided on a surface other than the coupling surface. It's fine.

イヤホンプラグ41はイヤホン11とリード線42 a
、42 bによって接続されている。
Earphone plug 41 connects earphone 11 and lead wire 42a
, 42b.

イヤホンプラグ41をイヤホンジャック12に挿入する
と、イヤホンジャック12の端子12aがリード線42
aと接続され、端子12 bがリード線42 bと接
続される 端子12 aはコンデンサ28を介してチューナ4の入
力端と接続されると共にコイル33を介してドライバ一
段13の出力端と接続されている。
When the earphone plug 41 is inserted into the earphone jack 12, the terminal 12a of the earphone jack 12 connects to the lead wire 42.
The terminal 12 a is connected to the input terminal of the tuner 4 via the capacitor 28 and the output terminal of the first stage driver 13 via the coil 33. ing.

イヤホンジャック12の端子12bはコイル34を介し
て接地されている。
A terminal 12b of the earphone jack 12 is grounded via a coil 34.

なおドライバ一段13は後述するように終段14に対し
てはドライバーとして作用するが、これ自体でイヤホン
11を直接駆動し得るように構成されている。
Note that the first stage driver 13 acts as a driver for the final stage 14 as will be described later, but is configured so that it can directly drive the earphone 11 by itself.

コイル33及び34は高周波信号に対して高インピーダ
ンスを形成すると共に、低周波信号に対して低インピー
ダンスを形成する。
The coils 33 and 34 form a high impedance for high frequency signals and a low impedance for low frequency signals.

またコンデンサ28は高周波信号をチューナ4へ導くと
共に低周波信号の流入を阻止するように作用する。
Further, the capacitor 28 functions to guide high frequency signals to the tuner 4 and to prevent low frequency signals from flowing into the tuner 4.

次に第2図に示す回路の動作について説明する。Next, the operation of the circuit shown in FIG. 2 will be explained.

イヤホンジャック12にイヤホンプラグ41が挿入され
てリード線42 a 、42 bが端子12a、12b
にそれぞれ接続されると、リード線42 a 、42
bは高周波信号に対して高インピーダンスとなるコイル
33.34にそれぞれ接続される。
The earphone plug 41 is inserted into the earphone jack 12, and the lead wires 42a and 42b are connected to the terminals 12a and 12b.
When connected to the leads 42 a and 42 respectively, the leads 42 a and 42
b are respectively connected to coils 33 and 34 which have high impedance to high frequency signals.

これによってノード線42a、42bはアースから浮が
された状態となり、リード線42 a及び42 bには
高周波信号が誘起される。
As a result, the node wires 42a and 42b are placed in a floating state from the ground, and a high frequency signal is induced in the lead wires 42a and 42b.

リード線42 aに誘起される高周波信号は端子12a
及びコンテ゛ンサ28を介してチューナ4へ導かれる。
The high frequency signal induced in the lead wire 42a is connected to the terminal 12a.
and is guided to the tuner 4 via the condenser 28.

リード線42 bに誘起される高周波信号は、リード線
42 aとリード線42 bとの間に存在する分布容量
を介してリード線42 aに伝送された後に、端子12
a及びコンデンサ28を介してチューナ4へ導かれる
The high frequency signal induced in the lead wire 42b is transmitted to the lead wire 42a via the distributed capacitance existing between the lead wires 42a and 42b, and then transferred to the terminal 12.
a and a capacitor 28 to the tuner 4.

なおリード線42 a 、42 bが第2図に示すよう
な平行2線である場合には、コイル34を省いてリード
線42 bをアースするようにしてもよい。
Note that when the lead wires 42 a and 42 b are two parallel wires as shown in FIG. 2, the coil 34 may be omitted and the lead wire 42 b may be grounded.

しがしリード線42 a 、42 bがシールド線のよ
うな同軸線である場合は、内側のリード線には高周波信
号が誘起されないので、このような場合に備えてコイル
34を設け、リード線42 a 、42 bの双方がア
ースから浮かされた状態となるようにしている。
If the lead wires 42 a and 42 b are coaxial wires such as shielded wires, high frequency signals will not be induced in the inner lead wires, so a coil 34 is provided in preparation for such a case, and the lead wires Both 42a and 42b are kept floating from the ground.

チューナ4から得られるオーテ゛イオ出力はドライバ一
段13で増幅され、このドライバ一段13の出力端から
コイル33、端子12a、イヤホンプラグ41及びリー
ド線42 aを介してイヤホン11の一端に供給される
The audio output obtained from the tuner 4 is amplified by a driver stage 13, and is supplied from the output end of the driver stage 13 to one end of the earphone 11 via the coil 33, terminal 12a, earphone plug 41, and lead wire 42a.

イヤホン11の他端はリード線42b、端子12b及び
コイル34を介して接地されている。
The other end of the earphone 11 is grounded via a lead wire 42b, a terminal 12b, and a coil 34.

コイル33及び34はオーテ゛イオ信号に対して低イン
ピーダンスなので、ドライバ一段13でイヤホン4を駆
動することができる。
Since the coils 33 and 34 have low impedance to audio signals, the earphone 4 can be driven by the single driver stage 13.

上述の如くイヤホン11のリード線42 a 、42
bをアンテナとしても利用することによって専用のアン
テナを不要とすることができる。
As mentioned above, the lead wires 42a, 42 of the earphone 11
By using b also as an antenna, a dedicated antenna can be made unnecessary.

このことは、ロッドアンテナ等は成る程度以下に小型化
することができないので、ロッドアンテナ等が設けられ
る従来のFM受信機等を小型化する場合に特に有用で゛
ある。
This is particularly useful when miniaturizing a conventional FM receiver or the like in which a rod antenna or the like is provided, since the rod antenna or the like cannot be miniaturized to a certain extent.

次にチューナ部2とスピーカ部3とを結合して使用する
場合について第1図により説明する。
Next, the case where the tuner section 2 and the speaker section 3 are used in combination will be explained with reference to FIG. 1.

この場合はイヤホン11で聴取することも、またスピー
カ8で聴取することも可能である。
In this case, it is possible to listen with earphones 11 or speakers 8.

イヤホン11で聴取するときは、前述したチューナ部2
をスピーカ部3から分離して使用する場合と同様の動作
が行われるので、説明を省略して以下ではスピーカ8で
聴取する場合について説明する。
When listening with the earphones 11, the tuner section 2 described above
Since the same operation is performed as when the is used separately from the speaker unit 3, the explanation will be omitted and the case where listening is performed using the speaker 8 will be described below.

チューナ部2とスピーカ部3とを結合したときに、電気
的な接続は端子9,10 a及び10 bによって行わ
れる。
When the tuner section 2 and the speaker section 3 are coupled, electrical connections are made through terminals 9, 10a and 10b.

端子9はイヤホンジャック12の端子12 Cと終段1
4とを接続すると共に、端子12 Cとアンテナ39と
を接続する。
Terminal 9 is terminal 12C of earphone jack 12 and final stage 1
At the same time, the terminal 12C and the antenna 39 are connected.

端子10a、10bは電源ライン用で、端子10 aは
ホット側の接続を、また端子10 bはアース側の接続
をそれぞれ行っている。
Terminals 10a and 10b are for the power line, terminal 10a connects the hot side, and terminal 10b connects the ground side.

端子9を介して終段14に供給されるオーディオ信号は
、終段14によって増幅されてスピーカ8に供給される
The audio signal supplied to the final stage 14 via the terminal 9 is amplified by the final stage 14 and supplied to the speaker 8 .

アンテナ39に誘起される高周波信号は、端子9及び端
子12 Cを介して端子12aに導がれる。
The high frequency signal induced in the antenna 39 is guided to the terminal 12a via the terminal 9 and the terminal 12C.

このときアンテナ39に接続されているトランス24の
1次コイルは、高周波信号に対して高インピーダンスを
形成して、前述したコイル12及び13と同様の作用を
する。
At this time, the primary coil of the transformer 24 connected to the antenna 39 forms a high impedance with respect to the high frequency signal, and has the same effect as the coils 12 and 13 described above.

端子12 aに導かれた高周波信号はコンテ゛ンサ28
を介してチューナ4に供給される。
The high frequency signal guided to the terminal 12a is transferred to the capacitor 28
The signal is supplied to the tuner 4 via.

チューナ4から得られるオーテ゛イオ信号は、ドライバ
一段13に導かれ、このドライバ一段13の出力端から
コイル33、端子12a及び端子9を介してトランス3
6の一端に供給される。
The audio signal obtained from the tuner 4 is guided to a first stage driver 13, and from the output end of the first stage driver 13 is passed through a coil 33, a terminal 12a, and a terminal 9 to a transformer 3.
6.

トランス36の他端は端子10 bを介して接地されて
いる。
The other end of the transformer 36 is grounded via a terminal 10b.

このときコイル33はオーディオ信号に対して充分に低
インピーダンスなので、ドライバ一段13の出力は減衰
されることなくトランス36に供給される。
At this time, since the coil 33 has a sufficiently low impedance with respect to the audio signal, the output of the first stage driver 13 is supplied to the transformer 36 without being attenuated.

トランス36に供給されたオーテ゛イオ信号は後述する
終段14で増幅されてスピーカ8に供給される。
The audio signal supplied to the transformer 36 is amplified by a final stage 14, which will be described later, and is supplied to the speaker 8.

次にドライバ一段13及び終段14について第1図によ
り説明する。
Next, the driver stage 13 and final stage 14 will be explained with reference to FIG.

ドライバ一段13はNPN型トランジスタ17及びPN
P型トランジスタ18によるコンプリメンタリ−5EP
P(Singl Ended 5ushpull)増幅
回路によって構成されている。
The first stage driver 13 includes an NPN type transistor 17 and a PN
Complementary-5EP with P-type transistor 18
It is composed of a P (Single Ended 5ushpull) amplification circuit.

トランジスタ16はこれらのトランジスタ17及び18
に対する駆動段を構成している。
Transistor 16 is connected to these transistors 17 and 18.
It constitutes a drive stage for.

トランジスタ16ではA級の増幅が、またトランジスタ
17及び18ではB級又はAB級の増幅が行われる。
Transistor 16 performs class A amplification, and transistors 17 and 18 perform class B or AB class amplification.

ダイオード30はバイアスを定めると共に温度補償を行
っている。
Diode 30 provides bias and temperature compensation.

抵抗21.22及び24はバイアス用であり、コンデン
サ25及び27はカップリング・コンデンサである。
Resistors 21, 22 and 24 are for biasing and capacitors 25 and 27 are coupling capacitors.

コンテ゛ンサ26は見がけ上の負荷インピーダンスを上
昇させるためのブートストラップ用のコンテ゛ンサであ
る。
The capacitor 26 is a bootstrap capacitor for increasing the apparent load impedance.

このドライバ一段13は終段14に対してはドライバー
として作用するが、それ自体で電力増幅回路を構成して
いるので、前述したように端子12 aを介して接続さ
れるイヤホン11を直接駆動することが可能である。
This driver stage 13 acts as a driver for the final stage 14, but since it constitutes a power amplifier circuit by itself, it directly drives the earphone 11 connected via the terminal 12a as described above. Is possible.

また後述する終段14の入カドランス36をトランジス
タ17及び18によるコンプリメンタリ−3EPP回路
によって駆動するようにしている。
Further, an input transformer 36 of the final stage 14, which will be described later, is driven by a complementary 3EPP circuit including transistors 17 and 18.

このために、従来より行われている入カドランスをA級
シングル増幅器で駆動する場合に較べて消費電力の効率
を高めることができ、消費電流を少なくできる。
Therefore, the efficiency of power consumption can be increased and the current consumption can be reduced compared to the conventional case where the input quadrature is driven by a class A single amplifier.

またトランス36に直流電流が流れないので、トランス
36の磁心を直流磁化することがなく、周数数特性(特
に低域の周波数特性)を改善することが可能である。
Furthermore, since no direct current flows through the transformer 36, the magnetic core of the transformer 36 is not magnetized by direct current, making it possible to improve frequency characteristics (particularly low frequency characteristics).

終段14は、トランス36及び37をそれぞれ入カドラ
ンス及び出カドランスに用いた従来公知のプッシュプル
増幅回路によって構成されている。
The final stage 14 is constituted by a conventionally known push-pull amplifier circuit using transformers 36 and 37 as input and output transformers, respectively.

入カドランス36の2次側に接続された抵抗23及びダ
イオード31の直列回路はバイアス及び温度補償用であ
る。
A series circuit of a resistor 23 and a diode 31 connected to the secondary side of the input quadrature 36 is for bias and temperature compensation.

この抵抗23及びダイオード31がら戊る直列回路を介
してトランジスタ19及びトランジスタ20にアイドリ
ング電流が常時流れている。
An idling current constantly flows through the transistor 19 and the transistor 20 through a series circuit formed by the resistor 23 and the diode 31.

トランジスタ19及び20ではB級又はAB級の増幅が
行われる。
The transistors 19 and 20 perform class B or class AB amplification.

このトランジスタ19及び20によって得られるブツシ
ュプル出力は出カドランス37を介してスピーカ8に供
給されてスピーカ8を駆動する。
The push-pull output obtained by the transistors 19 and 20 is supplied to the speaker 8 via the output transformer 37 to drive the speaker 8.

以上本考案によれば、入カドランスを有する終段をコン
プリメンタリ−3EPP回路によって駆動するようにし
たので消費電力の効率を高めることができ、消費電流を
少なくすることができる。
As described above, according to the present invention, since the final stage having the input quadrature is driven by the complementary 3EPP circuit, the efficiency of power consumption can be increased and the current consumption can be reduced.

また入カドランスに直流電流が流れないので、入カドラ
ンスの磁心を直流磁化することがなく、このために周波
数特性を改善することができる。
Furthermore, since no direct current flows through the input quadrature, the magnetic core of the input quadrangle is not magnetized by direct current, and thus frequency characteristics can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本考案の実施例を示すもので、第1図はラジオ受
信機の回路図、第2図は第1図に示すラジオ受信機の使
用形態の一例を説明する回路図である。 なお図面に用いられている符号において、13はドライ
バ一段、14は終段、17.18はトランジスタ、36
はトランスである。
The drawings show an embodiment of the present invention, and FIG. 1 is a circuit diagram of a radio receiver, and FIG. 2 is a circuit diagram illustrating an example of how the radio receiver shown in FIG. 1 is used. In addition, in the symbols used in the drawings, 13 is one driver stage, 14 is the final stage, 17.18 is a transistor, and 36
is trans.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入カドランスを有する終段と、この終段を駆動するドラ
イバ一段とを具備し、上記ドライバ一段をコンプリメン
タリ−3EPP回路によって構成したことを特徴とする
増幅回路。
1. An amplifier circuit comprising: a final stage having an input quadrature; and one driver stage for driving the final stage, the first stage of the driver comprising a complementary 3EPP circuit.
JP12474876U 1976-09-14 1976-09-14 amplifier circuit Expired JPS5840646Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12474876U JPS5840646Y2 (en) 1976-09-14 1976-09-14 amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12474876U JPS5840646Y2 (en) 1976-09-14 1976-09-14 amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5341052U JPS5341052U (en) 1978-04-10
JPS5840646Y2 true JPS5840646Y2 (en) 1983-09-13

Family

ID=28734166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12474876U Expired JPS5840646Y2 (en) 1976-09-14 1976-09-14 amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5840646Y2 (en)

Also Published As

Publication number Publication date
JPS5341052U (en) 1978-04-10

Similar Documents

Publication Publication Date Title
US4201886A (en) Plural concentric moving coil speaker with push-pull voltage follower direct coupling
JPH0211042B2 (en)
JPS5840646Y2 (en) amplifier circuit
JPS5825624Y2 (en) radio receiver
US3513267A (en) Low input impedance playback preamplifier for swamping out head resonance in a video tape reproducing system
JPH07105665B2 (en) amplifier
JPS622815Y2 (en)
CN211128158U (en) Active audio signal processing circuit
US4056783A (en) Linear sound amplifier circuit
US3488603A (en) Multistage wide band transistor amplifiers of the push-pull type
JPS5818359Y2 (en) wireless microphone
JPS6324656Y2 (en)
JPS632973Y2 (en)
JPS597783Y2 (en) FM↓-AM receiver
JPS6119539Y2 (en)
JPS5816320Y2 (en) Magnifying sound image device
JPS6117615Y2 (en)
JPS6024076Y2 (en) hearing aid
JPS6036912Y2 (en) wireless microphone
JPH0136344Y2 (en)
JPS609317U (en) wideband high frequency amplifier
KR900008096Y1 (en) High output circuit of emphasizing super low sound
JPS6029222Y2 (en) amplifier
JPS58127709U (en) Double tuned circuit
JPS6234166B2 (en)