JPS5839642U - ダイレクトメモリアクセス制御装置 - Google Patents
ダイレクトメモリアクセス制御装置Info
- Publication number
- JPS5839642U JPS5839642U JP13541681U JP13541681U JPS5839642U JP S5839642 U JPS5839642 U JP S5839642U JP 13541681 U JP13541681 U JP 13541681U JP 13541681 U JP13541681 U JP 13541681U JP S5839642 U JPS5839642 U JP S5839642U
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- frame
- control device
- access control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はこの考案の一実施例を示す概略ブロック図であ
る。第２図は第１図におけるＤＭＡ要求発生回路５のさ
らに詳細な構成を示す図である。 第３図は第１図および第２図の動作を説明するためのタ
イムチャートである。 図において、１はアドレス記憶回路、２はフラグ検出回
路、３はプログラマブルタイマ、４は通信制御回路、５
はＤＭＡ要求発生回路、６はＲＡＭ、８はマイクロプロ
セッサを示す。
る。第２図は第１図におけるＤＭＡ要求発生回路５のさ
らに詳細な構成を示す図である。 第３図は第１図および第２図の動作を説明するためのタ
イムチャートである。 図において、１はアドレス記憶回路、２はフラグ検出回
路、３はプログラマブルタイマ、４は通信制御回路、５
はＤＭＡ要求発生回路、６はＲＡＭ、８はマイクロプロ
セッサを示す。
Claims (2)
- （１）データの始り部分と終り部分とにそれぞれフラグ
を含むフレームデータを複数連続的に受信する受信手段
を含み、中央処理手段を介することなく前記受信手段に
よって受信された複数のフレームデータをフレームごと
に順次記憶手段に記憶させるダイレクトメモリアクセス
制御装置において、 前記記憶手段に前記複数のフレームデータをフレームご
とに順次記憶させるために、前記中央処理手段によって
設定されるフレームごとのアドレスを複数記憶するアド
レス記憶手段、前記フラグを検出するフラグ検出手段、
一定時間を計時するタイマ手段、 前記フラグ検出手段によって前記フラグが検出されたこ
とに応じて、前記タイマで規定される一定時間内に前記
データ受信手段によって前記データが受信されたか否か
を検出する受信検出手段、および 前記受信検出手段の検出出力に応答して、前記アドレス
記憶手段に記憶している複数のアドレスを順次切替えて
出力し、出力されたアドレス信号に基づいて前記記憶手
段の対応のアドレスを指定して前記受信手段によって受
信したフレームごとのデータを順次記憶させるデータ転
送手段を備える、ダイレクトメモリアクセス制御装置。 - （２）前記タイマ手段の計時時間は可変であり前記タイ
マ手段は前記中央処理手段によって −計時時
間が設定される、実用新案登録請求の範囲第１項記載の
ダイレクトメモリアクセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13541681U JPS5839642U (ja) | 1981-09-09 | 1981-09-09 | ダイレクトメモリアクセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13541681U JPS5839642U (ja) | 1981-09-09 | 1981-09-09 | ダイレクトメモリアクセス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839642U true JPS5839642U (ja) | 1983-03-15 |
| JPS6225798Y2 JPS6225798Y2 (ja) | 1987-07-01 |
Family
ID=29928785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13541681U Granted JPS5839642U (ja) | 1981-09-09 | 1981-09-09 | ダイレクトメモリアクセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839642U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62184830U (ja) * | 1986-05-14 | 1987-11-24 |
-
1981
- 1981-09-09 JP JP13541681U patent/JPS5839642U/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62184830U (ja) * | 1986-05-14 | 1987-11-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225798Y2 (ja) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5839642U (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS63107057U (ja) | ||
| JPH01164562U (ja) | ||
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPS61152166U (ja) | ||
| JPH0326200U (ja) | ||
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPH0172647U (ja) | ||
| JPS62174216U (ja) | ||
| JPS6313497U (ja) | ||
| JPH01160545U (ja) | ||
| JPH042145U (ja) | ||
| JPS58129554U (ja) | メモリマツプ式ｉ／ｏを有するデ−タ処理装置 | |
| JPS6251600U (ja) | ||
| JPS61194558A (ja) | 情報授受方式 | |
| JPS60155099U (ja) | 記憶制御装置 | |
| JPH01106938U (ja) | ||
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS59122625U (ja) | デイジタル入力装置のエラ−検出回路 | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPS62121652U (ja) | ||
| JPH0415072U (ja) | ||
| JPS61168444U (ja) | ||
| JPS5872050U (ja) | レシ−ト印字装置 | |
| JPS61135376U (ja) |