JPS5837972A - Amorphous silicon semiconductor device and manufacture thereof - Google Patents

Amorphous silicon semiconductor device and manufacture thereof

Info

Publication number
JPS5837972A
JPS5837972A JP56135591A JP13559181A JPS5837972A JP S5837972 A JPS5837972 A JP S5837972A JP 56135591 A JP56135591 A JP 56135591A JP 13559181 A JP13559181 A JP 13559181A JP S5837972 A JPS5837972 A JP S5837972A
Authority
JP
Japan
Prior art keywords
silicon
antimony
substrate
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56135591A
Other languages
Japanese (ja)
Inventor
Masanari Shindo
新藤 昌成
Tatsuo Oota
達男 太田
Shigeru Sato
滋 佐藤
Isao Myokan
明官 功
Tetsuo Shima
徹男 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP56135591A priority Critical patent/JPS5837972A/en
Publication of JPS5837972A publication Critical patent/JPS5837972A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE:To obtain an a-silicon semiconductor device comprising the N type a-silicon layer with excellent characteristic by forming the a-silicon layer containing the antimony in the specified rate. CONSTITUTION:A vacuum pump (a) is connected to the bell jar 1 through the exhaust path 3 having the butterfly valve 2 and is kept in a high vacuum condition. A substrate 4 is placed therein and is heated by the heater 5 and simultaneously a DC negative voltage is applied to this substrate 4 from the DC power supply 6. While the hydrogen is being supplied to the bell jar 1 from the hydrogen discharge tube 7, both silicon evaporation source 8 and antimony evaporation source 10 are heated and simultaneously evaporated, thereby forming the a-silicon to which the antomony and hydrogen are implanted is deposited on the substrate 4. The a-silicon layer 30 containing the antimony of 0.01- 10atom% is thus formed. A desirable semiconductor element can be formed on the layer 30.

Description

【発明の詳細な説明】 本発明はアモルファスシリコン半導体装置及びその製造
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amorphous silicon semiconductor device and a method for manufacturing the same.

(2) 一般に成る種の半導体物質が有用であるというためには
、それをドーピングによって任意Kn型又はp型のもの
となし得ることが必要であシ、この点において結晶シリ
コンは、広く実用化されている事実に照す壕でもなく、
極めて有用な半導体物質である□[,5かしながら、結
晶シリコンはその製造において多大の時間とコストを必
要と(、しかも大面積の薄層状のものを得ることが困難
である。
(2) In order for a general type of semiconductor material to be useful, it is necessary that it can be made arbitrarily Kn-type or p-type by doping, and in this respect, crystalline silicon is widely used in practical applications. It is not a moat in light of the fact that
Although crystalline silicon is an extremely useful semiconductor material, its production requires a great deal of time and cost (in addition, it is difficult to obtain a thin layer with a large area).

一方アモルファスシリコンc以下、「a−シリコン」と
記す。)け、結晶成長という工程が不要であり、大面積
の薄層状のものを容易に得ることができる点では非常に
有利ではあるが、非晶質というその不規則な原子配列構
造により、いわば共有結合が切れたiまの状態のダング
リングボンドが多く存在するため、その11ではギャッ
プステートが多くて大きなドーピング効率を得ることが
できず、実用上半導体物質としての有用性は極めて低い
ものである0これは、所要の状態のstp型−得るため
には、不純物元素を極めて高い濃度でa−シリコン中に
導入しな社れけならないところ、そのように高濃度で不
純物元素を導入すると1−シリコンの組織状態が変化し
て結晶化するようになる結果、当該a−シリコンは、通
常ドーピングによって発生するキャリア(電子又はホー
ル)の嬰動度が低い若しくけ不安定性の大1!い母体と
がってし着い、結局有効なドーピング効率を得ることが
できないからである。
On the other hand, amorphous silicon C is hereinafter referred to as "a-silicon". ), it is very advantageous in that it does not require the process of crystal growth and can easily obtain a thin layer with a large area, but its irregular atomic arrangement structure, which is amorphous, makes it difficult to share Since there are many dangling bonds in the state where the bonds are broken, 11 has many gap states and cannot obtain a large doping efficiency, so its practical usefulness as a semiconductor material is extremely low. 0 This is because in order to obtain the required STP state, it is necessary to introduce an impurity element into a-silicon at an extremely high concentration, and when an impurity element is introduced at such a high concentration, 1- As a result of the structural state of silicon changing and crystallizing, the a-silicon has a low modulus of carriers (electrons or holes) normally generated by doping, and is highly unstable. This is because the matrix becomes sharp and stuck, making it impossible to obtain effective doping efficiency.

斯かる背景下において、半導体物質として有用なa−シ
リコンを得る方法として、いわゆるグロー放電法が従来
知られている。このグロー放電法とけ、シランガスを奥
空槽内においてグロー放電によシ分解して活性のシリコ
ン及び水素原子又は部分分解物を生成せしめ、当該真空
槽内に設けた基板上に、ダングリングボンドが水素原子
により封鎖された状態の息−シリコンを被着堆積せしめ
る方決であ夛、ドーピングは、シランガスと共に、周期
律表II族若しくは第■族元素の水素化物であるガス、
即ちジポラン、ホスフィン、アルシン等を前記真空槽内
に導入することによって行なわれる。
Against this background, the so-called glow discharge method has been known as a method for obtaining a-silicon useful as a semiconductor material. In this glow discharge method, silane gas is decomposed by glow discharge in a deep chamber to generate active silicon and hydrogen atoms or partially decomposed products, and dangling bonds are formed on the substrate provided in the vacuum chamber. In the method of depositing breath-silicon in a state blocked by hydrogen atoms, the doping is performed with a gas which is a hydride of an element of group II or group II of the periodic table, together with silane gas,
That is, this is carried out by introducing diporan, phosphine, arsine, etc. into the vacuum chamber.

このグロー放電法によれば、得られるa−シリコンはダ
ングリングボンドが水素原子にょル封鎖された状態のも
のであるために有用な半導体物質であると言い得るが、
ドーピングにおいては、シランガスと共にグロー放電に
よって分解され得るジボラン、ホスフィン、アルシン等
を用いなければならず、これらは有毒ガスであってその
取扱いが面倒である上公害の原因ともなるから完全な対
策措置を講することが必要となシ、又シランガスも爆発
可能性を有する危険性ガスであるのでその対策も必要と
なる。従ってグロー放電法による畠−シリコン半導体装
置の製造を工業的規模で実施する上では相当O障害があ
る。
According to this glow discharge method, the obtained a-silicon can be said to be a useful semiconductor material because the dangling bonds are blocked by hydrogen atoms.
In doping, it is necessary to use diborane, phosphine, arsine, etc. that can be decomposed by glow discharge along with silane gas, and these are toxic gases that are difficult to handle and cause pollution, so complete countermeasures must be taken. In addition, silane gas is also a dangerous gas with the potential to explode, so countermeasures are also required. Therefore, there are considerable obstacles to manufacturing silicon semiconductor devices using the glow discharge method on an industrial scale.

又グロー放電法においては、得られるa−シリコンの組
織状態及びドーピングする場合における不純物元素のi
−シリコン中への導入割合等がグロー放電によって生ず
るプラズマの状態に依存するKもかかわらず、このプラ
ズマの状態を制御することは非常に困難であって安定に
維持すること(5) 龜困難であり、従ってa−シリコン中に導入される水素
の割合及び不純物元素の濃度を十分に制御することがで
きず、結局所望の状態、例えば高濃度に不純物元素が導
入された導電型を有ししかも良好な特性を有するa−シ
リコンを得ることけ殆ど不可能である。
In addition, in the glow discharge method, the structural state of the obtained a-silicon and the i of the impurity element in the case of doping are
-Although the ratio of K introduced into silicon depends on the state of the plasma generated by glow discharge, it is extremely difficult to control the state of this plasma, and it is difficult to maintain it stably.(5) Therefore, it is not possible to sufficiently control the proportion of hydrogen introduced into a-silicon and the concentration of impurity elements, resulting in a desired state, for example, a conductivity type in which impurity elements are introduced at a high concentration. It is almost impossible to obtain a-silicon with good properties.

更にグロー放電法においてけ製膜速度が数オングストロ
ーム/秒程度であって極めて小さく、シかも大面積の薄
層のa−シリコンであって厚さが均一で均質力ものの製
造は、それらが同様に殆ど制御しIG々いプラズマの状
態に依存するため、非常に困難である。
Furthermore, in the glow discharge method, the film formation rate is extremely small, on the order of several angstroms/second, and it is difficult to manufacture a thin layer of a-silicon over a large area with uniform thickness and homogeneity. It is very difficult to control the IG because it depends on the state of the plasma.

このように、グロー放電法によれば有用なa−シリコン
を彫成することができるとはいうもの01なお実際上工
業的規模で有利に所望の特性を具える亀−シリコン半導
体装置を製造することができがい。
Although it is possible to carve useful a-silicon using the glow discharge method, it is still possible to manufacture tortoise-silicon semiconductor devices with desired characteristics advantageously on an industrial scale in practice. I'm glad I was able to do that.

以上のグロー放電性以外には、スパッタ法も知られてい
るが、ドーピングのためKt1グロー放電法のドーピン
グと同様のガスを用いることが必要(6) とされ、又スパッタが行なわれ得る環境条件かグロー放
電法におけると同様に制限された制御自由度の小さい方
法であシ、製膜速度も小さい等、グロー放電法と同様の
或いは類似した欠点を有する。
In addition to the glow discharge properties described above, sputtering is also known, but it is necessary to use the same gas for doping as in the Kt1 glow discharge method (6), and the environmental conditions under which sputtering can be performed This method has the same or similar drawbacks as the glow discharge method, such as a limited degree of control freedom and a low film forming rate, as in the glow discharge method.

本発明tj以上の如き事情に基いて力されたものであっ
て、良好々特性を有する11型の1−シリコン層を有す
る1−シリコン半導体装!及びこれを極めて有利に製造
することのできる方法を提供することを目的とする。
The present invention was developed based on the above circumstances, and is a 1-silicon semiconductor device having an 11-type 1-silicon layer and having excellent characteristics! The object of the present invention is to provide a method that can produce the same very advantageously.

本発明a−シリコン半導体装置の特徴とするところは、
アンチモンを0.01〜10原子イの割合で含有するa
−シリコン層を有する点にある。
The features of the present invention a-silicon semiconductor device are as follows:
a containing antimony in a proportion of 0.01 to 10 atoms a
- in that it has a silicon layer.

本発明1−シリコン半導体装置の製造方法の特徴とする
ところけ、真空槽内において、水素ガスの放電によって
得られた活性水素及び水素イオンの存在下において、当
該真空槽内に設けたシリコン蒸発源及びアンチモン蒸発
源を加熱してシリコンとアンチモンとを1:0.01〜
1の蒸発速度比で同時に蒸発せしめ、以って前記真空槽
内に配I!シた基板にアンチモンが含有、されたa−シ
リコン層を形成する工程を含む点にある。
Invention 1 - A feature of the method for manufacturing a silicon semiconductor device is that in the presence of active hydrogen and hydrogen ions obtained by discharging hydrogen gas in a vacuum chamber, a silicon evaporation source is provided in the vacuum chamber. And heat the antimony evaporation source to mix silicon and antimony at 1:0.01~
evaporated simultaneously at an evaporation rate ratio of 1, and thus placed in the vacuum chamber. The method includes a step of forming an a-silicon layer containing antimony on a substrate.

以下図面によって本発明を具体的に説明する。The present invention will be specifically explained below with reference to the drawings.

本発明においては、第1図に示すように、真空槽を形成
するペルジャーIKバタフライバルブ2を有する排気路
3を介して真空ポン10図示せ豹を接続し、これによシ
当該ペルジャー1内を例えば101〜10−マ丁err
O高真空状態とし、当該ペルジャー1内には基板4を配
置してこれをヒーター5により温度150〜500℃、
好ましくFi250〜450℃に加熱すると共に、直流
11源6により基板4にO〜−10KV、好ましくtj
−1〜−6KV(D直流負電圧を印加し、その出口が基
板4と対向するようペルジャー1に出口を#Mして設け
た水素ガス放電管7よシの活性水素及び水素イオンをペ
ルジャー1内に導入しながら、基板4と対向するよう般
社たシリコン蒸発源8及びアンチモン蒸発源10を共に
加熱してシリコン及びアンチモンをその蒸発速度比か1
:0.01〜1となる蒸発速度で同時に蒸発せしめ、こ
れKより前記基板4上にアンチモン及び水素が導入され
たa−シリコンを被着堆積せしめ、以って第2図に示す
ように基板4上に、アンチモンを0,01〜10原子弧
の割合で含有するa−シリコン層30を形成し、このa
−シリコン層30において半導体素子を形成して半導体
装置を製造する。aFi各蒸発源8.10のシャッター
である。
In the present invention, as shown in FIG. 1, a vacuum pump 10 (shown in the figure) is connected via an exhaust path 3 having a Pelger IK butterfly valve 2 forming a vacuum chamber, and thereby the inside of the Pelger 1 is connected. For example, 101-10-machine err
The substrate 4 is placed in the Pel jar 1 and heated to a temperature of 150 to 500°C by the heater 5.
While heating preferably Fi to 250 to 450°C, the substrate 4 is heated to O to -10 KV, preferably tj by a DC 11 source 6.
-1 to -6 KV (D negative DC voltage is applied to the Pelger 1 to discharge active hydrogen and hydrogen ions from the hydrogen gas discharge tube 7 provided in the Pelger 1 with its outlet facing the substrate 4. The silicon evaporation source 8 and the antimony evaporation source 10 facing the substrate 4 are heated together while silicon and antimony are introduced into the substrate 4 so that the evaporation rate ratio of silicon and antimony is 1.
: evaporated at the same time at an evaporation rate of 0.01 to 1, and from this K, a-silicon into which antimony and hydrogen were introduced was deposited on the substrate 4, thereby forming a substrate as shown in FIG. 4, an a-silicon layer 30 containing antimony at a ratio of 0.01 to 10 atomic arcs is formed.
- forming a semiconductor element in the silicon layer 30 to manufacture a semiconductor device; aFi shutter for each evaporation source 8.10.

以上において、シリコン蒸発源8及びアンチモン蒸発源
10の加熱のためにけ、抵抗加熱、電子銃加熱、誘導加
熱等の仕置の加熱手段を利用することができる。
In the above, for heating the silicon evaporation source 8 and the antimony evaporation source 10, a heating means such as resistance heating, electron gun heating, induction heating, etc. can be used.

各蒸発源において突沸により粗大粒塊が飛翔して基板4
に付着することを避ける必要があシ、そのためKは、屈
曲した蒸気路を形成する粗大粒塊飛散防止部材を利用す
ることができる。
At each evaporation source, coarse grains fly off due to bumping, and the substrate 4
It is necessary to avoid the particles from adhering to the particles, and for this reason, a coarse particle scattering prevention member that forms a curved steam path can be used.

又前記シリコン及び7ンチモンの蒸発速度の制御は、ク
リスタルモニター、四重極マススベクFルアナライザー
、原子吸光法による検出器等を利用して蒸発速度若しく
は付着速度を検出することにより、確実に行なうことが
できる。
In addition, the evaporation rate of silicon and 7-timony must be reliably controlled by detecting the evaporation rate or deposition rate using a crystal monitor, quadrupole mass spectrometry analyzer, atomic absorption detector, etc. Can be done.

又前記水素ガス放電管7の一例においては、第(9) 3図に示すように、ガス人口21を有する筒状の一方の
1!棲部材22と、この一方の電極部材22を一端に設
けた。放電空間23を囲繞する例えば筒状ガラス製の放
電空間部材24と、この放電空間部材24の他端に設け
た、出口25を有するリング状の他方の電極部材26と
より敬り、前記一方の電極部材22と他方の電極部材2
6との間に直流又は交流の電圧が印加されることによシ
、ガス人口21を介して供給された水素ガスがiw、空
間23においてグルー放電を生じ、これKより電子エネ
ルギー的に賦活された水紫原子若しくけ分子よシ成る活
性水素及びイオン化された水素イオンが出口25よ〕排
出される。この図示の例の放電空間部材24Fi二重管
構造であって冷却水を流過せしめ得る#I成を有し、2
7.28が冷却水入口及び出口を示す。29F!一方の
電極部材22の冷却用フィンである。
In one example of the hydrogen gas discharge tube 7, as shown in FIG. 3, one of the cylindrical tubes 1! A housing member 22 and one electrode member 22 were provided at one end. A discharge space member 24 made of, for example, cylindrical glass that surrounds the discharge space 23 and the other ring-shaped electrode member 26 having an outlet 25 provided at the other end of the discharge space member 24, Electrode member 22 and the other electrode member 2
By applying a direct current or alternating current voltage between 6 and 6, hydrogen gas supplied via gas supply 21 causes glue discharge in space 23, which is activated by electronic energy from K. Active hydrogen and ionized hydrogen ions, which are composed of water purple atoms or molecules, are discharged through the outlet 25. The discharge space member 24Fi in this illustrated example has a double pipe structure and has a #I configuration through which cooling water can flow.
7.28 shows the cooling water inlet and outlet. 29F! This is a cooling fin for one electrode member 22.

上記の木葉ガス放電管7における電極量販5lFi10
〜15ffiテアb、印加電圧11500〜800V、
放電空間23の圧力FilO−”丁・rr程度とされる
〇(lO) 尚第2図の半導体装置にりいては後述する。
Electrode mass sale 5lFi10 for the above Konoha gas discharge tube 7
~15ffi tear b, applied voltage 11500~800V,
The pressure in the discharge space 23 is assumed to be approximately FilO-''mm.rr.The semiconductor device shown in FIG. 2 will be described later.

本発明半導体装置は、そのa−シリコン層がアンチモン
を0.01#+−%以上含有するため、当該1−シリコ
ン層は確実K n m半導体としての擾能を有するもの
となり、しかもアンチモンの含有割合がtOW子襲以下
であるので母体としての1−シリコンに結晶化を生ぜし
める等の不都合を生ずることがない。このようにアンチ
モンによるドーピング効果が得られる理由は勿論当該1
−シリコンが水素原子によってそのダングリングボンド
が封鎖されたものであるからである。しかしながらアン
チモンの含有割合がo、oti千%未満では実際上ドー
ピング効果を確実に得ることができない。
In the semiconductor device of the present invention, since the a-silicon layer contains antimony in an amount of 0.01 #+-% or more, the 1-silicon layer definitely has the performance as a K nm semiconductor, and also contains antimony. Since the ratio is less than tOW, there is no problem such as crystallization of 1-silicon as a matrix. The reason why such a doping effect is obtained due to antimony is, of course, the above 1.
- This is because silicon has its dangling bonds blocked by hydrogen atoms. However, if the antimony content is less than 1,000%, the doping effect cannot be reliably obtained in practice.

又本発明方法においては、シリコンとアンチモンとを同
時に、しかも水素ガスを放電せしめることによって得ら
れる活性水素及び水素イオンの存在下において蒸着する
こととし、更にシリコンとアンチモンとを1:0.01
〜1の蒸発速度比で蒸発せしめることKよって当該蒸着
を行なうため、アンチモンの含有割合が上述の0.01
〜10原子イのa−シリコン層を確実に形成することが
できる。
In addition, in the method of the present invention, silicon and antimony are deposited simultaneously in the presence of active hydrogen and hydrogen ions obtained by discharging hydrogen gas, and silicon and antimony are deposited at a ratio of 1:0.01.
Since the vapor deposition is carried out by evaporating at an evaporation rate ratio of ~1, the content ratio of antimony is 0.01 as described above.
An a-silicon layer of ~10 atoms can be reliably formed.

而して本発明においては、上述のようKII型のa〜シ
リフンを得るために用いる不純物物質がアンチモン単体
であるためその取扱いが非常に容易であると共に、シリ
コン源をも含めて危険性及び毒性については特別の配慮
は不要であって公害の原因と力るおそれは皆無である。
In the present invention, as mentioned above, the impurity substance used to obtain KII type a~silifune is antimony alone, so it is very easy to handle, and it is also free from danger and toxicity, including the silicon source. There is no need for special consideration for this, and there is no risk of it becoming a cause of pollution.

又本発明の蒸着において社、アンチモンの蒸発速度の独
立した制御が可能であって既述のように蒸発速度若しく
は付着速度を検出してその結果に応じて高い正確さを以
って制御することも可能であることに加え、基板の加熱
温度及び印加電圧の゛制御、シリコンの蒸発速度O制御
、並びに水素ガス放電管における供給水素ガス量、放電
電圧等の制御による、ペルジャーl内に導入される活性
水素の活性の程度と量及び水素イオンの量の制御を各々
独立に行なうことができるから、上述の範囲内で所望の
アンチモン含有割合の1−シリフンの形成が容易であシ
、所望の良好な特性を有する1型のa−シリコン層によ
る半導体装置を得る仁と特開昭58− 37972(4
) ができる。
Furthermore, in the vapor deposition of the present invention, it is possible to independently control the evaporation rate of antimony, and as described above, the evaporation rate or deposition rate can be detected and controlled with high accuracy according to the result. In addition, it is possible to control the heating temperature and applied voltage of the substrate, the evaporation rate of silicon, and the amount of hydrogen gas supplied to the hydrogen gas discharge tube, the discharge voltage, etc. Since the degree and amount of activity of active hydrogen and the amount of hydrogen ions can be controlled independently, it is easy to form 1-silifone with a desired antimony content within the above range. Hitoshi and JP-A-58-37972 (4) obtain a semiconductor device using a type 1 a-silicon layer with good characteristics
) can be done.

更にa−シリコンの製膜速度をグロー放電法に此してそ
の数十倍以上とすることが容易であると共に、基板が大
面積の龜のである場合にも、その表面方向のみならず厚
さ方向にも均質であってアンチモンの濃度分布も均一で
あシ、膜厚も均一な勘型a−シリコン層を短時間のうち
に形成することができる。
Furthermore, it is easy to increase the deposition rate of a-silicon by several tens of times that of the glow discharge method. A square-shaped a-silicon layer that is uniform in direction, has a uniform antimony concentration distribution, and has a uniform thickness can be formed in a short time.

本発明においては、アンチモン蒸発@10よシのアンチ
モン蒸気Kl!子を照射することが好甘しく、これによ
シアンチモンの付着効率を大きくすることができる。こ
れを行なうためKは、例えば第4図に示すように、ガラ
ス壁に囲繞された電子発生室41内に熱電子発生用ヒー
ター42を設け、電子発生室41にガラス製の電子誘導
管43を接続して成る電子供給器40を用い、電子誘導
管43の先端をペルジャー1内に突入せしめてアンチモ
ン蒸発jllOの近傍に位置せしめればよい。44はヒ
ーター42に接続された電源、45及び46は電子誘導
管43の内面に設けた加速電極及びそ(13) の直流1に源である。斯かる電子供給器4oの代)に、
単Kl子放出用ヒーターをアンチモン蒸発源10の近傍
に設けるのみでも有効である。
In the present invention, antimony vapor Kl of antimony evaporation @10! It is preferable to irradiate the particles, thereby increasing the adhesion efficiency of cyanantimony. To do this, for example, as shown in FIG. 4, K installs a thermoelectron generation heater 42 in an electron generation chamber 41 surrounded by a glass wall, and installs a glass electron guide tube 43 in the electron generation chamber 41. Using the connected electron supply device 40, the tip of the electron guide tube 43 may be inserted into the Pelger 1 and positioned near the antimony evaporation jllO. 44 is a power source connected to the heater 42, 45 and 46 are accelerating electrodes provided on the inner surface of the electron guide tube 43, and a source for the DC 1 (13). For such electron supply device 4o),
It is also effective to simply provide a single Kl ion emission heater near the antimony evaporation source 10.

前記a−シリコン層30上にけ、それ−がn型であるこ
とを利用して或−はその導1111iIK無関係に任意
の半導体素子が形成される。例えtf12図に示した例
は、当該a−シリコン層30上に、不純物をドープしか
いいわゆるノンドープ層31を形成し、このノンドープ
N31上KMえは白金、金、パラジウム等の仕事関数の
大きい金属薄層32を設け、更にその上K1丁0膜と称
される透明電極膜33を形成したものであり、基板4と
してけ金属基板を用いてお沙、これKよ、って太陽電池
が構゛\ 成される。又前記a−シリフン層30をアンチモンの含
有割合が大きくて抵抗値の小さいものとして形成するこ
とKより、金属基板又は基板が絶縁性のとtHその表面
上に設けた金属層との間にオーミックコンタクトを形成
することができるから、これを利用して、例えけ電界効
果型トランジスタ等を構成せしめることができる。モし
て亀−シリ(14) コン層30上に1−シリコンの半導体層を形成するとき
は、当W!典−シリコン層30の形成に用いたシリコン
蒸発源8をそのまま利用することができ、アンチモン蒸
発源10を用いないときけその加熱を行なわずそのシャ
ッターSを閉じておけばよい。能の蒸発源を共にペルジ
ャー1内に設けておいてこれを利用してもよいことは勿
論である。
Any semiconductor element can be formed on the a-silicon layer 30 by utilizing the fact that it is n-type or regardless of its conductivity. For example, in the example shown in the TF12 diagram, a so-called non-doped layer 31 is doped with impurities on the a-silicon layer 30, and the layer 31 on the non-doped N31 is made of a metal with a high work function such as platinum, gold, palladium, etc. A thin layer 32 is provided, and a transparent electrode film 33 called a K1-0 film is formed thereon.A solar cell is constructed using a metal substrate as the substrate 4.゛\ It will be done. Furthermore, by forming the a-silica layer 30 with a high antimony content and a low resistance value, there is an ohmic relationship between the metal substrate or the metal layer provided on the surface of the insulating metal substrate. Since a contact can be formed, this can be used to construct, for example, a field effect transistor. When forming a semiconductor layer of 1-silicon on the silicon layer 30, the W! The silicon evaporation source 8 used to form the silicon layer 30 can be used as is, and when the antimony evaporation source 10 is not used, it is sufficient to close the shutter S without heating it. Of course, it is also possible to provide an evaporation source within the Pelger 1 and utilize it.

以下本発明の実施例を、太陽電池の製造の場合について
説明すると、第1図に示した構成の装置においてペルジ
ャー1内を2 X 10−6Ttsrrの真空度に排気
して、石英板の表面に厚さ約xoooiのクロム層をス
パッタ法によ〕形成したものを蒸着用の基板として用い
、この基板を温度450℃に加熱すると共に基板を支持
する金属支持板に一4KVの直流貴電圧を印加した状態
において、シリコン蒸発源及びアンチモン蒸発源を抵抗
加熱方式で加熱してシリコン及びアンチモンをクリスタ
ルモニター及び四重極マススペクトルアナライザーによ
シ蒸着状態を監視して1 : 0.1となる蒸発速度比
で蒸発せしめ、3秒間に亘って前記基板のクロム層上に
蒸着を行なって厚さ約100λのn型a−シリコン層を
形成した。この間水素ガス放電管式は流量100e5/
の割合で水素ガスを供給し両電極部分 材間に600V12)直流電圧を印加してグルー放電を
生ぜしめた。ここに得られたa−シリコン層におけるア
ンチモンの含有割合Fi2原子弧であった。
An embodiment of the present invention will be described below in the case of manufacturing a solar cell. In the apparatus having the configuration shown in FIG. A chromium layer with a thickness of about xoooi formed by sputtering was used as a substrate for vapor deposition, and this substrate was heated to a temperature of 450°C, and a DC noble voltage of 14 KV was applied to the metal support plate that supported the substrate. In this state, the silicon evaporation source and the antimony evaporation source were heated using a resistance heating method, and the evaporation state of silicon and antimony was monitored using a crystal monitor and a quadrupole mass spectrum analyzer to achieve an evaporation rate of 1:0.1. A layer of n-type a-silicon approximately 100 λ thick was formed on the chromium layer of the substrate for 3 seconds. During this time, the hydrogen gas discharge tube type has a flow rate of 100e5/
Hydrogen gas was supplied at a ratio of 12), and a DC voltage of 600 V12) was applied between both electrode members to generate glue discharge. The content ratio of antimony in the a-silicon layer obtained here was Fi2 atomic arc.

そして次に水素ガス放電管はそのままの作動状態に維持
してシリコンのみの蒸着を333秒間に亘って行なって
厚さ1Jのノンドープ層を形成し、その上に白金を10
秒間に亘って蒸着して厚さ50λの白金薄層を形成し、
更にその上に厚さ800iの酸化インジウムを主成分と
する透明電極膜を形成して太陽電池を製造した。この太
陽電池の変換効率は、エアマス2の光の照射下にお−て
解放電圧400 !IIV%短絡電流5■A/sfであ
った。
Next, while maintaining the hydrogen gas discharge tube in its operating state, only silicon was evaporated for 333 seconds to form a non-doped layer with a thickness of 1 J, and platinum was deposited on top of the non-doped layer with a thickness of 1 J.
Form a thin layer of platinum with a thickness of 50λ by evaporating for seconds,
Furthermore, a transparent electrode film mainly composed of indium oxide and having a thickness of 800 i was formed thereon to produce a solar cell. The conversion efficiency of this solar cell is an open voltage of 400 when exposed to light from Air Mass 2! The IIV% short circuit current was 5 A/sf.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明半導体装置の製造方法の実施に用いられ
る装置の一例を示す説明用断面図、第2図は本発明方法
によって製造される半導体装置の一例である太陽電池の
構成を示す説明図、第3図は本発明において用ψる水素
ガス放電管の一例の構成を示す説明用断面図、第4図は
本発明方法の実施に有効に用いられる電子供給器の一例
を示す説明用断面図である。 l・・・ペルジャー    3・・・排気路4・・・基
板       6・・・直流電源7・・・水素ガス放
電管  8・・・シリコン蒸発源10・・・アンチモン
蒸発源 21・・・ガス入口 22.26・・・電極部材 23・・・放電空間 30・・・アモルファスシリコン層 31・−・ノンドープ層 33・・・透明電極膜   40−・・電子供給器第1
図 第2図 第3図 乎4図 手続補正書(1釦 昭和57年7月2日 特許庁長官 若杉和夫 殿 1 ・11件の表示 昭和 66年   特許願第135591  号2・発
明の名称  アモルファスシリコン亭導体装W及びその
製造方法3、 補正をする者 事件との関係  特許出願人 「′°心  東京都新宿区西新宿1丁目26魯2J@M
 l ++ ;、銘称) (127)小西六写真工業株
式会祉4  代  理  人 6、 補正により増加する発明の数 7 補止の対象 明細書の発明の詳細な説明の橢      :′18 
補正の内容 1)明細書@S頁第3行中「変化して結晶化するJt−
r変化する」と訂正する0 2)同第3頁第9行〜第11行を下記のように訂正する
。 [従って、例えば太陽電池或いは電界効果型トランジス
タ等の半導体装置の材料とじh−シリコンを用いる場合
には、結晶シリコンな用いる場合に比して解決すべき多
ぐの問題がある。 例えば、既述のようにa−シリコンにおいてはそのエネ
ルギーギャップ内にダングリングボンドに起因する多く
のギャップ単位が存在するのでその着までは半導体装置
の半導体層の構成に用いることができない。尤も、この
fil顆については、a−シリフン中に水素原子を導入
してダングリングボンドを封鎖するようにすれば、一様
の特性改@が可能であることが知られているO 更Kn、*−シリコンの導電型を制御する場合において
、所望の導電型を得るためのドーピングが結晶シリコン
に比[、て容易でなく、ドーピングによって良好なl型
若しく#′ip型の半導体を得ることが困難である問題
がある0特にn型の1−シリコン半導体を工業的規模で
得るための好適なドープ剤の種類及び量は未だ見出され
ておらず、このため、半導体装置の半導体層として実用
上望ましい!I型のa−シリ、コン半導体NF1得られ
ていないのがyl、吠である。 n型の1−シリコン半導体層を製造する方法について、
従来打着しい方決の1つとしてグロー放電法が知られて
いる。このグロー放電法」3)同1!3頁第18行及び
第19行を下記のように訂正する。 「周期律表第■族元素の水素化物であるガス、即ちホス
フィン、アルシン」 4)同#!4頁第7行中「ジボラン、」を削除する。 5)同第6頁第11行及び第12行を下記のように訂正
する。 [ころは、ドープ剤としてアンチモンが選択され、その
ドープ量が0.01〜10原千−という、結晶シリコン
の場合とは興なる割合で含有されるa−シリコン層を有
する点にある。」6)同#!6頁第20行を下肥のよう
に訂正する。 「り基板に、ギャップステートがより効率的に補償され
かつ有効にアンチモンがドープされたa−シリコン層」 7)同第6頁無14行中「水素ガス」を「単なる水素ガ
スではなく、水素ガス」と訂正する。
FIG. 1 is an explanatory cross-sectional view showing an example of a device used to carry out the method for manufacturing a semiconductor device of the present invention, and FIG. 2 is an explanatory sectional view showing the configuration of a solar cell which is an example of a semiconductor device manufactured by the method of the present invention. 3 is an explanatory sectional view showing the configuration of an example of a hydrogen gas discharge tube used in the present invention, and FIG. 4 is an explanatory sectional view showing an example of an electron supply device effectively used in carrying out the method of the present invention. FIG. l...Pelger 3...Exhaust path 4...Substrate 6...DC power source 7...Hydrogen gas discharge tube 8...Silicon evaporation source 10...Antimony evaporation source 21...Gas inlet 22.26... Electrode member 23... Discharge space 30... Amorphous silicon layer 31... Non-doped layer 33... Transparent electrode film 40-... Electron supplier first
Figure 2 Figure 3 Figure 4 Procedural amendment (1 button July 2, 1980 Director of the Japan Patent Office Kazuo Wakasugi 1 Display of 11 cases Showa 1966 Patent Application No. 135591 2 Name of the invention Amorphous silicon Tei conductor packaging W and its manufacturing method 3, Relationship with the amended person case Patent applicant ``'° Shin 2J@M, 1-26 Nishi-Shinjuku, Shinjuku-ku, Tokyo
l ++ ;, name) (127) Roku Konishi Photo Industry Co., Ltd. 4 Agent 6 Number of inventions increased by amendment 7 Detailed explanation of the invention in the specification subject to amendment: '18
Contents of amendment 1) Specification @ page S, line 3: “Jt- that changes and crystallizes”
2) On page 3, lines 9 to 11 are corrected as follows. [Therefore, when h-silicon is used as a material for semiconductor devices such as solar cells or field effect transistors, there are many more problems to be solved than when using crystalline silicon. For example, as mentioned above, in a-silicon, there are many gap units caused by dangling bonds within its energy gap, so that the a-silicon cannot be used to form a semiconductor layer of a semiconductor device until the energy gap is formed. However, it is known that it is possible to uniformly change the properties of this fil condyle by introducing hydrogen atoms into the a-silicon to block the dangling bonds. *- When controlling the conductivity type of silicon, doping to obtain the desired conductivity type is not as easy as crystalline silicon, and it is difficult to obtain a good l-type or #'ip-type semiconductor by doping. The type and amount of dopant suitable for obtaining an n-type 1-silicon semiconductor on an industrial scale has not yet been found, and for this reason, it is difficult to use it as a semiconductor layer of a semiconductor device. Practically desirable! Type I a-silicon semiconductors NF1 have not been obtained in yl and ferro. Regarding the method of manufacturing an n-type 1-silicon semiconductor layer,
The glow discharge method is known as one of the conventional methods. 3) Lines 18 and 19 of page 1!3 of the same book are corrected as follows. "Gases that are hydrides of elements in group II of the periodic table, namely phosphine and arsine" 4) Same #! Delete "diborane," in line 7 of page 4. 5) Lines 11 and 12 of page 6 are corrected as follows. [The point here is that antimony is selected as the dopant, and the a-silicon layer contains antimony in a doping amount of 0.01 to 10,000, which is different from that in the case of crystalline silicon. ”6) Same #! Correct the 20th line on page 6 to read "low manure". 7) "Hydrogen gas" in page 6, no line 14 of the same page is replaced with "hydrogen gas, not just hydrogen gas.""Gas," he corrected.

Claims (1)

【特許請求の範囲】 1ンアンチモンを0.01〜10原子での割合で含有ス
るアモルファスシリコン層を有することを特徴とするア
モルファスシリコン半導体装置。 2)真空槽内において、水素ガスの放tKよつ熱してシ
リコンとアンチモンとをに〇。O2N2の蒸発速度比で
同時に蒸発せしめ、以って前記真空槽内に配置した基板
にアンチモンが含有されたアモルファスシリコン層を形
成する工程を含むことを特徴とするアモルファスシリコ
ン半導体装置の製造方法。
Claims: An amorphous silicon semiconductor device comprising an amorphous silicon layer containing 0.01 to 10 atoms of antimony. 2) In a vacuum chamber, silicon and antimony are heated by heating hydrogen gas to tK. A method for manufacturing an amorphous silicon semiconductor device, comprising the step of simultaneously evaporating at an evaporation rate ratio of O2N2, thereby forming an amorphous silicon layer containing antimony on a substrate placed in the vacuum chamber.
JP56135591A 1981-08-31 1981-08-31 Amorphous silicon semiconductor device and manufacture thereof Pending JPS5837972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135591A JPS5837972A (en) 1981-08-31 1981-08-31 Amorphous silicon semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135591A JPS5837972A (en) 1981-08-31 1981-08-31 Amorphous silicon semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS5837972A true JPS5837972A (en) 1983-03-05

Family

ID=15155398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135591A Pending JPS5837972A (en) 1981-08-31 1981-08-31 Amorphous silicon semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS5837972A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744370A (en) * 1995-08-01 1998-04-28 Toyota Jidosha Kabushiki Kaisha Fabricating method of a silicon thin film and method for manufacturing a solar cell using the fabricating method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744370A (en) * 1995-08-01 1998-04-28 Toyota Jidosha Kabushiki Kaisha Fabricating method of a silicon thin film and method for manufacturing a solar cell using the fabricating method

Similar Documents

Publication Publication Date Title
JPS6356699B2 (en)
US4702965A (en) Low vacuum silicon thin film solar cell and method of production
EP0029747A1 (en) An apparatus for vacuum deposition and a method for forming a thin film by the use thereof
JPS5837972A (en) Amorphous silicon semiconductor device and manufacture thereof
JPS61179869A (en) Method of forming accumulated film
JPS5837973A (en) Amorphous silicon semiconductor device and manufacture thereof
JPS5844775A (en) Amorphous silicon semiconductor device and manufacture thereof
JPS61189625A (en) Formation of deposited film
JPS5832411A (en) Manufacture of amorphous silicon
JPS5837247B2 (en) Manufacturing method of amorphous silicon
JPS5813006B2 (en) Sankabutsuhandoutaihakumakuno Seizouhouhou
JPS5850732A (en) Manufacture of amorphous silicon semiconductor device
JPS61179870A (en) Method of forming accumulated film
JPS5855037A (en) Vapor depositing device
JPH04247868A (en) Thin film forming device
JPS61179868A (en) Method of forming accumulated film
JPS5837974A (en) Amorphous silicon semiconductor device and manufacture thereof
JPH0239087B2 (en)
JPS59145043A (en) Vapor deposition method
JPS5835927B2 (en) Manufacturing method of amorphous silicon
JPS5867020A (en) Manufacture of amorphous silicon semiconductor device
JPS5849612A (en) Production of amorphous silicon
JPS5863129A (en) Manufacture of thin film semiconductor
JPS61185919A (en) Formation of deposited film
JPS61234031A (en) Forming method for accumulated film