JPS5836386B2 - register - Google Patents

register

Info

Publication number
JPS5836386B2
JPS5836386B2 JP1078779A JP1078779A JPS5836386B2 JP S5836386 B2 JPS5836386 B2 JP S5836386B2 JP 1078779 A JP1078779 A JP 1078779A JP 1078779 A JP1078779 A JP 1078779A JP S5836386 B2 JPS5836386 B2 JP S5836386B2
Authority
JP
Japan
Prior art keywords
data
comparison
memory
key
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1078779A
Other languages
Japanese (ja)
Other versions
JPS55103666A (en
Inventor
稔 戸原
基 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP1078779A priority Critical patent/JPS5836386B2/en
Publication of JPS55103666A publication Critical patent/JPS55103666A/en
Publication of JPS5836386B2 publication Critical patent/JPS5836386B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07GREGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
    • G07G1/00Cash registers
    • G07G1/12Cash registers electronically operated

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Description

【発明の詳細な説明】 本発明は、あらかじめ所定データが格納された外部メモ
リから転送されたデータを記憶するプリセットメモリを
有し、このプリセットメモリの誤りを検出するレジスタ
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a register that has a preset memory that stores data transferred from an external memory in which predetermined data is stored, and that detects errors in the preset memory.

従来、レジスタのプリセットメモリへのデータの設定は
、キーボード上のキー操作をもって行なうものが知られ
ていた。
Conventionally, it has been known to set data in a preset memory of a register by operating keys on a keyboard.

また、最近においては、あらかじめ所定データが格納さ
れたカセット状の外部メモリをレジスタに装着して、こ
の外部メモリのデータをプリセットメモリに転送しこれ
に設定するものが開発されるに至った。
Recently, a device has been developed in which a cassette-shaped external memory in which predetermined data is stored is attached to a register, and the data in this external memory is transferred to a preset memory and set there.

しかし、これらいずれのレジスタにおいても、プリセッ
トメモリに設定されたデータとその基礎となるデータと
の比較点検は、プリセットメモリに設定されたデータを
すべてプリントアウトして点検するしかな〈、その点検
に際しては多〈の時間が必要であり、更にはその点検の
正確さにも問題があった。
However, for any of these registers, the only way to compare and inspect the data set in the preset memory and its underlying data is to print out and inspect all the data set in the preset memory. This requires a lot of time, and there are also problems with the accuracy of the inspection.

本発明はこのような点に鑑みなされたものであり、あら
かじめ所定データが格納された外部メモリから転送され
たデータを記憶するプリセットメモリにおいて、そのプ
リセットメモリのデータの内容を任意の点検パターンで
自動点検することによりその点検を迅速かつ正確に行な
い、更にはその結果確認された誤データの訂正を容易に
行なうことのできるレジスタを提供するものである。
The present invention has been made in view of these points, and is a preset memory that stores data transferred from an external memory in which predetermined data is stored, and automatically checks the contents of the data in the preset memory according to an arbitrary inspection pattern. The purpose of the present invention is to provide a register which can be inspected quickly and accurately, and furthermore, can easily correct erroneous data found as a result.

以下、本発明の一実施例を図面について説明する。An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明に係るレジスタの外観を示す斜視図であ
る。
FIG. 1 is a perspective view showing the appearance of a register according to the present invention.

同図中、1は筐体、2はその前部Qこ設けられたキーボ
ードである。
In the figure, 1 is a housing, and 2 is a keyboard provided on the front part of the housing.

このキーボード26こは、第2図に示す如く、「イ」〜
「チ」の責任者別キー3、「非課税」 「日付」 「室
番号」 「人数」 「取消」 「寺」「×」キー、「宿
泊」 「宿昼」「宿飲」 「外飲」 「追飲」 「立替
」の利用行為別宣言キー4、rcJ rcHKJキー
および「1」〜「0」 「00」の置数キー5、「01
」〜「60」の各科目毎に設けられた複数の科目キー6
、「前残+」 「前残−」 「前受」 「小計」 「計
」 「込々」「奉/税」 「繰越」および「%」 「掛
計」 「信計」「人金J r−J r現計」 「支
払」の増引別キー7、rAJ〜「H」のクーポン券別キ
ー8の他、第1および第2のコントロールキー9,10
がそれぞれ配列されている。
As shown in Fig. 2, this keyboard 26 is
Key 3 for each person in charge of "Chi", "Tax Exemption", "Date", "Room Number", "Number of People", "Cancel", "Temple", "X" key, "Accommodation", "Lodging Lunch", "Lodging Dining", "Drinking Out", " ``Additional Drinks'' ``Advance Payment'' usage act-specific declaration key 4, rcJ rcHKJ key and numeric key 5 for ``1'' to ``0''``00'',``01''
” ~ “60” Multiple subject keys 6 provided for each subject
, "Advance balance +", "Advance balance -", "Advance receipt", "Subtotal", "Total", "Inclusive", "Service/tax", "Carry forward" and "%", "Payment account", "Shinkei", "Jinkin J r In addition to the increase/discount key 7 for "J r current total" and "payment", the coupon key 8 for rAJ to "H", the first and second control keys 9, 10
are arranged respectively.

また、上記第1のコントロールキー9は、電源のオンオ
フ制御を行なうとともに、『登録』『設定』『点検』『
精算』等の各業務を中央処理回路へ指令して実行させる
In addition, the first control key 9 is used to control the power on and off, as well as ``registration'', ``setting'', ``inspection'', and ``inspection''.
It instructs the central processing circuit to execute various tasks such as "Payment".

さら{こ、上記第2のコントロールキー10は、上記『
精算』業務lこおいて、1日分の日計或いは1ケ月分の
月計のいずれかをプリントアウトさせるための選択キー
である。
Furthermore, the second control key 10 is
This is a selection key for printing out either the daily total for one day or the monthly total for one month during the "Settlement" task.

11は表示部、12は伝票挿入口、13は記録紙監視窓
、14はドロワーである。
11 is a display section, 12 is a slip insertion slot, 13 is a recording paper monitoring window, and 14 is a drawer.

上記表示部11には第3図に示す如く、8桁の金額表示
器15、前記科目キー6に対応する科目番号を表示する
2桁の科目表示器16、図示例の宿泊、昼食・・・エラ
ー等の業務処理内容を表示する業務表示器17がそれぞ
れ配設されている。
As shown in FIG. 3, the display section 11 includes an 8-digit amount display 15, a 2-digit subject display 16 that displays the subject number corresponding to the subject key 6, accommodation, lunch, etc. as shown in the figure. A business display 17 is provided for displaying business processing details such as errors.

18は外部メモリであり、あらかじめ所定のデータ、例
えば商品の価格、割引率、割増率等のデータを格納して
いる。
Reference numeral 18 denotes an external memory, which stores predetermined data such as product prices, discount rates, premium rates, etc. in advance.

そして、この外部メモリ18を筐体1の図示しない増付
け部Cこ装着し、キーボード2上の所定のキー操作をす
ることにより記憶部に上記データは転送され記憶される
Then, by attaching this external memory 18 to an unillustrated additional part C of the casing 1 and operating a predetermined key on the keyboard 2, the above-mentioned data is transferred to and stored in the storage section.

なお、『登録』とは販売された商品の金額および数量を
記憶部に記憶させ、かつ合計金額計算等を行ない、その
結果を伝票および記録紙に印字させる業務を云い、『設
定』とは記憶部に科目キー6等と対応する商品の価格な
どからなるデータを、キー操作ζこよりまたは外部メモ
リ18からの転送により記憶させる業務および記憶部に
記憶された上記データの点検方法を内容とする点検パタ
ーンを記憶させる業務を云い、『点検』とは、上記『登
録』業務によって記憶部に累積記憶された売上合計額、
売上合計数量等の各種累計項目をプリントアウトさせる
ための業務および上記『設定』業務によって記憶部に記
憶されたデータを外部メモリ18のデータと上記比較パ
ターンに沿って比較点検させる業務を云う。
Note that "registration" refers to the process of storing the price and quantity of sold products in the storage unit, calculating the total price, etc., and printing the results on slips and recording paper. Inspection that includes the task of storing data consisting of the subject key 6, etc. and the price of the corresponding product in the storage section by key operation ζ or transfer from the external memory 18, and the method of checking the above data stored in the storage section. ``Inspection'' refers to the process of memorizing patterns, and ``inspection'' refers to the total sales amount accumulated and stored in the storage unit through the ``registration'' process described above.
This refers to the task of printing out various cumulative items such as the total sales quantity, and the task of comparing and inspecting the data stored in the storage unit by the above-mentioned "setting" task with the data in the external memory 18 according to the above-mentioned comparison pattern.

さらに『精算』とは、例えば1日或いは1ケ月の業務終
了時Iこおいて、上記『登録』{こよって記憶部{こ累
計記憶された売土合計金額、売上合計数量等の各種累計
項目をプリントアウトさせるとともに、その記憶部の内
容をクリアする業務を云う。
Furthermore, "settlement" means, for example, at the end of a day's work or a month's work, the above-mentioned "registration" (thus, the storage section), various accumulated items such as the total amount of sold land and total sales quantity stored. This refers to the work of printing out the data and clearing the contents of the memory.

なお、キーボード2上の「×」キー4、「1」〜rOj
r00Jの置数キー5、「C}IKJ キー5、r
AJ〜rHJのクーポン券別キー8をもって比較パター
ンは設定され、「小計」 「計」キー7は設定キーとし
て機能し上記比較パターンを記憶部に記憶させる。
In addition, "x" key 4 on keyboard 2, "1" ~ rOj
r00J numeric key 5, "C}IKJ key 5, r
A comparison pattern is set using the coupon keys 8 of AJ to rHJ, and the "subtotal" and "total" keys 7 function as setting keys to store the comparison pattern in the storage section.

「1」〜「O」の置数キー5、rcHKJ キー5は第
1のコントロールキー9を点検にセットした際上記点検
パターン{こより記憶部のデータと外部メモリのデータ
との点検を指示する点検キーとして機能し、「1」〜r
ojr00Jの置数キー5、「×」キー4、l’−CH
KJキー5、クーポン券別キー8は第1のコントロール
キー9を設定にセットした際記憶部のデータを外部メモ
リ18の対応するデータに訂正して記憶させる訂正パタ
ーンを設定し、「取消」キー4はその訂正パターンの実
行を指示する訂正キーとして機能する。
The numeric keys 5 from "1" to "O" and the rcHKJ key 5 are used when the first control key 9 is set to check. Functions as a key, "1" ~ r
ojr00J numeric key 5, "x" key 4, l'-CH
The KJ key 5 and the coupon specific key 8 are used to set a correction pattern for correcting and storing the data in the storage section when the first control key 9 is set to the setting, and to press the "cancel" key. 4 functions as a correction key that instructs execution of the correction pattern.

次に、第4図は上記レジスタの概要を示す回路図である
Next, FIG. 4 is a circuit diagram showing an outline of the above register.

同図中、21は中央処理装置(以下CPUという)、2
2は記憶部、23は人出力装置である。
In the figure, 21 is a central processing unit (hereinafter referred to as CPU);
2 is a storage unit, and 23 is a human output device.

CPU 21は、演算回路、プログラムカウンタ、制御
回路、インストラクションレコーダおよびコマンドレジ
スタ等を内蔵し、前記キーボード2(こ配列された各種
キーおよび第1、第2のコントロールキー9,10の入
力信号に基づいて演算処理並び(こ記憶部22、入出力
装置23を動作させる。
The CPU 21 has a built-in arithmetic circuit, a program counter, a control circuit, an instruction recorder, a command register, etc. Then, the storage unit 22 and input/output device 23 are operated.

記憶部22は、上述した『登録』『設定』『点検』『精
算』業務のプログラムを記憶したリード・オンリー・メ
モリ(以下ROMという)24と、商品の価格、売上数
量、売上合計金額および前記比較パターン等の可変的デ
ータを記憶したランダム.アクセス・メモリ(以下RA
Mといウ)25とを備えている。
The storage unit 22 includes a read-only memory (hereinafter referred to as ROM) 24 that stores programs for the above-mentioned "registration", "setting", "inspection", and "settlement" tasks, as well as product prices, sales quantities, total sales amounts, and the above-mentioned information. Random that stores variable data such as comparison patterns. Access memory (hereinafter referred to as RA)
M) 25.

そして、これらのROM24およびRAM25内に記憶
されたデータは、ROMセレクタ26およびRAMセレ
クタ27を介して入力された制御信号線28によりタイ
ミング制御されながら、アドレスバス29およびデータ
バス30を通じて前記CPU21と情報交換される。
The data stored in these ROM 24 and RAM 25 are communicated with the CPU 21 through an address bus 29 and a data bus 30 while being timing-controlled by a control signal line 28 inputted through a ROM selector 26 and a RAM selector 27. be exchanged.

入出力装置23は、前記データバス30および制御信号
線31を介して前記CPU 2 1と接続された3個の
出力ポート32 ,33 ,34と、1個の入力ポート
35と、キーボード回路36と、ディスプレイ回路37
と、1/0ポート38とを備えている。
The input/output device 23 includes three output ports 32 , 33 , 34 connected to the CPU 21 via the data bus 30 and the control signal line 31 , one input port 35 , and a keyboard circuit 36 . , display circuit 37
and a 1/0 port 38.

そして、上記出力ポート32からの信号は、ドロワー開
放装置39に入力され演算終了後にドロリー14を開放
する。
The signal from the output port 32 is input to the drawer opening device 39, and the drawer 14 is opened after the calculation is completed.

また、上記出力ポート33からの各種タイミングクロツ
クは、入出力装置23を構威する各回路または装置に入
力され前記CPU21との情報交換におけるタイミング
制御を行なう。
Further, various timing clocks from the output port 33 are input to each circuit or device that makes up the input/output device 23, and perform timing control in information exchange with the CPU 21.

さら{こ、上記出力ポート34からの信号は、プリンタ
駆動回路41に入力され伝票および記録紙への印字並び
に各種演算結果を印字するプリンタ42の印字動作を制
御する。
Additionally, the signal from the output port 34 is input to a printer drive circuit 41 to control the printing operations of a printer 42 that prints on slips and recording paper as well as various calculation results.

なお、プリンタ駆動回路41には伝票等の印字紙をフイ
ードさせるフイード信号(FEED)および所定行数フ
イードされた時点でその印字紙を切断するカット信号(
CUT)がそれぞれ送られている。
The printer drive circuit 41 has a feed signal (FEED) for feeding printed paper such as a slip, and a cut signal (FEED) for cutting the printed paper when a predetermined number of lines have been fed.
CUT) are sent respectively.

一方、入力ポート35には、既述した『登録』『設定』
『点検』『精算』等の各業務のプログラムの切換えを行
なう前記第1のコントロールキー9の信号と、『精算』
業務において日計か月計かを選択する前記第2のコント
ロールキー10の信号とがそれぞれ入力されている。
On the other hand, the input port 35 has the previously mentioned "registration" and "setting"
The signal of the first control key 9 for switching programs for each task such as "inspection" and "payment", and "payment"
A signal from the second control key 10 for selecting daily accounting or monthly accounting in business is inputted respectively.

そして、これらの入力信号により、前記記憶部21のR
UM 2 4内のプログラムが指定された各業務、すな
わち『登録』『設定』或いは『点検』等の業務にセット
される。
Then, by these input signals, R of the storage section 21 is
The program in UM24 is set for each designated task, such as "registration,""setting," or "inspection."

また、キーボード回路36、ディスプレイ回路31{こ
は前記キーボード2および表示部11がそれぞれ接続さ
れている。
Further, a keyboard circuit 36 and a display circuit 31 are connected to the keyboard 2 and the display section 11, respectively.

なお、43はこの装置の各回路に動作電圧を供給する電
源回路、43aはその停電検出回路である。
Note that 43 is a power supply circuit that supplies operating voltage to each circuit of this device, and 43a is its power failure detection circuit.

また、I/Oポート38には外部メモリ18が接続され
、外部メモlJ18!こあらかじめプリセットされたデ
ータの入力を行なう。
Further, the external memory 18 is connected to the I/O port 38, and the external memory lJ18! Input the preset data.

次に、第5図は上記レジスタのシステム内部とそれに接
続される周辺機器との情報交換を行なわせる機能を示す
ブロック図で、その各ブロックは第4図におけるシステ
ム構或要素の複合体として表現してある。
Next, FIG. 5 is a block diagram showing the function of the above-mentioned register for exchanging information between the inside of the system and the peripheral devices connected to it, and each block is expressed as a composite of the system configuration elements in FIG. 4. It has been done.

以下、同図に基づいて説明する。キー信号処理回路50
は、CPU 2 1 , ROM24、キーボード回路
36か病なり、キーボード2に配列された「取消」「×
」キー4、ICHKJキー、置数キー5、科目キー6、
取引別キー7、クーポン券別キー8、第1のコントロー
ルキー9等の各種キー操作によりキー信号を発生し、そ
の各キー人力信号を受けて操作されたキーの種別を判断
し、かつ金銭登録{こおける各種業務毎{こ規定された
操作手順に合致するかどうかをも判断する。
The following will explain based on the same figure. Key signal processing circuit 50
The CPU 2 1, ROM 24, and keyboard circuit 36 are damaged, and the "Cancel" and "X" arranged on the keyboard 2 are disabled.
” key 4, ICHKJ key, numeric key 5, subject key 6,
A key signal is generated by operating various keys such as the transaction key 7, the coupon key 8, and the first control key 9, and the type of key operated is determined based on the human power signal from each key, and the cash registration is performed. {For each type of work in this department, it is also determined whether the prescribed operating procedures are met.

その後、操作されたキーの種別{こ応じたコードデータ
を発生して出力する。
Thereafter, code data corresponding to the type of key operated is generated and output.

入カメモリ51は、RAM25内Iこ設けられ、前記キ
ー信号処理回路50から送られてくる置数キー5の置数
データを記憶する。
The input memory 51 is provided in the RAM 25 and stores the number data set for the number key 5 sent from the key signal processing circuit 50.

なお、この入力メモリ51の記憶内容は記憶の読み出し
によって消滅することはなく、新データの入力によって
書き換えられる。
Note that the stored contents of this input memory 51 are not erased by reading out the memory, but are rewritten by inputting new data.

計数回路52は、CPU2 1 , ROM2 4 .
RAM25からなり、前記入カメモリ51或いは後述す
る演算出力メモリ594こ書き込まれるデータまたは読
み出されるデータの桁数を計数する。
The counting circuit 52 includes a CPU 2 1 , a ROM 2 4 .
It consists of a RAM 25 and counts the number of digits of data written into or read out from the input memory 51 or an arithmetic output memory 594 (described later).

さらに、その計数値が金銭登録の各種業務毎fこ規定さ
れた制限桁数または規定桁数fこ達したかどうかを判断
し、その後のデータの処理を制御する信号を発生する。
Furthermore, it is determined whether the counted value has reached the limit number of digits or the specified number of digits f specified for each type of cash registration business, and a signal is generated to control subsequent data processing.

ディスプレイ制御回路53は、CPU21 ,ROM2
4、ディスプレイ回路37からなり、前記入力メモリ5
1、後述する演算出力メモリ59、アドレス設定回路6
1、プリセットメモリ処理回路62およびメモリ処理回
路54からの読み出しデータを表示部11にある各種表
示器15,16.17で表示させるために整理し、変換
して表示部11でダイナミック表示させる。
The display control circuit 53 includes a CPU 21 and a ROM 2.
4, a display circuit 37, and the input memory 5
1. Calculation output memory 59 and address setting circuit 6, which will be described later.
1. The read data from the preset memory processing circuit 62 and the memory processing circuit 54 is organized and converted so as to be displayed on the various indicators 15, 16, and 17 in the display section 11, and dynamically displayed on the display section 11.

メモリ処理回路54は、CPU21,ROM2 4で構
威され、前記キー信号処理回路50から送られてくる各
種コードデータを受けて後述する第1のメモリ55から
処理手順に従ったアドレスを選択し、そのアドレスの記
憶内容を読み出し、或いはそのアドレスヘ入カメモリ5
1および演算出力メモリ59から送られてくるデータを
書き込む。
The memory processing circuit 54 is composed of the CPU 21 and the ROM 24, receives various code data sent from the key signal processing circuit 50, and selects an address according to a processing procedure from a first memory 55, which will be described later. Read the memory contents of that address or input to that address memory 5
1 and the data sent from the calculation output memory 59 are written.

第1のメモリ55は、RAM2 5内に設けられ、プリ
セットメモリとしてのプリセット部55aと合計器部5
5bとからなっている。
The first memory 55 is provided in the RAM 25, and includes a preset section 55a as a preset memory and a totalizer section 5.
It consists of 5b.

プリセット部55aには商品の価格、税率、奉仕料率・
・・・・等のあらかじめプリセットされたデータが外部
メモリ18とそのアドレスを対応させて記憶されている
The preset section 55a contains the product price, tax rate, service fee rate, etc.
Preset data such as . . . are stored in correspondence with the external memory 18 and its addresses.

また合計器部55b/Iこは売り上げられた商品の部門
別、取引別等の合計総額を記憶する各種合計器メモリや
各商品の売上げ点数・・・等のヰーボード2上の操作に
よって入力される種々のデータがアドレスを規定されて
記憶されている。
Further, the totalizer section 55b/I is inputted by operations on the board 2, such as various totalizer memories that store the total amount of sold products by department, transaction, etc., the sales points of each product, etc. Various data are stored with defined addresses.

なお、この第1の記憶部55のメモリ内容は停電等によ
る事故に対してもそのメモリ内容が消去しない対策が施
されている。
Note that measures have been taken to prevent the memory contents of the first storage unit 55 from being erased even in the event of an accident such as a power outage.

18は外部メモリであり、前記第1の記憶部55のプリ
セット部55alこ記憶させる商品の価格、税率、奉仕
料率・・・等のデータがあらかじめアドレスを規定され
て格納されている。
Reference numeral 18 denotes an external memory, in which data such as product prices, tax rates, service charge rates, etc. to be stored in the preset section 55al of the first storage section 55 are stored with predefined addresses.

演算出力メモリ59は、RAM25内に設けられ前記メ
モリ処理回路54によって読み出される前記第1のメモ
リ55内の記憶内容を演算回路60によって計算するた
めに、表示部11で表示するために、プリンタ42で印
字するために一時記憶する。
The calculation output memory 59 is provided in the RAM 25 and is connected to the printer 42 in order to calculate the stored contents in the first memory 55 read by the memory processing circuit 54 by the calculation circuit 60 and to display them on the display unit 11. Temporarily stored for printing.

さらに、演算回路60による計算結果をも一時記憶する
Furthermore, the calculation results by the arithmetic circuit 60 are also temporarily stored.

演算回路60は、CPU21 ,ROM24で構成され
、入カメモリ51の記憶内容と演算出力メモリ59の記
憶内容とを加減算または乗算する。
The arithmetic circuit 60 includes a CPU 21 and a ROM 24, and adds, subtracts, or multiplies the storage contents of the input memory 51 and the calculation output memory 59.

例えば、通常の金銭登録においては、入カメモリ51の
内容は置数された商品価格であり、これを演算出力メモ
リ59の内容すなわちその商品の科目に対応する科目別
売上合計額(こ加算する。
For example, in normal cash registration, the content of the input memory 51 is the entered product price, and this is added to the content of the calculation output memory 59, that is, the total sales amount by item corresponding to the item of the product.

アドレス設定回路61は、CPU 2 1 , ROM
24で構戒され、前記キー信号処理回路54が送られて
くる各種コードデータを受けて後述する第2の記憶部6
4に入カメモリ51を介して送られてくる点検パターン
および訂正パターンを書き込む。
The address setting circuit 61 includes a CPU 21, a ROM
24, and the key signal processing circuit 54 receives the various code data sent to the second storage unit 6, which will be described later.
4, the inspection pattern and correction pattern sent via the input memory 51 are written.

プリセットメモリ処理回路62は、CPU21,ROM
24で構威され、前述したキー信号処理回路50から送
られてくる各種コードデータを受け、後述する第2の記
憶部64に記憶された比較パターンにより第1の記憶部
55のプリセット部55a(こ記憶されたデークとこの
データの基になる外部メモリ18のデータとの比較点検
を行ない、その結果に誤りがあった時その誤データの記
憶されたプリセット部55aのアドレスとその誤データ
および正データを出力しプリンタ42にプリントアウト
させる比較機能を有し、かつ、第2の記憶部64に設定
された訂正パターンにより外部メモリ18のデータをも
ってプリセット部55aの指定されたアドレスのデータ
を訂正する訂正機能を有する。
The preset memory processing circuit 62 includes the CPU 21 and the ROM.
24, receives various code data sent from the key signal processing circuit 50 described above, and presets the preset section 55a of the first storage section 55 ( The stored data is compared with the data in the external memory 18 on which this data is based, and if an error is found in the result, the address of the preset section 55a where the erroneous data is stored, the erroneous data, and the correct one are checked. It has a comparison function that outputs data and prints it out on the printer 42, and corrects the data at the specified address of the preset section 55a using the data of the external memory 18 according to the correction pattern set in the second storage section 64. Has a correction function.

プリンタ制御回路63は、CPU21 ,ROM24、
プリンタ駆動回路41から構威され、前記入カメモリ5
1、演算出力メモリ59、メモリ処理回路54、プリセ
ットメモリ処理回路62、アドレス設定回路61等から
送られてくるデータを印字紙の印字桁に合致するように
整理し、変換してタイミングをとりながらプリンタ42
のプリント機構42aにプリントデータを送り出す。
The printer control circuit 63 includes a CPU 21, a ROM 24,
The printer drive circuit 41 and the input memory 5
1. Organize the data sent from the calculation output memory 59, memory processing circuit 54, preset memory processing circuit 62, address setting circuit 61, etc. so that it matches the printing digits of the printing paper, convert it, and adjust the timing. printer 42
The print data is sent to the print mechanism 42a.

また、プリンタ42の印字紙は伝票と記録紙であるが、
これらの印字紙毎にフイード信号をフイード機構42b
、カツタ機構42cへ送りそれぞれの動作を制御する。
In addition, the printing paper of the printer 42 is a slip and a recording paper.
A feed mechanism 42b sends a feed signal to each of these printed sheets.
, to the cutter mechanism 42c and control their respective operations.

第2の記憶部64は、RAM25内に設けられ、前述し
たアドレス設定回路61により第1の記憶部55のプリ
セット部55aに記憶されたデータと外部メモリ18に
記憶されているデータとの比較を行なう比較パターンが
プリセットされるとともに、上記比較により誤データが
検出された際その訂正を指示する訂正パター7が設定さ
れる。
The second storage section 64 is provided in the RAM 25 and compares the data stored in the preset section 55a of the first storage section 55 with the data stored in the external memory 18 by the address setting circuit 61 described above. A comparison pattern to be performed is preset, and a correction pattern 7 is also set which instructs correction of erroneous data when it is detected by the comparison.

第6図は第2の記憶部64のメモリマップである。FIG. 6 is a memory map of the second storage section 64.

このメモリマップに第1の記憶部55のプリセット部5
5aに記憶されているデータとその基となる外部メモリ
18のデータとの比較パターンを次の如き対応でプリセ
ットする。
In this memory map, the preset section 5 of the first storage section 55
A comparison pattern between the data stored in the memory 5a and the data in the external memory 18 that is the basis thereof is preset in the following manner.

T1は比較パターンのプリセットを宣言するrCHKJ
フラグであり、第1のコントロールキー9を設定にセッ
トし、キーボード2上のrcHKJキーを操作すること
によりセットされる。
T1 is rCHKJ that declares the comparison pattern preset.
This flag is set by setting the first control key 9 to SET and operating the rcHKJ key on the keyboard 2.

点検パターンのプリセットはこのrCHKJフラグ71
がセットされている条件の下で行なわれる。
This rCHKJ flag 71 is used to preset the inspection pattern.
This is done under the conditions that are set.

次に、置数キー5又はクーポン券別キー8(以下置数キ
ー等を云う)を操作すると4桁を限度としての比較開始
アドレスがセットされる。
Next, by operating the number key 5 or the coupon key 8 (hereinafter referred to as number key, etc.), a comparison start address of up to four digits is set.

この際、1つの置数キー5,8等を操作するたびにNフ
ラグ・カウンタが1つづつカウントアップされ、その内
容を順次Xレジスタ(以後X Regと記す)72に転
送しrNJフラグ13がセットされる。
At this time, each time one of the numeric keys 5, 8, etc. is operated, the N flag counter is counted up by 1, and the contents are sequentially transferred to the X register (hereinafter referred to as X Reg) 72, and the rNJ flag 13 is Set.

74は「×」フラグであり、rNJフラグ13がセット
されている条件の下において、「×」キー4を操作する
ことによりセットされる。
74 is an "x" flag, which is set by operating the "x" key 4 under the condition that the rNJ flag 13 is set.

この「×」フラグ74がセットされている条件の下にお
いて置数キー等5,8を操作すると4桁を限度としてプ
リセット部55aの比較終了アドレスがYレジスタ(以
後Y Regと記す)72aにセットされる。
When the numeric keys 5 and 8 are operated under the condition that this "x" flag 74 is set, the comparison end address of the preset section 55a is set in the Y register (hereinafter referred to as Y Reg) 72a, with a limit of 4 digits. be done.

ここにおいて、小計キーTを操作すると「CHKJフラ
グ71、rNJフラグ73、「×」フラグ74がセット
されている条件の下で「小計」フラグ75がセットされ
、X Reg 7 2およびY Reg72aの内容を
■1,■2に転送し、小計フラグ・カウンタをカウント
アップし、rNJフラグ73および「×」フラグ74を
クリアする。
Here, when the subtotal key T is operated, the "subtotal" flag 75 is set under the condition that "CHKJ flag 71, rNJ flag 73, and "X" flag 74 are set, and the contents of X Reg 7 2 and Y Reg 72a are set. is transferred to ■1 and ■2, the subtotal flag counter is counted up, and the rNJ flag 73 and the "x" flag 74 are cleared.

次に、1桁の置数を条件として、例えば「1」の置数キ
ー5を操作して次に1計」キーIを操作すると、「CH
K1」フラグ16がセットされ、■1,■2の内容をI
A1,IA2へ転送し「N」フラグ73および「小計」
フラグT5がクリアされ、これにより1つの比較パター
ンのプリセットが終了する。
Next, if you operate the numeric key 5 for ``1'' and then operate the ``1 total'' key I under the condition that a 1-digit number is set, then ``CH
K1” flag 16 is set, and the contents of ■1 and ■2 are
Transfer to A1, IA2 and "N" flag 73 and "subtotal"
The flag T5 is cleared, thereby completing the presetting of one comparison pattern.

同様にして他の比較パターンもr C[2 J フラ
グ7 7 , rcHK3Jフラグ78・・・「CHK
Ojフラグ19をセットしてIB1,IB2,IC1
,■C2・・・■J1,■J2にプリセットされる。
Similarly, other comparison patterns are r C[2 J flag 7 7 , rcHK3J flag 78..."CHK
Set Oj flag 19 and IB1, IB2, IC1
, ■C2...■J1, ■J2.

次に本実施例の動作をキーボード2上のキー操作に対応
させながら第7図ないし第11図のフローチャートに基
づき説明する。
Next, the operation of this embodiment will be explained based on the flowcharts of FIGS. 7 to 11 while corresponding to key operations on the keyboard 2.

まず、第1の記憶部55のプリセット部55aに記憶さ
れたデータを、例えばアドレス「1φφ」〜rlFFJ
の範囲で外部メモリ18のデータと比較点検するため、
この比較パターンを第2の記憶部64の「CHKIJ
フラグ16に対応する■A1〜IA2 fこプリセッ
トするに際しては、第1のコントロールキー9を設定に
セットし、続いてキーボード2上のキーを次の順序で操
作する。
First, data stored in the preset section 55a of the first storage section 55 is stored at addresses "1φφ" to rlFFJ, for example.
In order to check and compare with the data in the external memory 18 within the range of
This comparison pattern is stored in “CHKIJ” in the second storage unit 64.
① A1 to IA2 f corresponding to the flag 16 When presetting, the first control key 9 is set to setting, and then the keys on the keyboard 2 are operated in the following order.

rcHKJ 1φφ「×」IFF「小計」1 「計」こ
こにおいて、まず「cHKJキー5を操作すると、第T
図に示す如く、ステップ101を経てステップ102で
第1のコントロールキー9が設定にセットされているこ
とを判別し、ステップ103で他の入力の設定中でない
ことを判別し、ステップ104でこのrcHKlキー5
を操作する前にrNJフラグT3も「×」フラグ74も
セットされてないことを判別し、更にはステップ105
で「小計」フラグ75もセットされてないことを判別し
た上でステップ106で「CHKJフラグ11をセット
する。
rcHKJ 1φφ "×" IFF "Subtotal" 1 "Total" First, when you operate "cHKJ key 5,
As shown in the figure, after passing through step 101, it is determined in step 102 that the first control key 9 is set to setting, in step 103 it is determined that no other input is being set, and in step 104 this rcHKL key 5
Before operating , it is determined that neither the rNJ flag T3 nor the "x" flag 74 is set, and furthermore, in step 105
After determining in step 106 that the "subtotal" flag 75 is not set, "CHKJ flag 11 is set."

次に比較開始アドレス「1φφ」の設定に際しては第8
図で示す如く、ステップ111で置数キ一等5,8の「
1」を操作すると、ステップ112,113,114で
設定モードであること、他の入力の設定中でないこと「
CI」フラグ71がセットされていること等を判別する
Next, when setting the comparison start address "1φφ", the 8th
As shown in the figure, in step 111, the number keys 5 and 8 are "
1", steps 112, 113, and 114 confirm that you are in the setting mode and that no other input is being set.
CI'' flag 71 is set.

そして、Nフラグ・カウンタが「φ」であるため、ステ
ップ115を経てステップ116でステップ11γへ分
岐し、ここにおいて入力されたデータが「φ」でないた
めステップ119へ分岐し、Nフラグ・カウンタをカウ
ントアップする。
Since the N flag counter is "φ", the process branches from step 115 to step 116 to step 11γ, and since the input data is not "φ", the process branches to step 119, and the N flag counter is Count up.

次にステップ120で「×」フラグ74がセットされて
ないことを判別してステップ121へ分岐し、ここにお
いてXReg72の1桁目に「1」をセットし、最後に
ステップ122で表示部11に「1」を表示する〇同様
にして、次の数字「φ」 「φ」の置数キー等5,8を
操作すると、Nフラグ・カウンタは「φ」でないため、
ステップ116でステップ119へ分岐し、更にはステ
ップ121でX Reg72の2桁目、3桁目にそれぞ
れ「φ」 「φ」をセットする。
Next, in step 120, it is determined that the "x" flag 74 is not set, and the process branches to step 121, where "1" is set in the first digit of XReg 72, and finally, in step 122, the display unit 11 is Display "1" 〇 In the same way, the next number "φ" If you operate the number keys 5 and 8 for "φ", the N flag counter is not "φ", so
In step 116, the process branches to step 119, and further in step 121, "φ" and "φ" are set in the second and third digits of X Reg 72, respectively.

このようにして、X Reg 72にプリセット部5
5aの比較開始アドレス「1φφ」がセットされる。
In this way, the preset section 5 is added to the X Reg 72.
The comparison start address "1φφ" of 5a is set.

次に「×」キー4の操作による×フラグ74のセットに
際しては、第9図に示す如く、ステップ131で「×」
4を操作すると、ステップ132,133で「×」フラ
グ74が既にセットされてないこと、「N」フラグ73
がセットされていることを判別して、ステップ134で
「×」フラグ74をセットし、ステップ135で表示部
11に、「×」表示をする。
Next, when setting the x flag 74 by operating the "x" key 4, as shown in FIG.
4, in steps 132 and 133 it is determined that the "x" flag 74 is not already set, and the "N" flag 73 is
It is determined that the "x" flag 74 is set in step 134, and "x" is displayed on the display unit 11 in step 135.

次に、比較終了アドレス「IFF」のセットに際しては
、第8図に示す如く、置数キー等5,8により置数デー
タを順次入力していくと、ステップ120で「×」フラ
グ74がセットされていることを判別してステップ12
3へ分岐し、ここにおいてY Reg 7 2 aの1
桁目より順次「1」「F」 「F」をセットする。
Next, when setting the comparison end address "IFF", as shown in FIG. Step 12
3, where Y Reg 7 2 a of 1
Set "1", "F", and "F" sequentially starting from the digit.

次に「小計」キー1の操作による「小計」フラグ75の
セットに際しては、第10図において示す如く、ステッ
プ141で小計キー7を操作すると、ステップ1 42
, 1 43で設定モードであること、他の入力の設
定中でないことを判別するとともに、ステップ144,
145,146でrcHKJフラグ71 ,JxJフラ
グ74,JNJフラグ73がセットされていることを判
別し、ステツプ147でX Reg 72およびYRe
g72aの内容をI1,■2へ転送するとともに、ステ
ップ148において「小計」フラグ・カウンタをカウン
トアップし、rNJフラグ13および「×」フラグ74
をクリアする。
Next, when the "subtotal" flag 75 is set by operating the "subtotal" key 1, as shown in FIG.
, 1 In step 43, it is determined that the mode is set and that other inputs are not being set, and in step 144,
At steps 145 and 146, it is determined that the rcHKJ flag 71, JxJ flag 74, and JNJ flag 73 are set, and at step 147, X Reg 72 and YRe
The contents of g72a are transferred to I1 and ■2, and the "subtotal" flag counter is counted up in step 148, and the rNJ flag 13 and the "x" flag 74 are
Clear.

次に第11図に示す如く、ステップ150で置数キー5
および「計」キー7を「1」 「計」の如く操作すると
、ステップ152で設定モードであ・ることを判別し、
ステップ153で「N」フラグ・カウンタが「1」であ
るか否かを判別する。
Next, as shown in FIG.
Then, when the "meter" key 7 is operated as "1" and "meter", it is determined in step 152 that the mode is set,
In step 153, it is determined whether the "N" flag counter is "1".

このrNJフラグ・カウンタは置数キー5「1」の操作
によりステップ119でカウントアップされ「1」にな
っていること、ステップ154へ分岐し、このステップ
154でレト計」フラグ75がセットされていることを
判別し、ステップ155で■1,■2の内容をそのまま
■A1,IA2へ転送する。
This rNJ flag counter is counted up and becomes "1" in step 119 by operating the numeric key 5 "1", and the process branches to step 154, where the "reto counter" flag 75 is set. In step 155, the contents of ■1 and ■2 are transferred as they are to ■A1 and IA2.

そして、ステップ156でrcHK IJフラグ16を
セットし、ステップ157でrNJフラグ73および「
小計」フラグ75をクリアする。
Then, in step 156, the rcHK IJ flag 16 is set, and in step 157, the rNJ flag 73 and "
Clear the "Subtotal" flag 75.

以上でJCHK IJフラグ76に対応するIA1,■
A2へのプリセット部55aのアドレス「1φφ」〜「
IFF」からなる比較パターンのプリセットを終了する
With the above, IA1 corresponding to JCHK IJ flag 76,■
Addresses "1φφ" to "1φφ" of the preset section 55a to A2
The presetting of the comparison pattern consisting of "IFF" is completed.

また、他の比較パターンのプリセットに際しては、同様
にして■1,■2へ所定比較パターンをセットし、例え
ば置数キー5、「計」キー7を、「2」 「計」又は、
「3」 「計」 の如く操作すれば、rcHK 2 Jフラグ77又はr
CHK3 Jフラグ78がセットされ、当該比較パター
ンは■B1,IB2へ又は■C1,Ic2ヘプリセット
される。
In addition, when presetting other comparison patterns, set the predetermined comparison patterns to ■1 and ■2 in the same way, and, for example, press the numeric key 5 and the "total" key 7 to select "2", "total", or
If you operate like "3""total", rcHK 2 J flag 77 or r
The CHK3 J flag 78 is set, and the comparison pattern is preset to ■B1, IB2 or ■C1, Ic2.

次に、第2の記憶部64にプリセットされたいくつかの
比較パターンから任意の比較パターンを選択し、この選
択された比較パターンによりプリセット部55aのデー
タと外部メモリ18のデータとを比較点検しプリセット
部55aに記憶された誤データを検出する操作について
考える。
Next, an arbitrary comparison pattern is selected from several comparison patterns preset in the second storage section 64, and the data in the preset section 55a and the data in the external memory 18 are compared and inspected using the selected comparison pattern. Consider an operation for detecting erroneous data stored in the preset section 55a.

例えば、■A1,■A2にプリセットされている比較パ
ターンによる比較点検に際しては、キーボード2上の第
1のコントロールキー9を点検モードにセットし、「C
HK1」フラグ76を指定する置数キー5「1」を操作
し、次に比較を指示する「CHKJキー5を操作する。
For example, when performing a comparative inspection using the comparison patterns preset in ■A1 and ■A2, set the first control key 9 on the keyboard 2 to the inspection mode and press "C".
Operate the numeric key 5 "1" to specify the "HK1" flag 76, and then operate the "CHKJ key 5" to instruct comparison.

このとき『置数』キー5の操作によりステップ119で
「N」フラグ73がセットされているため、第7図のフ
ローチャートに示す如く、ステップ101でl−CHK
Jキー5を操作するとステップ102で第1のコントロ
ールキー9が設定モードにセットされてないことを判別
し、ステップ161でこれが点検モードであることを判
別し、ステップ162で「/」{十」フラグγ5がセッ
トされてないことによりあらかじめプリセットされた比
較パターンの呼び出しであることを判別し、ステップ1
63 ,164165で置数キー5「1」で指定された
IA, ,■A2の内容を■1,I2に転送し、ステッ
プ166で■1,■2にセットされた比較パターンによ
り、まず、第1の記憶部55のプリセット部55aのア
ドレス「1φφ」のデータと外部メモリ18のデータと
をプリセットメモリ処理回路62において比較される。
At this time, since the "N" flag 73 is set in step 119 by operating the "number" key 5, l-CHK is set in step 101 as shown in the flowchart of FIG.
When the J key 5 is operated, it is determined in step 102 that the first control key 9 is not set to the setting mode, and in step 161 it is determined that this is the inspection mode, and in step 162 "/"{ten" Since the flag γ5 is not set, it is determined that a preset comparison pattern is called, and step 1 is executed.
63, 164165, the contents of IA, , ■A2 specified by numeric key 5 "1" are transferred to ■1, I2, and according to the comparison pattern set for ■1, ■2 in step 166, first The preset memory processing circuit 62 compares the data at the address “1φφ” in the preset unit 55a of the storage unit 55 with the data in the external memory 18.

その結果ステップ167で両方のデータが一致するか否
かを判別し、一致する場合にはステップ168へ分岐し
アドレスと1つカウントアップしてステップ169から
ステップ166へ戻る。
As a result, it is determined in step 167 whether or not both data match. If they match, the process branches to step 168, counts up by one with the address, and returns from step 169 to step 166.

そしてプリセット部55aのアドレス「1φ1」のデー
タと外部メモリ18のデータとの比較を同様にして行な
う。
Then, the data at the address "1φ1" in the preset section 55a and the data in the external memory 18 are compared in the same manner.

この際、プリセット部55aのデータと外部メモリ18
のデータが異なる際においては、ステップ167からス
テップ170へ分岐し、ここlこおいてプリンター42
に誤データ有りとして該当するプリセット部55aのア
ドレスとそのデータとをプリントアウトする。
At this time, the data in the preset section 55a and the external memory 18
If the data differ, step 167 branches to step 170, where the printer 42
The address of the corresponding preset section 55a and its data are printed out as having erroneous data.

このようにして、この比較点検動作をアドレス「1φφ
」ないしrlFFJの範囲にわたって終了するとステッ
プ169がこれを判断してステップ170へ分岐し、こ
こにおいて比較点検が終了したことをプリンタ42によ
りプリントアウトして比較動作を終了する。
In this way, this comparison check operation is performed at the address "1φφ
'' to rlFFJ, step 169 determines this and branches to step 170, where the printer 42 prints out the fact that the comparison inspection has been completed and ends the comparison operation.

なお、以上述べた比較操作はあらかじめ第2の記憶部6
4ttこプリセットされた比較パターンを用いた比較点
検であるが、次にプリセットされた比較パターン以外の
比較パターンによる比較点検について説明する。
Note that the comparison operation described above is performed in advance in the second storage unit 6.
This is a comparison inspection using a preset comparison pattern.Next, a comparison inspection using a comparison pattern other than the preset comparison pattern will be explained.

例えば、第1の記憶部55の「2φφ」 〜「2FF」
のアドレス範囲におけるプリセット部55aのデータ点
検が要求される際には、キーボード2上の第1のコント
ロールキー9を点検モードlこセットし、キーボード2
上のキーを、「2φφJ rXJ r2FFJ r小計
J rcHKjの順に操作すればよい。
For example, “2φφ” to “2FF” in the first storage unit 55
When data inspection of the preset section 55a in the address range is requested, the first control key 9 on the keyboard 2 is set to inspection mode, and the keyboard 2 is turned on.
All you have to do is operate the keys above in the following order: 2φφJ rXJ r2FFJ rSubtotal J rcHKj.

ここにおいて、第1のコントロールキー9は点検モード
であるため、ステップ112,”124,115のフロ
ーに示す如く置数キー等5,8fこよる比較パターンの
入力は「CHKjフラグ71がセットされてない状態の
下で行なわれrCHKjキー5の操作によりその比較パ
ターンによる比較動作が行なわれる。
Here, since the first control key 9 is in the inspection mode, the input of the comparison pattern using the numeric keys 5 and 8f, as shown in the flow of steps 112, 124, and 115, is performed when the CHKj flag 71 is set. By operating the rCHKj key 5, a comparison operation is performed based on the comparison pattern.

また、プリセット部55aのアドレス「1φφ」のみの
比較パターンの設定に際しては、キーボード2上のキー
操作は、 「1φφJ rXJ rlφφ」「小計J 「cHKJ
とすればよい。
Furthermore, when setting a comparison pattern for only the address "1φφ" in the preset section 55a, the key operations on the keyboard 2 are "1φφJ rXJ rlφφ", "Subtotal J", "cHKJ
And it is sufficient.

次にプリントアウトされたプリセット部55aの誤デー
タを確認することにより、プリセット部55aの誤デー
タの訂正を行なう操作について説明する。
Next, a description will be given of an operation for correcting erroneous data in the preset section 55a by checking the erroneous data in the printed out preset section 55a.

例えば、プリセット部55aの「111」〜「12F」
のアドレス範囲に誤データが記憶されていることが確認
され、上記アドレスに外部メモリ18から訂正データを
新たに記憶させる際{こおいては、キーボード2上の第
1のコントロールキー9を設定にセットし、次の順でキ
ー操作を行なrcHKJ rl 1 1j rx」
rl 2Fj r取消」ここにおいて、まず「CHK
」キー5を操作すると、第7図において示す如く、ステ
ップ106でrcHKJ フラグ11をセットする。
For example, "111" to "12F" of the preset section 55a
It has been confirmed that incorrect data has been stored in the address range of rcHKJ rl 1 1j rx"
rl 2Fj r Cancel” Here, first, select “CHK
'' key 5, the rcHKJ flag 11 is set in step 106, as shown in FIG.

次に置数キー等5,8および「×」キー4を操作するこ
とlこよりXReg72に「11Uの訂正開始アドレス
、YReg72aに「12FJの訂正終了アドレスから
なる訂正パターンを設定し、rNJフラグ73および「
×」フラグ74をセットする。
Next, by operating the numeric keys 5, 8 and the "x" key 4, a correction pattern consisting of the correction start address of 11U is set in XReg72, the correction end address of 12FJ is set in YReg72a, and the rNJ flag 73 and "
×” flag 74 is set.

そして最後に「取消」キー4を操作すると、第12図の
フローに示す如くステップ181,182・・・187
において、設定モードであること、他の入力の設定中で
ないこと、×フラグ74がセットされていること、rN
Jフラグ73がセットされていること、「小計」フラグ
75がセットされていないこと、rCHKj フラグ
71がセットされていること等を判別し、更にステップ
188でX Reg 7 2 , Y &g 72aで
指定された訂正パターンをもって、つまりプリセット部
55aのアドレス「l11」〜rl2Fjに外部メモリ
18のデータを訂正データとして新たに記憶させる。
Finally, when the "Cancel" key 4 is operated, steps 181, 182...187 are performed as shown in the flowchart of FIG.
is in setting mode, other inputs are not being set, x flag 74 is set, rN
It is determined that the J flag 73 is set, the "subtotal" flag 75 is not set, the rCHKj flag 71 is set, etc., and further, in step 188, X Reg 7 2, Y &g 72a are specified. The data in the external memory 18 is newly stored as correction data using the corrected pattern, that is, at addresses "l11" to rl2Fj of the preset section 55a.

また、プリセット部55aのアドレス「l F FFJ
のみの訂正を行ないたいとき(こは、キーボード2上の
キーを次の順で操作すればよい。
Further, the address “l F FFJ” of the preset section 55a
If you want to make a correction only (in this case, you can operate the keys on the keyboard 2 in the following order).

rCHKJ II FFFJ rXJ 「IFFFJ
r増消」ここにおける各部の動作は前述した訂正パター
ンと同様にしてなされる。
rCHKJ II FFFJ rXJ “IFFFJ
r increase/decrease" The operations of each part here are performed in the same manner as in the correction pattern described above.

本発明によれば、あらかじめデータを格納した外部メモ
リから転送されたデータを記憶するプリセットメモリを
有するレジスタにおいて、設定キーの操作をもって外部
メモリのデータと比較するプリセットメモリの比較開始
アドレスと比較終了アドレスとからなる比較パターンを
記憶手段に記憶させ、点検キーの操作をもって記憶手段
に記憶させた上記点検パターンによるプリセットメモリ
のデータと外部メモリのデータとの比較を行なわせ、そ
の結果を出力手段をもって出力させることにより、プリ
セットメモリに記憶されたデータの点検を迅速かつ正確
に行なうレジスタを提供することができる。
According to the present invention, in a register having a preset memory that stores data transferred from an external memory in which data is stored in advance, the comparison start address and comparison end address of the preset memory are compared with data in the external memory by operating a setting key. A comparison pattern consisting of the above is stored in the storage means, and by operating an inspection key, the data in the preset memory according to the inspection pattern stored in the storage means is compared with the data in the external memory, and the result is outputted by the output means. By doing so, it is possible to provide a register that allows quick and accurate checking of data stored in the preset memory.

また、上記出力手段により誤データの確認されたプリセ
ットメモリのアドレスに、訂正キーの操作をもって外部
メモリから訂正データを転送し記憶させることにより、
迅速かつ正確なプリセットメモリの誤データの検出訂正
を行なうことができ、その結果、ユーザーによりプリセ
ットメモリに記憶されるデータが異なる場合においても
その点検および訂正を簡単に行なうことができ、当該レ
ジスタのサービスおよび営業の保守の向上を図ることが
できる。
In addition, by operating the correction key, corrected data is transferred from the external memory and stored in the address of the preset memory where erroneous data has been confirmed by the output means.
It is possible to quickly and accurately detect and correct incorrect data in the preset memory, and as a result, even if the data stored in the preset memory differs depending on the user, it can be easily checked and corrected, and the data stored in the register can be easily checked and corrected. Service and sales maintenance can be improved.

また、比較パターンによって比較点検されたプリセット
メモリの誤データが記憶されているアドレスのみを出力
手段をもって出力させることにより、出力されたデータ
からプリセットメモリの誤データの検出をより迅速に行
なうことができる。
Furthermore, by having the output means output only the addresses in which erroneous data in the preset memory that has been compared and inspected by the comparison pattern is stored, erroneous data in the preset memory can be detected more quickly from the output data. .

更には、記憶手段にあらかじめ複数の比較パターンを記
憶させ、点検キーの操作をもって任意の比較パターンを
選択し、この比較パターンによる点検動作をさせること
により、所定のプリセットメモリの点検をより迅速に行
なうことができる。
Furthermore, by storing a plurality of comparison patterns in advance in the storage means, selecting an arbitrary comparison pattern by operating the inspection key, and performing an inspection operation using this comparison pattern, inspection of a predetermined preset memory can be performed more quickly. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明のレジスタの一実施例を示すものであり、第
1図はその外観図、第2図はそのキーボードの正面図、
第3図はその表示部の正面図、第4図はその概要を示す
ブロック図、第5図はその機能を示すブロック図、第6
図はその記憶手段のメモリアップ、第7図ないし第12
図はその動作を示すフローチャート図である。 4・・・・・・訂正キー、5・・・・・・点検キー、7
・・・・・・設定キー 18・・・・・・外部メモリ、
42・・・・・・出力手段、55a・・・・・・プリセ
ットメモリとしてのプリセット部、62・・・・・・比
較手段および訂正手段としてのプリセットメモリ処理回
路、64・・・・・・記憶手段。
The figures show one embodiment of the register of the present invention, and Fig. 1 is an external view thereof, Fig. 2 is a front view of the keyboard, and Fig. 2 is a front view of the keyboard.
Figure 3 is a front view of the display, Figure 4 is a block diagram showing its outline, Figure 5 is a block diagram showing its functions, and Figure 6 is a block diagram showing its functions.
The figures show the memory up of the storage means, figures 7 to 12.
The figure is a flow chart diagram showing the operation. 4... Correction key, 5... Inspection key, 7
... Setting key 18 ... External memory,
42... Output means, 55a... Preset section as preset memory, 62... Preset memory processing circuit as comparison means and correction means, 64... Memory means.

Claims (1)

【特許請求の範囲】 1 あらかじめデータが格納された外部メモリから転送
されたデータを記憶するプリセットメモリを有するレジ
スタIこおいて、上記プリセットメモリに記憶されたデ
ータと上記外部メモリに記憶されたデータとの比較を行
なうため置数キーをもって設定された上記プリセットメ
モリの比較開始アドレスと比較終了アドレスとからなる
比較パターンを入力する設定キーと、この設定キーの操
作をもって入力される比較パターンを記憶する記憶手段
と、この記憶手段に記憶された比較パターン{こより上
記プリセットメモリのデータと上記外部メモリのデータ
との比較を指示する点検キーと、この点検キーの操作を
もって上記記憶千段fこ記憶された点検パターンにより
上記プリセットメモリのデータと外部メモリのデータと
を比較する比較手段と、この比較手段により比較された
結果を出力する出力手段とを備えたことを特徴とするレ
ジスタ。 2 プリセットメモリに記憶された誤データおよびその
アドレスのみを出力する出力手段を備えたことを特徴と
する特許請求の範囲第1項記載のレジスタ。 3 複数の比較パターンを記憶する記憶手段と、点検キ
ーの操作をもって記憶手段に記憶された上記複数の比較
パターンから任意の一つを選択しこの比較パターンをも
ってプリセットメモリのデータと外部メモリのデータと
を比較する比較手段とを備えたことを特徴とする特許請
求の範囲第1項または第2項記載のレジスタ。 4 あらかじめデータが格納された外部メモリから転送
されたデータを記憶するプリセットメモリを有するレジ
スタ{こおいて、上記プリセットメモリに記憶されたデ
ータと上記外部メモリに記憶されたデータとの比較を行
なうため置数キーをもって設定された上記プリセットメ
モリの比較開始アドレスと比較終了アドレスとからなる
比較パターンを入力する設定キーと、この設定キーの操
作をもって入力される比較パターンを記憶する記憶手段
と、この記憶手段に記憶された比較パターンにより上記
プリセットメモリのデータと上記外部メモリのデータと
の比較を指示する点検キーと、この点検キーの操作をも
って上記記憶手段に記憶された点検パターンにより上記
プリセットメモリのデータと外部メモリのデータとを比
較する比較手段と、この比較手段により比較された結果
を出力する出力手段と、この出力千段Iこより出力され
た結果誤データの記憶が確認される上記プリセットメモ
リのアドレスに上記外部メモリからの訂正データの書き
込みを指示する訂正キーと、この訂正キーの操作をもっ
て上記プリセットメモリに上記外部メモリの訂正データ
を転送し記憶させる訂正手段とを備えたことを特徴とす
るレジスタ。 5 プリセットメモリに記憶された誤データおよびその
アドレスのみを出力する出力手段を備えたことを特徴と
する特許請求の範囲第4項記載のレジスタ。 6 複数の比較パターンを記憶する記憶手段と、点検キ
ーの操作をもって記憶手段に記憶された上記複数の比較
パターンから任意の一つを選択しこの比較パターンをも
ってプリセットメモリのデータと外部メモリのデータと
を比較する比較手段とを備えたことを特徴とする特許請
求の範囲第4項または第5項記載のレジスタ。
[Scope of Claims] 1. In a register I having a preset memory for storing data transferred from an external memory in which data is stored in advance, the data stored in the preset memory and the data stored in the external memory A setting key for inputting a comparison pattern consisting of a comparison start address and a comparison end address of the preset memory set using the numeric key in order to perform a comparison, and a comparison pattern input by operating this setting key is memorized. a storage means; a comparison pattern stored in the storage means; an inspection key for instructing a comparison between the data in the preset memory and the data in the external memory; A register comprising a comparison means for comparing data in the preset memory and data in an external memory using a check pattern determined by the test pattern, and an output means for outputting a result of the comparison by the comparison means. 2. The register according to claim 1, further comprising output means for outputting only the erroneous data stored in the preset memory and its address. 3 A storage means for storing a plurality of comparison patterns, and an arbitrary one selected from the plurality of comparison patterns stored in the storage means by operating an inspection key, and using this comparison pattern, the data in the preset memory and the data in the external memory are combined. 3. The register according to claim 1, further comprising comparison means for comparing the registers. 4. A register having a preset memory for storing data transferred from an external memory in which data has been previously stored {here, for comparing the data stored in the preset memory and the data stored in the external memory; A setting key for inputting a comparison pattern consisting of a comparison start address and a comparison end address of the preset memory set by the numeric key, a storage means for storing the comparison pattern input by operating the setting key, and the memory. an inspection key for instructing a comparison between the data in the preset memory and the data in the external memory according to a comparison pattern stored in the storage means; and an inspection key for instructing a comparison between the data in the preset memory and the data in the external memory according to a comparison pattern stored in the storage means; and an output means for outputting the comparison result by the comparison means, and a result outputted from the output stage I of the preset memory to confirm that the erroneous data has been stored. The present invention is characterized by comprising a correction key for instructing writing of correction data from the external memory to an address, and correction means for transferring and storing the correction data in the external memory to the preset memory by operating the correction key. register. 5. The register according to claim 4, further comprising output means for outputting only the erroneous data stored in the preset memory and its address. 6 A storage means for storing a plurality of comparison patterns, and an arbitrary one is selected from the plurality of comparison patterns stored in the storage means by operating an inspection key, and this comparison pattern is used to combine the data in the preset memory and the data in the external memory. 6. The register according to claim 4, further comprising comparison means for comparing the registers.
JP1078779A 1979-01-31 1979-01-31 register Expired JPS5836386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1078779A JPS5836386B2 (en) 1979-01-31 1979-01-31 register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1078779A JPS5836386B2 (en) 1979-01-31 1979-01-31 register

Publications (2)

Publication Number Publication Date
JPS55103666A JPS55103666A (en) 1980-08-08
JPS5836386B2 true JPS5836386B2 (en) 1983-08-09

Family

ID=11760037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1078779A Expired JPS5836386B2 (en) 1979-01-31 1979-01-31 register

Country Status (1)

Country Link
JP (1) JPS5836386B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071514B2 (en) * 1986-06-30 1995-01-11 三洋電機株式会社 Electronic cash register

Also Published As

Publication number Publication date
JPS55103666A (en) 1980-08-08

Similar Documents

Publication Publication Date Title
JPS592063B2 (en) density register
GB2089547A (en) Electronic register
JPS6118125B2 (en)
CA1223359A (en) Automatic registration in an electronic cash register
JPS5836386B2 (en) register
JPS6031000B2 (en) electronic cash register
JPH0363120B2 (en)
JP2977920B2 (en) Electronic cash register
JPS6342210B2 (en)
JPS5834524Y2 (en) electronic cash register
JP2005135100A (en) Article registration apparatus
JP2617250B2 (en) Electronic cash register
JPH0222437B2 (en)
JP2552378B2 (en) Product sales data processor
JPS5857787B2 (en) electronic device with keyboard
JPH0211957B2 (en)
JPS59112362A (en) Electronic cash register
JPH0211956B2 (en)
JPH0418072Y2 (en)
JPH02257396A (en) Commodity sale data processor
JPS5819204B2 (en) electronic fare scale
JPH049719A (en) Postage balance
JPS5837754A (en) Storage system to cassette memory
JPH034398A (en) Electronic cash register
JPS6027931B2 (en) electronic fare scale