JPS583569A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPS583569A JPS583569A JP56098812A JP9881281A JPS583569A JP S583569 A JPS583569 A JP S583569A JP 56098812 A JP56098812 A JP 56098812A JP 9881281 A JP9881281 A JP 9881281A JP S583569 A JPS583569 A JP S583569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- bridge
- rectifier circuit
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、直流電源に基づいてｎ倍電圧（但しｎは正の
整数）を得ることが可能な直流電源装置に関するもので
ある。
整数）を得ることが可能な直流電源装置に関するもので
ある。
直流電源に基づいて高い直流電圧を得る場合には、一般
に第１図に示す如（、［流電溝ＤＣ、インバータＩＮＶ
、昇圧用トランスＴｒ％Ｊｌｆｉ回路ＲＤ、負荷Ｒから
成る回路構成とする。従って、トランスＴｒが必要とな
り、必然的に装置が大型且つ＾価になった。
に第１図に示す如（、［流電溝ＤＣ、インバータＩＮＶ
、昇圧用トランスＴｒ％Ｊｌｆｉ回路ＲＤ、負荷Ｒから
成る回路構成とする。従って、トランスＴｒが必要とな
り、必然的に装置が大型且つ＾価になった。
そこで１本発明の目的は簡略化された構成で高い電圧を
得ることが可能な直流電源装置を提供することにある。
得ることが可能な直流電源装置を提供することにある。
上記目的を達成するだめの本発明はへ一対の直流電源線
と、前記一対の直流電源線間に接続されたサイリスタブ
リッジ回路と、前記サイリスタブリッジ回路のサイリス
タに直列型インバータ方式のゲート信号を供給するゲー
ト制御回路と、前記サイリスタブリッジ回路から導出さ
れた少な（とも第１及び第２の交流電源線と、前記サイ
リスタブリッジ回路のサイリスタの電流経路に接続され
た電流保持用リアクトルと、少な（とも４個、の整Ｓ素
子又は制御整流素子から成る第１のブリッジ型全波整流
回路と、少なくとも４個の整流素子又は制御整流素子か
ら成り且つ前記第１のブリッジ型全波整流−路に同極性
で１列接続され且つ少なくとも２つの交流入力点を有し
且つ前記少な（とも２つの交流入力点が前記少なくとも
第１及び第２の交流電伽線に夫々接続された第２のブリ
ッジ型全波１１８回路と、前記少な（とも第１及び第２
の交流電ｓｍと前記第］のブリッジ型金ｔ＆整流回路の
少な（とも２つの交流入力点との間に夫々接続された夫
々のコンデンサと、を有し、前記第］のブリッジ型全波
整流回路と前記第２のブリッジ型全波整流回路との直列
接続回路の両端に倍電圧を得るように構成された倍電圧
整流回路を含んでいることを特徴とする直流電源装置に
係わるものである。
と、前記一対の直流電源線間に接続されたサイリスタブ
リッジ回路と、前記サイリスタブリッジ回路のサイリス
タに直列型インバータ方式のゲート信号を供給するゲー
ト制御回路と、前記サイリスタブリッジ回路から導出さ
れた少な（とも第１及び第２の交流電源線と、前記サイ
リスタブリッジ回路のサイリスタの電流経路に接続され
た電流保持用リアクトルと、少な（とも４個、の整Ｓ素
子又は制御整流素子から成る第１のブリッジ型全波整流
回路と、少なくとも４個の整流素子又は制御整流素子か
ら成り且つ前記第１のブリッジ型全波整流−路に同極性
で１列接続され且つ少なくとも２つの交流入力点を有し
且つ前記少な（とも２つの交流入力点が前記少なくとも
第１及び第２の交流電伽線に夫々接続された第２のブリ
ッジ型全波１１８回路と、前記少な（とも第１及び第２
の交流電ｓｍと前記第］のブリッジ型金ｔ＆整流回路の
少な（とも２つの交流入力点との間に夫々接続された夫
々のコンデンサと、を有し、前記第］のブリッジ型全波
整流回路と前記第２のブリッジ型全波整流回路との直列
接続回路の両端に倍電圧を得るように構成された倍電圧
整流回路を含んでいることを特徴とする直流電源装置に
係わるものである。
上記本発明によれば１倍電圧整流回路のコンデンサがサ
イリスタブリッジ回路を直列型インバータ駆動するため
のコンデンサとし又も働く。またトランスを使用しない
で昇圧することが可能である。従って、装置の構成が簡
略化され、小型化。
イリスタブリッジ回路を直列型インバータ駆動するため
のコンデンサとし又も働く。またトランスを使用しない
で昇圧することが可能である。従って、装置の構成が簡
略化され、小型化。
低コスト化が可能になる。
以下、図面を参照し工率発明の実施例について述べる。
本発明の実施例に係わるインバータと３相３倍電圧整流
回路とを含む直流電源装置を示す第２−に於い′Ｃは、
直流電圧を供給するための一対の厘流電＊１ｔｌＱ１）
ｒ２３に、 ６個Ｏ？４１Ｊ スタＳ、 〜Ｓ、ノ３
相ブリッジ接続から成るサイリスタブリッジ回路（ハ）
が接続され、このブリッジ回路（ハ）から導出された第
１、第２．及び第３の交流電池Ｍ １１１１２１１３１
が３相倍電圧整流回路に接続され℃いる。尚、第１、第
２、及び第３の交流電源線＋１１（２）＋３１には直列
に第１゜第２．及び第３の電流保持用りアクドル（至）
Ｇ（ハ）が接続されている。
回路とを含む直流電源装置を示す第２−に於い′Ｃは、
直流電圧を供給するための一対の厘流電＊１ｔｌＱ１）
ｒ２３に、 ６個Ｏ？４１Ｊ スタＳ、 〜Ｓ、ノ３
相ブリッジ接続から成るサイリスタブリッジ回路（ハ）
が接続され、このブリッジ回路（ハ）から導出された第
１、第２．及び第３の交流電池Ｍ １１１１２１１３１
が３相倍電圧整流回路に接続され℃いる。尚、第１、第
２、及び第３の交流電源線＋１１（２）＋３１には直列
に第１゜第２．及び第３の電流保持用りアクドル（至）
Ｇ（ハ）が接続されている。
３相倍電圧整流回路を構成するために、第】。
第２．及び第３の交流電源線＋１１１２１１３１に第１
、第２゜第３、第４、第５．及び第６のコンデンサＣ，
，Ｃ，、ｃ、、 ｃ、、 ｃ、、ｃ、が接続されている
。また第１゜第２、第３．第４、第５．第６の整流素子
Ｄｌ、Ｄ、。
、第２゜第３、第４、第５．及び第６のコンデンサＣ，
，Ｃ，、ｃ、、 ｃ、、 ｃ、、ｃ、が接続されている
。また第１゜第２、第３．第４、第５．第６の整流素子
Ｄｌ、Ｄ、。
Ｄお、 Ｄ、、 Ｄ、、 Ｄ、から成る第１の３相ブリ
ッジ型全波整流回路（４１と、第７．第８、第９．第１
０゜第１１．及び第１２の整流素子り、、 Ｄ８． Ｄ
、、 Ｄ、。。
ッジ型全波整流回路（４１と、第７．第８、第９．第１
０゜第１１．及び第１２の整流素子り、、 Ｄ８． Ｄ
、、 Ｄ、。。
Ｄｌｌ、Ｄｌｌから成る第２の３相ブリッジ型全ＩＩＪ
ＩＩＦ流回路＋５１と、第１３．第１４．第］５．第１
６、第１７、及び第１８の整流素子ＤＩＪ、 ＤＩいＤ
１３、Ｄ、いり、、、Ｄ、、から成る第３の３相ブリッ
ジ型全ｆｆＲ整流回路１６３とが設けられ、第１．第３
及び第２の３相ブリッジ型全波！ｉｆｔ回路（４）（５
）（６）の順に同極性で厘３相ブリッジ型全波整流回路
１４１の３つの交流入力点Ａ、、Ａ！％Ａ１と３相交流
電源線ｉｌｌ １２１１３＋との間に第］、第２．及び
第３のコンデンサＣ，，Ｃ，、Ｃ１が夫々接続され、第
３の３相ブリッジ型全ｔ＆整流回路（６）の３つの交流
入力点Ａ、、Ａ、、 Ａ、と３相交流電諒線ｉｌ＋ １
２１ Ｆ３１との間に第４．第５．及び第６のコンデン
サＣ４％Ｃ，，Ｃ，が接続され℃いる。また第２のブリ
ッジ型全波整流回路（５；の３つの交流人力点Ａ、、Ａ
、、Ａ、は直接に３相交流電湯線Ｉｌ＋（２）（３）に
接続されている。第１の３相ブリッジ型全波整流回路の
一方（正）の直流出力点Ｐ１は第１の直流出力端子（７
）に接続され、七の他方（負）の［Ｒ出力点Ｐ、は、第
２の３相ブリッジ型全汲整流回路（５）の−万（正）の
直流出力点ＰａＫＭｋ続されている。
ＩＩＦ流回路＋５１と、第１３．第１４．第］５．第１
６、第１７、及び第１８の整流素子ＤＩＪ、 ＤＩいＤ
１３、Ｄ、いり、、、Ｄ、、から成る第３の３相ブリッ
ジ型全ｆｆＲ整流回路１６３とが設けられ、第１．第３
及び第２の３相ブリッジ型全波！ｉｆｔ回路（４）（５
）（６）の順に同極性で厘３相ブリッジ型全波整流回路
１４１の３つの交流入力点Ａ、、Ａ！％Ａ１と３相交流
電源線ｉｌｌ １２１１３＋との間に第］、第２．及び
第３のコンデンサＣ，，Ｃ，、Ｃ１が夫々接続され、第
３の３相ブリッジ型全ｔ＆整流回路（６）の３つの交流
入力点Ａ、、Ａ、、 Ａ、と３相交流電諒線ｉｌ＋ １
２１ Ｆ３１との間に第４．第５．及び第６のコンデン
サＣ４％Ｃ，，Ｃ，が接続され℃いる。また第２のブリ
ッジ型全波整流回路（５；の３つの交流人力点Ａ、、Ａ
、、Ａ、は直接に３相交流電湯線Ｉｌ＋（２）（３）に
接続されている。第１の３相ブリッジ型全波整流回路の
一方（正）の直流出力点Ｐ１は第１の直流出力端子（７
）に接続され、七の他方（負）の［Ｒ出力点Ｐ、は、第
２の３相ブリッジ型全汲整流回路（５）の−万（正）の
直流出力点ＰａＫＭｋ続されている。
また第２の３相ブリッジ瀧全汲整流回路１５）の他方（
負）の直流出力点Ｐ、は、第３の３相ブリッジ型全波整
流回路（６１の一方（正）の直流出力点Ｐ、に接続され
、第２の３相ブリッジ型全波整流回路（６１の他方（負
）の直流出力点Ｐ６は第２の直流出力端子（８）に接続
されている。またこの冥施例では必要に応じ１倍電圧と
されない直流出力電圧が得られるように、第２のブリッ
ジ型全波整流回路（５１０両端に、第３及び第４の直流
出力端子１９２側が接続され工いる。
負）の直流出力点Ｐ、は、第３の３相ブリッジ型全波整
流回路（６１の一方（正）の直流出力点Ｐ、に接続され
、第２の３相ブリッジ型全波整流回路（６１の他方（負
）の直流出力点Ｐ６は第２の直流出力端子（８）に接続
されている。またこの冥施例では必要に応じ１倍電圧と
されない直流出力電圧が得られるように、第２のブリッ
ジ型全波整流回路（５１０両端に、第３及び第４の直流
出力端子１９２側が接続され工いる。
上述の如＜４１１１成された装置で、一対の直流電源＠
ａｉｒのを直流電鍵に接続し１周知のゲート制御回路面
から各サイリスタＳ寞〜Ｓ、に第３図の囚〜（Ｆで示す
タイミングで３曲直列型インバータ駆動のためのゲート
信号を付与すると、３倍電圧整流回路に於けるコンデン
サＣ８〜Ｃ１が直列型インバータ回路のコンデンサとし
て働−青、第１．第２、第３の交流電源線１１＋ ＩＳ
Ｑ １３１に３相交流電圧を得ることが出来る。即ち、
第３図の１６時点でサイリスタＳ１、Ｓ、にｓ ’１時
点でサイリスタＳ１％Ｓ６にｓ ｈ時点でサイリスタ
Ｓ、、８６に、 ｔ、時点？？４１Ｊ スタＳｓ。
ａｉｒのを直流電鍵に接続し１周知のゲート制御回路面
から各サイリスタＳ寞〜Ｓ、に第３図の囚〜（Ｆで示す
タイミングで３曲直列型インバータ駆動のためのゲート
信号を付与すると、３倍電圧整流回路に於けるコンデン
サＣ８〜Ｃ１が直列型インバータ回路のコンデンサとし
て働−青、第１．第２、第３の交流電源線１１＋ ＩＳ
Ｑ １３１に３相交流電圧を得ることが出来る。即ち、
第３図の１６時点でサイリスタＳ１、Ｓ、にｓ ’１時
点でサイリスタＳ１％Ｓ６にｓ ｈ時点でサイリスタ
Ｓ、、８６に、 ｔ、時点？？４１Ｊ スタＳｓ。
Ｓ、に−１４時点でサイリスタＳ１１’ ８Ｈに、１１
時点でサイリスタＳ、、Ｓ、に、１６時点でサイリスタ
５ＩｓＳ４Ｖｃトリガパルスを付与すると、！サイリス
タ８１〜Ｓ６が実質的に２π／３の間隔で制御され、３
相交流が得られる。このインバータは強制転流させずに
、コンデンサＣ１〜Ｃ，の電流の消滅により、自然１１
ｉｆｉさせるものであるから１例えば、１０時点でサイ
リスタＳ、と８６とにゲートパルスが与えられｓ ’２
時点でサイリスタＳ１とＳ、とにゲートパルスが与えら
れると、サイリスタＳＮには第３図（Ｑに示すような電
流ｉ、が流れる。尚、この電流はコンデンサの大キサに
より″″ＣＣ変化。従って、コンｆｌｙすＣ１〜Ｃ６の
容量は、ここに流れる電流がπ／３期間内で零又はサイ
リスタの保持電流以下になるように決足されている。
時点でサイリスタＳ、、Ｓ、に、１６時点でサイリスタ
５ＩｓＳ４Ｖｃトリガパルスを付与すると、！サイリス
タ８１〜Ｓ６が実質的に２π／３の間隔で制御され、３
相交流が得られる。このインバータは強制転流させずに
、コンデンサＣ１〜Ｃ，の電流の消滅により、自然１１
ｉｆｉさせるものであるから１例えば、１０時点でサイ
リスタＳ、と８６とにゲートパルスが与えられｓ ’２
時点でサイリスタＳ１とＳ、とにゲートパルスが与えら
れると、サイリスタＳＮには第３図（Ｑに示すような電
流ｉ、が流れる。尚、この電流はコンデンサの大キサに
より″″ＣＣ変化。従って、コンｆｌｙすＣ１〜Ｃ６の
容量は、ここに流れる電流がπ／３期間内で零又はサイ
リスタの保持電流以下になるように決足されている。
サイリスタＳ１と８番とがオンになっている期間の電流
経路とじ又、サイリスタＳ１．りアクドル（至）。
経路とじ又、サイリスタＳ１．りアクドル（至）。
コンデンサＣＩ、整流索子Ｄ１ ｓ出方端子（７）、負
荷（図示せず）、出力層子（８Ｊ、整流素子Ｄｊ６ｓコ
ンデンサＣ，，すアクドル（至）、サイリスタＳ、から
成る回路が形成されると共に、サイリスタＳＩ、リアク
トル（至）、コンデンサＣ４、整流索子Ｉ）＊ｇ、整流
素子ＤＩ。。
荷（図示せず）、出力層子（８Ｊ、整流素子Ｄｊ６ｓコ
ンデンサＣ，，すアクドル（至）、サイリスタＳ、から
成る回路が形成されると共に、サイリスタＳＩ、リアク
トル（至）、コンデンサＣ４、整流索子Ｉ）＊ｇ、整流
素子ＤＩ。。
り了りトルＧ、サイリスタＳ６から成る回路が形成され
る。従つ℃、第２図に於ける直列型インバータ回路部分
の等価回路は第４図となる。但し、Ｃム。
る。従つ℃、第２図に於ける直列型インバータ回路部分
の等価回路は第４図となる。但し、Ｃム。
ｃＢ、ｃｃはコンデンサＣ１〜Ｃ１に等価なコンデンサ
。
。
ＬＡ 、 ＬＢ 、Ｌ□ ＋ｔ ！Ｊ 了？ ） ｋｃ
ＩＪｃＩｊＱＢＫ等価なりアクドル、 ＲＡ、 ＲＢ、
ＲＯは整流素子Ｄ１〜Ｄ１．及び負荷に等価な抵抗で
ある。こめため、第２図でコンデンサＣ１〜Ｃ１の容量
を夫々等しく設定し、且つりアクドル＠〜（ハ）のイン
ダクタンス値を夫々等しく設定することが１ｉｔＬい。
ＩＪｃＩｊＱＢＫ等価なりアクドル、 ＲＡ、 ＲＢ、
ＲＯは整流素子Ｄ１〜Ｄ１．及び負荷に等価な抵抗で
ある。こめため、第２図でコンデンサＣ１〜Ｃ１の容量
を夫々等しく設定し、且つりアクドル＠〜（ハ）のイン
ダクタンス値を夫々等しく設定することが１ｉｔＬい。
サイリスタブリッジ回路（ハ）のサイリスタ８１〜Ｓ。
を直列型インバータ方式で駆動し、３相３倍電圧整流（
ロ）路に各線間の最大電位差がＥボルトとなる３相交流
を供給すると、第】の直流出力層子（７）にルトが発生
し、畠】及び第２の直流出力端子（７３１８）の間に３
Ｅボルトの電圧（３倍圧）が得られる。
ロ）路に各線間の最大電位差がＥボルトとなる３相交流
を供給すると、第】の直流出力層子（７）にルトが発生
し、畠】及び第２の直流出力端子（７３１８）の間に３
Ｅボルトの電圧（３倍圧）が得られる。
ｆた第】の直流出力層子（７］とＷ、４の直流出力層子
（１（ｌとの間には２Ｅボルトの電圧（倍電圧）が得ら
れる。次に、これを詳細に説明する。今、第１の交流電
６１１１１１１が第２の交流電源線（２）よりもＥボル
トだけ電圧が高い時点であると丁れば、第】の交流電＃
線…、第７の整流素子り１．第４の整流素子りい第２の
コンデンサＣ１，及び第２の交流電源線＋２１から成る
回路で第２のコンデンサＣ１がＥボルトに充電され、ま
た第１の交流電源線１１１１Ｒ４のコンデンサＣい第１
３の整流素子ＤＩｊｓ第１０の整流素子Ｄｊｌ１ｍ及び
第２の交流電源線（２１から成る回路で、第４のコンデ
ンサＣ，がＥボルトに充電される。このような動作は他
の相に於いても同様に生シ、残すのコンデンサｃ、、
ｃ、、ｃ、４ｃ、も同様にＥボルトに光電される。
（１（ｌとの間には２Ｅボルトの電圧（倍電圧）が得ら
れる。次に、これを詳細に説明する。今、第１の交流電
６１１１１１１が第２の交流電源線（２）よりもＥボル
トだけ電圧が高い時点であると丁れば、第】の交流電＃
線…、第７の整流素子り１．第４の整流素子りい第２の
コンデンサＣ１，及び第２の交流電源線＋２１から成る
回路で第２のコンデンサＣ１がＥボルトに充電され、ま
た第１の交流電源線１１１１Ｒ４のコンデンサＣい第１
３の整流素子ＤＩｊｓ第１０の整流素子Ｄｊｌ１ｍ及び
第２の交流電源線（２１から成る回路で、第４のコンデ
ンサＣ，がＥボルトに充電される。このような動作は他
の相に於いても同様に生シ、残すのコンデンサｃ、、
ｃ、、ｃ、４ｃ、も同様にＥボルトに光電される。
コンデンサＣ１〜Ｃ６の充電が完了すれば、第１及び第
２の出力層子（７７１８１Ｋ於ける電圧を示す等価回路
は第５図となり１例えば第１の交流電源線１１１の電位
が第２の交流電源線（２２の電位よりもＥボルト高いと
すれば、第］の交流電源線（，１１、第１のコンデンサ
ＣＩ、第］の整流素子Ｄ１．第】の直流出力層子１７１
、、第２の直流出力端子（８）、第１６の整流素子Ｄ
１０［５のコンデンサＣ５，第２の交流電源線（２１か
ら成る回路が形成され、［流出カ趨子＋７１１８１間に
は電源電圧のＥボルトと第１のコンデンサＣＩの充電電
圧のＥボルトと第５のコンデンサＣ，の光ｔｔ圧のＥボ
ルトとの和の電圧（３Ｅ）が生じる。またこの時点で、
第７の整流素子り１．第４の整流索子りい第２のコンデ
ンサＣ１から成る回路が形成されるので、第２のコンデ
ンサＣ８の電圧が低下し工いる場合には、これがＥボル
トに光電される。また第４のコンデンサＣ４，第１３の
整流素子Ｄｌｊ、第１０の整流素子Ｄ１．の回路で第４
のコンデンサ０番もＥボルトに充電される。
２の出力層子（７７１８１Ｋ於ける電圧を示す等価回路
は第５図となり１例えば第１の交流電源線１１１の電位
が第２の交流電源線（２２の電位よりもＥボルト高いと
すれば、第］の交流電源線（，１１、第１のコンデンサ
ＣＩ、第］の整流素子Ｄ１．第】の直流出力層子１７１
、、第２の直流出力端子（８）、第１６の整流素子Ｄ
１０［５のコンデンサＣ５，第２の交流電源線（２１か
ら成る回路が形成され、［流出カ趨子＋７１１８１間に
は電源電圧のＥボルトと第１のコンデンサＣＩの充電電
圧のＥボルトと第５のコンデンサＣ，の光ｔｔ圧のＥボ
ルトとの和の電圧（３Ｅ）が生じる。またこの時点で、
第７の整流素子り１．第４の整流索子りい第２のコンデ
ンサＣ１から成る回路が形成されるので、第２のコンデ
ンサＣ８の電圧が低下し工いる場合には、これがＥボル
トに光電される。また第４のコンデンサＣ４，第１３の
整流素子Ｄｌｊ、第１０の整流素子Ｄ１．の回路で第４
のコンデンサ０番もＥボルトに充電される。
従って、第１の交流電源線（１）の電圧が第２の交流電
源線（２１の電圧より高い時点に、出力端子＋７１ ＋
８１間に接続された平滑剤コンデンサ（図示せず）−及
び負荷（図示せず）に電流が流れて、第１のコンデンサ
Ｃ１，及び第５のコンデンサＣ８の充電電圧が低下して
も、第２の交流電ｆ＃線（２）の電圧が第１の交流電源
線ｉｌ＋の電圧よりもＥボルト高く成る時点で再びＥボ
ルトに光電される。
源線（２１の電圧より高い時点に、出力端子＋７１ ＋
８１間に接続された平滑剤コンデンサ（図示せず）−及
び負荷（図示せず）に電流が流れて、第１のコンデンサ
Ｃ１，及び第５のコンデンサＣ８の充電電圧が低下して
も、第２の交流電ｆ＃線（２）の電圧が第１の交流電源
線ｉｌ＋の電圧よりもＥボルト高く成る時点で再びＥボ
ルトに光電される。
各相が上述の如（動作するので、第６図に示すような３
相全汲整流出力電圧が出力端子（７）（８）間に得られ
、この直流出力電圧の最大値は３Ｅボルトとなる。また
第１の直流出力端子＋６７と第４の直流出力端子（ｌｔ
ｌとの間の電圧は１例えば第１の交流電源線（１）、第
１のコンデンサＣＩ、第１の整流素子ＤＩ。
相全汲整流出力電圧が出力端子（７）（８）間に得られ
、この直流出力電圧の最大値は３Ｅボルトとなる。また
第１の直流出力端子＋６７と第４の直流出力端子（ｌｔ
ｌとの間の電圧は１例えば第１の交流電源線（１）、第
１のコンデンサＣＩ、第１の整流素子ＤＩ。
第１の直流出力端子（７）、第４の直流出力端子Ｑ（１
゜第１０のＩＥ［Ｃ子Ｄ１゜、第２の交流電＠ ＠ １
２１ ｆｌ’ら成る回路で２Ｅボルトが生じる。
゜第１０のＩＥ［Ｃ子Ｄ１゜、第２の交流電＠ ＠ １
２１ ｆｌ’ら成る回路で２Ｅボルトが生じる。
上述から明らかなように１本実施例によれば。
直列型インバータのためにコンデンサを特別に設けずに
、倍電圧整流回路のコンデンサＣ１〜Ｃ１を直列型イン
バータのコンデンサとじ１便用するので。
、倍電圧整流回路のコンデンサＣ１〜Ｃ１を直列型イン
バータのコンデンサとじ１便用するので。
装置の１１＃：を簡略化することが可能になり、小型化
及び低コスト化が可能になる。
及び低コスト化が可能になる。
またインバータの出カドランス及び１１Ｍｇ回路の入カ
ドランスを設けないで高い電圧を得ることが可能になる
ので、これによう又も、小型化及び低コスト化が可能に
なる。
ドランスを設けないで高い電圧を得ることが可能になる
ので、これによう又も、小型化及び低コスト化が可能に
なる。
ｆた３相全汲整流によってｎ倍電圧が得られるので、出
力電圧のリップルが小さくなり、出力端子＋７１１８１
間に平滑剤コンデンサを接続しない場合であっても、平
渭性の良い出力電圧を得ることが出来る。また平渭回路
を設ける場合には、平渭回路のコンデンサ等を小さくす
ることが出来る。
力電圧のリップルが小さくなり、出力端子＋７１１８１
間に平滑剤コンデンサを接続しない場合であっても、平
渭性の良い出力電圧を得ることが出来る。また平渭回路
を設ける場合には、平渭回路のコンデンサ等を小さくす
ることが出来る。
また静電容量の大きい電解コンデンサを使用することが
可能になり、大容量（電力用）のｎ倍電圧回路を作るこ
とが容易になる。
可能になり、大容量（電力用）のｎ倍電圧回路を作るこ
とが容易になる。
次に１本発明の別の実施例を示す第７図〜第１０図につ
い１述べる。但し、これ等の図面に於いて。
い１述べる。但し、これ等の図面に於いて。
＃！２崗〜第６図と実質的に同じ部分には、同一の符号
を何し℃その説明を省略する。また交流電源線１１１〜
（３）の前段の部分は第２図のブリッジ回路（ハ）及ヒ
リγクトル＠〜■から成る回路と同一であるので１図示
及び七の説明を省略し１倍電圧整流回路部分についての
み説明する。
を何し℃その説明を省略する。また交流電源線１１１〜
（３）の前段の部分は第２図のブリッジ回路（ハ）及ヒ
リγクトル＠〜■から成る回路と同一であるので１図示
及び七の説明を省略し１倍電圧整流回路部分についての
み説明する。
第７図に示す別の実施例の３倍電圧整流（ロ）路では、
出力電圧を制御するために、第２図の無制御整流素子り
、〜Ｄ６の代りに制御整流素子即ちサイリスタＴ、〜Ｔ
６が接続され、また整流素子ＤＩＭ〜Ｄ１．の代りにサ
イリスタＴ□〜Ｔ１８が接続され℃いる。また第】の３
相ブリッジ型全波整流回路（４１の負側の出力点Ｐ、と
Ｓ第２の３相ブリッジ型全波整流回路（５）の正側の出
力点Ｐ、との間に第１の平渭すアクトルＬ１が接続され
、同様に直流出力点Ｐ、と直流出力点Ｐ、との間に平渭
リアクトルＬ８が接続されている。
出力電圧を制御するために、第２図の無制御整流素子り
、〜Ｄ６の代りに制御整流素子即ちサイリスタＴ、〜Ｔ
６が接続され、また整流素子ＤＩＭ〜Ｄ１．の代りにサ
イリスタＴ□〜Ｔ１８が接続され℃いる。また第】の３
相ブリッジ型全波整流回路（４１の負側の出力点Ｐ、と
Ｓ第２の３相ブリッジ型全波整流回路（５）の正側の出
力点Ｐ、との間に第１の平渭すアクトルＬ１が接続され
、同様に直流出力点Ｐ、と直流出力点Ｐ、との間に平渭
リアクトルＬ８が接続されている。
また第】〜第６のコンデンサＣ８〜Ｃ，に両極性のコン
デンサが使用されている。
デンサが使用されている。
このように構成された回路で、第】のブリッジ型全波整
流回路（４１を制御角α重で制御した時のこの両趨子関
の電圧なＥαｈ第３のブリッジ型全波整流回路（６）を
制御角α鵞で制御した時のこの両趨子間の電圧をＥａｈ
第２図に示すよ５にダイオードｍち無制御整流素子り、
〜Ｄ１．で構成した時の夫々の全波整流回路＋４１ ＋
５１の出力電圧をＥｄｏと丁れば、第７図の出力端子１
７１１８１間に Ｅｄ（、ｃｏｓα１＋Ｅｄ＠＋Ｅｄ６ｃｏｓα富の電圧
が得られる。
流回路（４１を制御角α重で制御した時のこの両趨子関
の電圧なＥαｈ第３のブリッジ型全波整流回路（６）を
制御角α鵞で制御した時のこの両趨子間の電圧をＥａｈ
第２図に示すよ５にダイオードｍち無制御整流素子り、
〜Ｄ１．で構成した時の夫々の全波整流回路＋４１ ＋
５１の出力電圧をＥｄｏと丁れば、第７図の出力端子１
７１１８１間に Ｅｄ（、ｃｏｓα１＋Ｅｄ＠＋Ｅｄ６ｃｏｓα富の電圧
が得られる。
また第７−の回路でサイリスタＴＩ ｓ ”ｌ、Ｔ、を
制御角α諺で制御し、サイリスタＴ、、Ｔ、、 Ｔ、を
制御角α、で制御し、サイリスタＴ、、、Ｔ□、 Ｔ’
ｎを制御角α１で制御し、サイリスタＴＩ４ ｓ Ｔｌ
１ｌ ＊ Ｔｊｌｌを制御角α番で制御した場合には。
制御角α諺で制御し、サイリスタＴ、、Ｔ、、 Ｔ、を
制御角α、で制御し、サイリスタＴ、、、Ｔ□、 Ｔ’
ｎを制御角α１で制御し、サイリスタＴＩ４ ｓ Ｔｌ
１ｌ ＊ Ｔｊｌｌを制御角α番で制御した場合には。
の出力電圧が得られる。尚第７図の整流索子り、〜Ｄ１
！をサイリスタとすることも勿論可能である。
！をサイリスタとすることも勿論可能である。
またリアクトルＬ、、Ｌ、を第２図のりアクドルＣ２４
島ｃ＋ｔｉ＋として利用し、りアクドル（２ル〜＠を省
いてもよい。
島ｃ＋ｔｉ＋として利用し、りアクドル（２ル〜＠を省
いてもよい。
第８図は更に別の実施例の３相倍電圧整流回路を示すも
のである。この実施例では３相交流電源線ｆｉｌ ＋２
１１３１に流れる入力電流の波形を正弦波に近づ゛ける
ために、第Ｊのブリッジ型金ｆ１整流回路＋４１と第２
のブリッジ型金＠整流回路（５１との間に第１の平滑り
アクドルＬ１が接続され、また第２のブリッジ型金＠整
流回路（５１と第３のブリッジ型全波整流回路＋６７と
の＠に第２の平滑りアクドルＬ、が接続され、更に直流
出力点Ｐ、と出力端子（７）との間に第３の平滑りアク
ドルＬ１が接続されている。従って。
のである。この実施例では３相交流電源線ｆｉｌ ＋２
１１３１に流れる入力電流の波形を正弦波に近づ゛ける
ために、第Ｊのブリッジ型金ｆ１整流回路＋４１と第２
のブリッジ型金＠整流回路（５１との間に第１の平滑り
アクドルＬ１が接続され、また第２のブリッジ型金＠整
流回路（５１と第３のブリッジ型全波整流回路＋６７と
の＠に第２の平滑りアクドルＬ、が接続され、更に直流
出力点Ｐ、と出力端子（７）との間に第３の平滑りアク
ドルＬ１が接続されている。従って。
この冥ＩＦＡ例では第２図に示したりアクドル＠■（至
）を省略することが可能になり、りアクドルＬ、、Ｌ、
、Ｌｌがりアクドル−〜（至）の働きをな丁。
）を省略することが可能になり、りアクドルＬ、、Ｌ、
、Ｌｌがりアクドル−〜（至）の働きをな丁。
第９図は更に別の実施例に係わる５段構成の３相生＠５
倍電圧整流回路を示すものである。この実施例では第２
図の回路に、更Ｖｃ、第４及び第５のブリッジ製全ｔ＆
１ＦｆｌＬ回路（１２１餞が縦続接続されている。即ち
５つの１Ｉ４Ｅ回路＋４１ ＋５１１６１ ｎ’ｌαＪ
が縦続接続されて５段構成となっている。第４のブリッ
ジ型金ａ整流回路口は６個の整流素子Ｄ１．〜Ｌ’ｘｔ
から成り、七の各交流入力点Ａｌｌ 、 Ａｌｌ 、Ａ
□と、この下段の整流回路（４）の谷交流入力点Ａ１
ｓ Ａｌ ＊ Ａｊとの間に第７．第８．及び第９のコ
ンデンサＣ，，Ｃ，、Ｃ，が夫々接続され、この正の直
流出力点ｐＨは出力端子０４に接続され、この★の直流
出力点ｐＨは下段の直流出力点Ｐ１に接続されている。
倍電圧整流回路を示すものである。この実施例では第２
図の回路に、更Ｖｃ、第４及び第５のブリッジ製全ｔ＆
１ＦｆｌＬ回路（１２１餞が縦続接続されている。即ち
５つの１Ｉ４Ｅ回路＋４１ ＋５１１６１ ｎ’ｌαＪ
が縦続接続されて５段構成となっている。第４のブリッ
ジ型金ａ整流回路口は６個の整流素子Ｄ１．〜Ｌ’ｘｔ
から成り、七の各交流入力点Ａｌｌ 、 Ａｌｌ 、Ａ
□と、この下段の整流回路（４）の谷交流入力点Ａ１
ｓ Ａｌ ＊ Ａｊとの間に第７．第８．及び第９のコ
ンデンサＣ，，Ｃ，、Ｃ，が夫々接続され、この正の直
流出力点ｐＨは出力端子０４に接続され、この★の直流
出力点ｐＨは下段の直流出力点Ｐ１に接続されている。
また第５のブリッジ型金＠整流回路α３は６個の整ｔｌ
Ｌ素子Ｄ□〜Ｄ１゜から成り、七の各交流入力点Ａｕ、
Ａ□、Ａ１．と。
Ｌ素子Ｄ□〜Ｄ１゜から成り、七の各交流入力点Ａｕ、
Ａ□、Ａ１．と。
この上段のＩｉ流回”路（６）の各交流入力点Ａ、、Ａ
ｓｌ、Ａ。
ｓｌ、Ａ。
との間に第１０．第１１．及び第１２のコンデンサＣＩ
（ｌ ｓ Ｃ１１ｓ ”１Ｍが夫々接続され、この正の
＠流出力点Ｐｌｊは上段の整ｆＩＬ（９）路（６１の直
流出力点Ｐ６に接続され、この負の直流出力点Ｐ４は直
流出力端子ａ９に接続され又いる。
（ｌ ｓ Ｃ１１ｓ ”１Ｍが夫々接続され、この正の
＠流出力点Ｐｌｊは上段の整ｆＩＬ（９）路（６１の直
流出力点Ｐ６に接続され、この負の直流出力点Ｐ４は直
流出力端子ａ９に接続され又いる。
このように構成された回路であつ℃も、１１１！子（７
１（８）間には、第２因と同様な電圧が得られる。即ち
。
１（８）間には、第２因と同様な電圧が得られる。即ち
。
出力端子（７）と中性点との間の電圧Ｅｖ０は、第１０
図に示すように変化する。尚この電圧Ｅ、。は、Ｅに交
流電−の各相電圧ｅ８．ｅｂ、ｅ０の最大のちのを加え
た値となる。−万、交流電源線ｆｉｌ １２＋ １３１
の各相電圧ｅ、 、 ｅＢ 、 ｅｏは、第】０図に示
すように変化し℃いるので、出力電子（７）の電位と交
流電源線ｆｉ＋ １２１ （３１の電位との間に、第１
０図でＥツｅで示すような電位差が生じ、これがコンデ
シサ６〜Ｃ０とコンデンサＣ，％ Ｃ，との直列回路の
両端に印加される。
図に示すように変化する。尚この電圧Ｅ、。は、Ｅに交
流電−の各相電圧ｅ８．ｅｂ、ｅ０の最大のちのを加え
た値となる。−万、交流電源線ｆｉｌ １２＋ １３１
の各相電圧ｅ、 、 ｅＢ 、 ｅｏは、第】０図に示
すように変化し℃いるので、出力電子（７）の電位と交
流電源線ｆｉ＋ １２１ （３１の電位との間に、第１
０図でＥツｅで示すような電位差が生じ、これがコンデ
シサ６〜Ｃ０とコンデンサＣ，％ Ｃ，との直列回路の
両端に印加される。
セして、コンデンサＣ８〜Ｃ８はＥボルトに充電され。
コンデンサＣ１〜Ｃ９もＥボルトに充電され１例えばコ
ンデンサＣＩとコンデンサＣ３との直列回路の両端間の
電圧は２Ｅとなる。従って、例えば第］の交流電Φ線ｔ
ｌ＋の電位が第２の交流電源線＋２１の電位よりもＥポ
ルト高い時には、出力端子０４１αシ間に電源によ６を
圧ＥとコンデンサＣＩ、Ｃ？による電圧２Ｅとコンデン
サＣ＋＊、Ｃｓの電圧２Ｅとの相の電圧５Ｅが現われる
。そし′Ｃｓこの５Ｅの電圧は３相全波整流出力である
ので、リップルが少ない。
ンデンサＣＩとコンデンサＣ３との直列回路の両端間の
電圧は２Ｅとなる。従って、例えば第］の交流電Φ線ｔ
ｌ＋の電位が第２の交流電源線＋２１の電位よりもＥポ
ルト高い時には、出力端子０４１αシ間に電源によ６を
圧ＥとコンデンサＣＩ、Ｃ？による電圧２Ｅとコンデン
サＣ＋＊、Ｃｓの電圧２Ｅとの相の電圧５Ｅが現われる
。そし′Ｃｓこの５Ｅの電圧は３相全波整流出力である
ので、リップルが少ない。
以上１本発明の積々の実施例について述べたが。
本発明はこれ等に限定されるものではなく、更に変形可
能なものである。例えば、全波整流回路（４１ｔ５１
ｔ６１ Ｑ到４に更に、縦続させて全ｆ＆整流回路を接
続し、且つコンデンサを同様に接続し、５倍以上のｎ倍
圧整流回路としてもよい。また第２図で第３のブリッジ
型全汲［流回路＋６１を省いて、第１と第２のブリッジ
型全波整流回路＋４１１５１のみを設けて２倍電圧整流
回路としてもよい。筐た３相以外のｎ倍電圧整流装置も
勿論構成可能である。ｆた第２図の整流素子ＤＩ ＊
Ｄ宜＊ Ｄｌ ％ Ｄｌ４ ｓ ｐ、、 ＊ Ｄｔｌｌ
を９４リスクに置き換えた回路構成としてもよい。また
第− ９図の整流素子り、〜Ｄ、、 Ｄｌ、〜Ｄ、。の代りに
サイリスタを接続し、且つ各段の間に平滑リアクトルを
接続し又もよい。
能なものである。例えば、全波整流回路（４１ｔ５１
ｔ６１ Ｑ到４に更に、縦続させて全ｆ＆整流回路を接
続し、且つコンデンサを同様に接続し、５倍以上のｎ倍
圧整流回路としてもよい。また第２図で第３のブリッジ
型全汲［流回路＋６１を省いて、第１と第２のブリッジ
型全波整流回路＋４１１５１のみを設けて２倍電圧整流
回路としてもよい。筐た３相以外のｎ倍電圧整流装置も
勿論構成可能である。ｆた第２図の整流素子ＤＩ ＊
Ｄ宜＊ Ｄｌ ％ Ｄｌ４ ｓ ｐ、、 ＊ Ｄｔｌｌ
を９４リスクに置き換えた回路構成としてもよい。また
第− ９図の整流素子り、〜Ｄ、、 Ｄｌ、〜Ｄ、。の代りに
サイリスタを接続し、且つ各段の間に平滑リアクトルを
接続し又もよい。
第１図は従来の直流電圧供給装置を示すブロック図、＠
２図は本発明の実施例の３倍電圧整流装置な示す一路図
、第３Ｉ！３は第２図のゲート制御回路の出力及びサイ
リスタの電流を示す波形図、第４図は第乏図の直列型イ
ンバータ部分の等他回路−１第５図は第２図の出力端子
１７１１８１間の電圧を示すための等他回路、第６図は
第２図の回路の出力電圧を示す波形内、第７図は別の実
施例に係わる３倍電圧整流（ロ）路を示す回路図、第８
囚及び第９図は更に別の実施例に係わる３相倍電圧整流
回路を示す回路図、第】０図は第９図の回路の動作を説
明する鼓形図である。 尚図面に用いられτいる符号に於いて、（１）は第Ｊの
交流電源線、（２）は第２の交流電ｆ＃線、（３）は第
３の交流電源線、（４Ｊは第１の３相ブリッジ型全波整
流回路、（５）は第２の３相ブリッジ型全波整Ｎ、−路
、 ＋６１４！第３の３相ブリッジ型全波竪流回路、（
７）は第１の直流出力端子、（８１は第２の＠流出力端
子。 （９）は第３の直流出力端子、 Ｇ（ｌは第４０厘流出
力端子、（Ｊ１＠は直流電源線、（ハ）はサイリスタブ
リッジ（ロ）路、３４１〜（ハ）はりアクトル、＠はゲ
ート制御回路。 ０１〜Ｃ６はコンデンサｓ ＤＩ〜Ｄ□はＩＥ ｆｔ索
子、 Ｐｔ ”−Ｐ６は＠流出力点、 Ａｌ〜Ａ、は交
流入力点である。 代 理 人 高 野 則 次−非 一十−−−−−−−−−−−−−−−−−手続補正書（
自発） 昭和ｓｓ年７七ぜ日 特許庁長官 島田春樹 殿 １、事件の表示 昭和器６年特 許 順第１１１１１１１２ 号２、
発−０４称 直滝電Ｉｌ装置 ３ 補正をする者 事件との関係 出願人 ・ 明、ａｏｍｏ簡単なｍａｉ）＠、及びｍａｉ。 ８、補正の内容別紙の通り。 １１１ ％許錆求の範囲を別紙の通りに補正゛する。 （２） 明細書＠６ｊｊ第３行の「可能になる。」の
後に次の文章を加入する。 「本願に係わる更に別の発明は、コンデンサを介して接
続されるブリッジ蓋全波整流回路を少なくとも２段設け
た倍電圧整流回路を含む直流電源装置に係わるものであ
る。」 （３） 明細書第９員第７行の「応じて」の後に「３
」を加入する。 （４）明細書第１６１＃１１行のｒ （６１Ｊをｒ （
７） Ｊに補正する。 （５） 明細書第２４ｊｊｌｌＥ１行の「少ない。」
の後に次の文章を加入する。 ［第１１図は本発明の更に別の実施例忙係わる倍電圧整
流回路を示すものである。この回路は、第２図の倍電圧
整流回路に於ける第２のブリッジ型全波整流回路（５）
を省いた構成になっている。従って、この回路に於ける
第２のブリッジ型全波整流回路（６）は、第２図の第３
のブリクジ型全波整流回路（６）に対応している。この
倍電圧整流回路も第５図と同様な等価回路となり、各コ
ンデンサ０１〜得られる。また、インバータを含めた全
体の等価回路も第４図と同一になる。従って、第２図の
回路と全く同一の効果が得られる。尚、第７図、第８図
、第９図に於ける第２のブリッジ型全波整流回路（５）
を省略した回路構成としても全く同様な効果が得られる
。」 （６） 明細書第２５員第１４行の「波形図である。 」の後に次の文章を加入する。 「第１１図は第２図の倍電圧整流回路の変形例を示す回
路図である。」 （７）添付の図面第１１を追加する。 ２、特許請求の範囲 （１１１一対の直流電源線と、 前記一対の直流電源線間に接続されたサイリスタブリッ
ジ回路と、 前記サイリスタブリッジ回路のサイリスタに直列型イン
バータ方式のゲート信号を供給するゲート制角回路と、 前記サイリスタブリッジ回路から導出された少なくとも
第１及び第２の交流電源線と、前記サイリスタブリッジ
回路のサイリスタの電流経路に接続された電流保持用リ
アクトルと、少なくとも４個の整流素子又は制御整流素
子から成る第１のブリッジ型全波整流回路と、少なくと
も４個の整流素子又は制御製流木子から成り且つ前記第
１のブリクジ型全波整流回路に同極性で直列接続され且
つ少なくとも２つの交流入力点を有し且つ前記少なくと
も２つの交流入力点が前記少なくとも第１及び第２の交
流電源線に夫々接続された第２のブリッジ型全波整流回
路と、前記少なくとも第１及び！２の交流電源線と前記
第１のブリッジ型全波整流回路の少なくとも２つの交流
入力点との関に夫々接続された夫々のコンデンサと、 を有し、前記第１のブリッジ型全波整流回路と前記第２
のブリッジ型全波整流回路との直列接続回路の両端に倍
電圧を得るように構成された倍電圧整流回路を含んでい
ることを特徴とする直流電源装置。 （２） 前記リアクトルは前記第１及び第２の交流電
源線に直列に接続されたりアクドルである特許請求の範
囲第１項記載の直流電源装置。 （３）一対の直流電源線と、 前記一対の直流電源線間に接続されたサイリスタブリッ
ジ回路と、 前記サイリスタブリッジ回路のサイリスタに直列型イン
バータ方式のゲート信号を供給するゲート制御回路と、 前記サイリスタブリッジ回路から導出された少なくとも
第１及び第２の交流電源線と、前記サイリスタブリッジ
回路のサイリスタの電流経路忙接続された電源保持用リ
アクトルと、少なくとも４個の整流素子又は制御整流素
子から成る第１のブリッジ型全波整流回路と、少なくと
も４個の整流素子又は制御−原素子から成り且つ前記第
１のブリッジ型全波整流回路に同一極性で直列接続され
た第２のブリッジ型全波整流回路と、 少なくとも前記第１及び第２の交流電源線と前記第１の
ブリッジ型全波整流回路の夫々の交流入力点との間に夫
々接続された夫々のコンデンサと、少なくとも前記第１
及び第２の交流電源線と前記第２のブリッジ型全波整流
回路の夫々の交流入力点との関に夫々接続された夫々の
コンデンサと、を有し、前記第１のブリッジ型全波整流
回路と前記第２のブリッジ型全波整流回路との直列接続
回路の両端に倍電圧を得るように構成された倍電圧整流
回路を含んでいることを特徴とする直流電源装置。 第１１図 Ｅ
２図は本発明の実施例の３倍電圧整流装置な示す一路図
、第３Ｉ！３は第２図のゲート制御回路の出力及びサイ
リスタの電流を示す波形図、第４図は第乏図の直列型イ
ンバータ部分の等他回路−１第５図は第２図の出力端子
１７１１８１間の電圧を示すための等他回路、第６図は
第２図の回路の出力電圧を示す波形内、第７図は別の実
施例に係わる３倍電圧整流（ロ）路を示す回路図、第８
囚及び第９図は更に別の実施例に係わる３相倍電圧整流
回路を示す回路図、第】０図は第９図の回路の動作を説
明する鼓形図である。 尚図面に用いられτいる符号に於いて、（１）は第Ｊの
交流電源線、（２）は第２の交流電ｆ＃線、（３）は第
３の交流電源線、（４Ｊは第１の３相ブリッジ型全波整
流回路、（５）は第２の３相ブリッジ型全波整Ｎ、−路
、 ＋６１４！第３の３相ブリッジ型全波竪流回路、（
７）は第１の直流出力端子、（８１は第２の＠流出力端
子。 （９）は第３の直流出力端子、 Ｇ（ｌは第４０厘流出
力端子、（Ｊ１＠は直流電源線、（ハ）はサイリスタブ
リッジ（ロ）路、３４１〜（ハ）はりアクトル、＠はゲ
ート制御回路。 ０１〜Ｃ６はコンデンサｓ ＤＩ〜Ｄ□はＩＥ ｆｔ索
子、 Ｐｔ ”−Ｐ６は＠流出力点、 Ａｌ〜Ａ、は交
流入力点である。 代 理 人 高 野 則 次−非 一十−−−−−−−−−−−−−−−−−手続補正書（
自発） 昭和ｓｓ年７七ぜ日 特許庁長官 島田春樹 殿 １、事件の表示 昭和器６年特 許 順第１１１１１１１２ 号２、
発−０４称 直滝電Ｉｌ装置 ３ 補正をする者 事件との関係 出願人 ・ 明、ａｏｍｏ簡単なｍａｉ）＠、及びｍａｉ。 ８、補正の内容別紙の通り。 １１１ ％許錆求の範囲を別紙の通りに補正゛する。 （２） 明細書＠６ｊｊ第３行の「可能になる。」の
後に次の文章を加入する。 「本願に係わる更に別の発明は、コンデンサを介して接
続されるブリッジ蓋全波整流回路を少なくとも２段設け
た倍電圧整流回路を含む直流電源装置に係わるものであ
る。」 （３） 明細書第９員第７行の「応じて」の後に「３
」を加入する。 （４）明細書第１６１＃１１行のｒ （６１Ｊをｒ （
７） Ｊに補正する。 （５） 明細書第２４ｊｊｌｌＥ１行の「少ない。」
の後に次の文章を加入する。 ［第１１図は本発明の更に別の実施例忙係わる倍電圧整
流回路を示すものである。この回路は、第２図の倍電圧
整流回路に於ける第２のブリッジ型全波整流回路（５）
を省いた構成になっている。従って、この回路に於ける
第２のブリッジ型全波整流回路（６）は、第２図の第３
のブリクジ型全波整流回路（６）に対応している。この
倍電圧整流回路も第５図と同様な等価回路となり、各コ
ンデンサ０１〜得られる。また、インバータを含めた全
体の等価回路も第４図と同一になる。従って、第２図の
回路と全く同一の効果が得られる。尚、第７図、第８図
、第９図に於ける第２のブリッジ型全波整流回路（５）
を省略した回路構成としても全く同様な効果が得られる
。」 （６） 明細書第２５員第１４行の「波形図である。 」の後に次の文章を加入する。 「第１１図は第２図の倍電圧整流回路の変形例を示す回
路図である。」 （７）添付の図面第１１を追加する。 ２、特許請求の範囲 （１１１一対の直流電源線と、 前記一対の直流電源線間に接続されたサイリスタブリッ
ジ回路と、 前記サイリスタブリッジ回路のサイリスタに直列型イン
バータ方式のゲート信号を供給するゲート制角回路と、 前記サイリスタブリッジ回路から導出された少なくとも
第１及び第２の交流電源線と、前記サイリスタブリッジ
回路のサイリスタの電流経路に接続された電流保持用リ
アクトルと、少なくとも４個の整流素子又は制御整流素
子から成る第１のブリッジ型全波整流回路と、少なくと
も４個の整流素子又は制御製流木子から成り且つ前記第
１のブリクジ型全波整流回路に同極性で直列接続され且
つ少なくとも２つの交流入力点を有し且つ前記少なくと
も２つの交流入力点が前記少なくとも第１及び第２の交
流電源線に夫々接続された第２のブリッジ型全波整流回
路と、前記少なくとも第１及び！２の交流電源線と前記
第１のブリッジ型全波整流回路の少なくとも２つの交流
入力点との関に夫々接続された夫々のコンデンサと、 を有し、前記第１のブリッジ型全波整流回路と前記第２
のブリッジ型全波整流回路との直列接続回路の両端に倍
電圧を得るように構成された倍電圧整流回路を含んでい
ることを特徴とする直流電源装置。 （２） 前記リアクトルは前記第１及び第２の交流電
源線に直列に接続されたりアクドルである特許請求の範
囲第１項記載の直流電源装置。 （３）一対の直流電源線と、 前記一対の直流電源線間に接続されたサイリスタブリッ
ジ回路と、 前記サイリスタブリッジ回路のサイリスタに直列型イン
バータ方式のゲート信号を供給するゲート制御回路と、 前記サイリスタブリッジ回路から導出された少なくとも
第１及び第２の交流電源線と、前記サイリスタブリッジ
回路のサイリスタの電流経路忙接続された電源保持用リ
アクトルと、少なくとも４個の整流素子又は制御整流素
子から成る第１のブリッジ型全波整流回路と、少なくと
も４個の整流素子又は制御−原素子から成り且つ前記第
１のブリッジ型全波整流回路に同一極性で直列接続され
た第２のブリッジ型全波整流回路と、 少なくとも前記第１及び第２の交流電源線と前記第１の
ブリッジ型全波整流回路の夫々の交流入力点との間に夫
々接続された夫々のコンデンサと、少なくとも前記第１
及び第２の交流電源線と前記第２のブリッジ型全波整流
回路の夫々の交流入力点との関に夫々接続された夫々の
コンデンサと、を有し、前記第１のブリッジ型全波整流
回路と前記第２のブリッジ型全波整流回路との直列接続
回路の両端に倍電圧を得るように構成された倍電圧整流
回路を含んでいることを特徴とする直流電源装置。 第１１図 Ｅ
Claims (1)
- 【特許請求の範囲】 ＋ＩＩ 一対の直流電源線と。 前記一対の直流電源線間に接続されたサイリスタブリッ
ジ回路と、 前記サイリスタブリッジ回路のすイリスタに直列型イン
バータ方式のゲート信号を供給するゲート制御回路と。 前記サイリスタブリッジ回路から導出された少なくとも
第】及び第２の交流電源線と。 前記サイリスタブリッジ回路のサイリスタの電流経路に
接続された電流保持用すアクトルと。 少な（とも４個の整流素子又は制御整流素子から成る第
１のブリッジ型全波整流回路と。 少な（とも４個の整流素子又は制御贅ａ索子から成ジ且
つ前記第１のブリッジ型全波整流回路に同極性で直列接
続され且つ少な（とも２つの交流入力点を有し且つ前記
少なくとも２つの交流入力点が前記少な（とも第１及び
第２の交流電源ＩｓＴ／ｃ夫々淘続された第２のブリッ
ジ型全波整流回路と。 前記少な（とも第１及び第２の交流電澱線と前記第１の
ブリッジ型全波整流回路の少なくとも２つの交流入力点
との間に夫々接続された夫々のコンデンサと。 を有し、前記第１のブリッジ型全波整流回路と前記第２
のブリッジ型全波整流回路との直列接続回路の両端に倍
電圧を得るように構成された倍電圧整流回路を含んでい
ることをｌ＃微とする直流電源装置。 １２）前配りアクドルは前記第１及び第２の交流電源線
Ｋ［列に接続されたりアクドルである特許請求の範曲第
］項記載の直流電源線間。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098812A JPS583569A (ja) | 1981-06-25 | 1981-06-25 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098812A JPS583569A (ja) | 1981-06-25 | 1981-06-25 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583569A true JPS583569A (ja) | 1983-01-10 |
| JPS644431B2 JPS644431B2 (ja) | 1989-01-25 |
Family
ID=14229734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098812A Granted JPS583569A (ja) | 1981-06-25 | 1981-06-25 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583569A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4411785Y1 (ja) * | 1966-04-08 | 1969-05-16 | ||
| JPS4939916U (ja) * | 1972-07-11 | 1974-04-08 |
-
1981
- 1981-06-25 JP JP56098812A patent/JPS583569A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4411785Y1 (ja) * | 1966-04-08 | 1969-05-16 | ||
| JPS4939916U (ja) * | 1972-07-11 | 1974-04-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644431B2 (ja) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236580B1 (en) | Modular multi-level adjustable supply with series connected active inputs | |
| JPH01501834A (ja) | 被調整交流／直流変換装置 | |
| JPH04125072A (ja) | 電力変換装置 | |
| JPS591068B2 (ja) | 電力変換装置 | |
| RU2297707C2 (ru) | Выпрямитель трехфазного тока | |
| JPS583569A (ja) | 直流電源装置 | |
| US3839666A (en) | Polyphase high voltage inverter | |
| Singh et al. | Modeling & simulation of multi-pulse converters for harmonic reduction | |
| CN114567191A (zh) | 一种基于混合mmc的btb换流器及其控制方法 | |
| Zhang et al. | Step-up and step-down asymmetrical 24-pulse autotransformer rectifier | |
| JPS5963976A (ja) | 整流装置の制御方法 | |
| JPS6311869B2 (ja) | ||
| SU1001380A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| Desai et al. | Modeling and simulation of multi-pulse converter for harmonic diminution | |
| Wiechmann et al. | Fuzzy logic controlled direct frequency converters modulated by an expert knowledge-based space vector technique | |
| Roy et al. | MODULAR MULTILEVEL DC-DC CONVERTERS: A REVIEW. | |
| Satheeshkumar et al. | An effective control topology for multilevel inverter with a Z-source network | |
| JP2566579B2 (ja) | 電力変換装置 | |
| Singh et al. | An 18-Pulse Full-wave AC-DC converter for power quality improvement | |
| CN110061503A (zh) | 一种辅助开关电源的供电电路 | |
| Kunov et al. | Computer modeling of three-phase to single-phase matrix converter using MATLAB | |
| JPH01148069A (ja) | 電力変換回路 | |
| Rajan et al. | Implementation of Unidirectional Single Phase AC-DC-AC Three-Leg Three Level Converter | |
| SU743140A1 (ru) | Трехфазный преобразователь переменного напр жени в посто нное | |
| Ravikumar et al. | Three to Six Phase Power Converter with Partial Resonant AC Link. |