JPS5834977B2 - 2 Sen-4 Senhenkan Cairo - Google Patents

2 Sen-4 Senhenkan Cairo

Info

Publication number
JPS5834977B2
JPS5834977B2 JP15844375A JP15844375A JPS5834977B2 JP S5834977 B2 JPS5834977 B2 JP S5834977B2 JP 15844375 A JP15844375 A JP 15844375A JP 15844375 A JP15844375 A JP 15844375A JP S5834977 B2 JPS5834977 B2 JP S5834977B2
Authority
JP
Japan
Prior art keywords
wire
circuit
impulse
signal
echo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15844375A
Other languages
Japanese (ja)
Other versions
JPS5283147A (en
Inventor
尚 宇佐美
良一 杉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15844375A priority Critical patent/JPS5834977B2/en
Publication of JPS5283147A publication Critical patent/JPS5283147A/en
Publication of JPS5834977B2 publication Critical patent/JPS5834977B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Transceivers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、ハイブリッド・コイルを電子回路に置換えた
2線−4線変換回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a 2-wire to 4-wire conversion circuit in which a hybrid coil is replaced with an electronic circuit.

公衆電話網においては一通話品質を一定品質以上に保つ
ため、その支配要因である伝送損失を、加入者から他の
加入者に至る伝送路の最悪の場合について規定している
In the public telephone network, in order to maintain the quality of a single call above a certain level, transmission loss, which is a controlling factor, is specified for the worst case of the transmission path from one subscriber to another subscriber.

一方、その加入老練は2線式であり、長距離市外伝送路
は一般に4線式で損失を小さくするように設計されてお
り、必然的に2線−4線変換回路が必要となる。
On the other hand, the conventional transmission line is a two-wire system, and long-distance long-distance transmission lines are generally four-wire systems designed to reduce loss, and a two-wire to four-wire conversion circuit is inevitably required.

従来の2線−4線変換回路は、第1図に示すように、い
わゆるハイブリッド・コイル(または、ハイブリッド・
トランス)が一般的に用いられている。
The conventional 2-wire to 4-wire conversion circuit uses a so-called hybrid coil (or hybrid coil) as shown in Figure 1.
transformers) are commonly used.

第1図のハイブリッド・コイルHYBは、2線部分が平
衡伝送式、4線部分が不平衡伝送形式を用いた一例であ
る。
The hybrid coil HYB shown in FIG. 1 is an example in which the two-wire portion uses a balanced transmission type and the four-wire portion uses an unbalanced transmission type.

ZNは平衡網で、2線端子に接続される回路網ZLとの
インピーダンス・マツチングをとる。
ZN is a balanced network and performs impedance matching with the network ZL connected to the two-wire terminal.

この不整合減衰量RLは、次式で表わされる。This mismatch attenuation RL is expressed by the following equation.

上記(1)式は、伝送設計条件に大きな影響を与えるも
ので、例えば1反響減衰量ELは、受信信号が送話の妨
害をすることで知られており、減衰量を大きくすること
が必要である。
Equation (1) above has a large influence on transmission design conditions.For example, the 1-reverberation attenuation EL is known to cause received signals to interfere with transmission, so it is necessary to increase the attenuation. It is.

普通のハイブリッド・コイルでは1反響損失の一般式よ
り次のようになることが知られている。
It is known that in a normal hybrid coil, the general formula for one reverberation loss is as follows.

ELよRL +6 (ab) ・・・・・・・・・
(2)したがって、ZL=ZNとすることが最大の目標
となる。
EL yo RL +6 (ab) ・・・・・・・・・
(2) Therefore, the greatest goal is to set ZL=ZN.

しかし、ZLは、一般の市外伝送路では比較的ばらつき
が小さいが、4線の加入者線交換機を考えた場合、加入
者線路と電話機の合成インピーダンスになり、大きくば
らつく、この場合、RLは十分大きくとることができな
い。
However, although ZL has relatively small variations in general long-distance transmission lines, when considering a 4-wire subscriber line exchange, it becomes the composite impedance of the subscriber line and telephone, and it varies greatly. In this case, RL I can't make it big enough.

本発明は、上記のような従来の欠点を解消するためのも
ので、その目的は、ケーフ゛ル・インピーダンスのばら
つきにかかわらず、反響減衰量を大きくすることができ
、かつハイブリッド・コイルを不要にした2線−4線変
換回路を提供することにある。
The present invention is intended to eliminate the above-mentioned conventional drawbacks, and its purpose is to provide a system that can increase the amount of reverberation attenuation regardless of variations in cable impedance, and eliminates the need for a hybrid coil. An object of the present invention is to provide a 2-wire to 4-wire conversion circuit.

第2図は、本発明の一実施例を示す2線−4線変換回路
のブロック図、第3図は第2図の動作説明図である。
FIG. 2 is a block diagram of a 2-wire to 4-wire conversion circuit showing one embodiment of the present invention, and FIG. 3 is an explanatory diagram of the operation of FIG. 2.

図において、ECはエコーキャンセラ、Bi2 、BA
RはPCM時分割回線の場合にはPCM符号器、復号器
であり、アナログ回線の場合には増輻器である。
In the figure, EC is an echo canceller, Bi2, BA
R is a PCM encoder and decoder in the case of a PCM time-division line, and is a booster in the case of an analog line.

Tは変成器、PSはインパルス送出回路、Xは受信信号
記憶回路、Hはインパルス応答記憶回路、Mは積回路、
Sは擬似反響信号を作成する信号発生回路、ADDは反
響信号から擬似反響信号を差引く加算回路である。
T is a transformer, PS is an impulse sending circuit, X is a received signal storage circuit, H is an impulse response storage circuit, M is a product circuit,
S is a signal generation circuit that creates a pseudo echo signal, and ADD is an addition circuit that subtracts the pseudo echo signal from the echo signal.

いま、4線回線部分(4WR、4WS )がパルス符号
変調を用いてディジタル化されているとする。
Assume now that the 4-wire line portion (4WR, 4WS) is digitized using pulse code modulation.

受信信号Xががないとき、インパルス送出回路PSより
インパルスを4線回線(4WR)に送出すると1反対側
4線回線(4WS)では反響信号を含むすべての応答が
返ってくるので、インパルス送出時点以後に受信される
応答信号をインパルス応答記憶回路Hに記憶する。
When there is no received signal Response signals received thereafter are stored in the impulse response storage circuit H.

すなわち、第3図aに示される時点でインパルスが送出
されると、第4図すに示す波形の応答信号が現われるの
で、各標本点ごとにh1〜hNをレジスタHに記憶する
That is, when an impulse is sent out at the time shown in FIG. 3a, a response signal having the waveform shown in FIG. 4 appears, so h1 to hN are stored in register H for each sample point.

このように、受信すべき信号はPCMのmビット量子化
信号をN標本したもので、Nは元来、無限時間必要とす
るが、許される誤差の範囲内である有限値とする。
In this way, the signal to be received is N samples of the PCM m-bit quantized signal, and N originally requires an infinite time, but is set to a finite value within the allowable error range.

一方、4線回線(4WR)側では、信号XをN標本値記
憶する受信信号記憶回路、すなわちレジスタXを有し、
標本点xjにおいて、信号Xj −1。
On the other hand, on the 4-wire line (4WR) side, there is a received signal storage circuit that stores N sample values of the signal X, that is, a register X.
At sample point xj, signal Xj -1.

xj−2,・・・・・・xj−Nを記憶する(第4図C
参照)。
xj-2,...xj-N (Fig. 4C)
reference).

この2つのレジスタH,Xの内容を一積回路Mにおいて
各標本点ごとに積をとり、信号発生回路Sにおいて1〜
Nまでを異積していき、時間Jにおける擬似エコーX’
echo、 jを得る。
The contents of these two registers H and
By multiplying up to N, the pseudo echo X' at time J is
echo, get j.

すなわち−一方、実際の反響信号は、 Xecho、j
であるから、4線回線(4WS)の加算路ADDにおい
て。
i.e. - whereas the actual echo signal is Xecho,j
Therefore, in the adder path ADD of the 4-wire line (4WS).

△=Xecho 、 j −X’ echo 、 j
・・−”・(4)の演算を行うことにより、反響
信号を小さくすることができる。
△=Xecho, j −X' echo, j
By performing the calculation in (4), it is possible to reduce the echo signal.

以上の操作を、第3図d−1〜d−5に示すように、各
標本時間ごとに行う。
The above operations are performed for each sample time as shown in FIG. 3 d-1 to d-5.

このように、第2図においては、エコー・キャンセラE
Cを構成する電子回路で、2線−4線変換回路の反響信
号を抑圧することができるから、ハイブリッド・コイル
は不要となる。
In this way, in FIG. 2, the echo canceller E
Since the electronic circuit constituting C can suppress the echo signal of the 2-wire to 4-wire conversion circuit, a hybrid coil is not required.

第4図aは1本発明の2線−4線回路を用いたディジタ
ル加入者線交換機の一例を示すブロック図、第4図すは
第4図aにおける自局内トランクの詳細ブロック図であ
る。
FIG. 4a is a block diagram showing an example of a digital subscriber line exchange using the 2-wire to 4-wire circuit of the present invention, and FIG. 4 is a detailed block diagram of the intra-office trunk in FIG. 4a.

図において、5UBI〜nは加入者、Tは変成器−PC
M−10,DECはPCM符号器、復号器−TD−8W
は時分割スイッチ、ECI 、EC2はエコー・キャン
セラ。
In the figure, 5UBI~n is the subscriber, T is the transformer-PC
M-10, DEC is PCM encoder, decoder - TD-8W
is a time division switch, ECI and EC2 are echo cancellers.

IOTは自局内トランクである。IOT is an intra-office trunk.

第4図aは、第2図における2線−4線変換回路のうち
のエコー・キャンセラECのみを自局内トランクIOT
に移し、変換点には符号器、復号器のみを残したもので
ある。
Figure 4a shows how only the echo canceller EC of the 2-wire to 4-wire conversion circuit in Figure 2 is connected to the internal trunk IOT.
, leaving only the encoder and decoder at the conversion point.

各自局内トランクIOT内には、第4図すに示すように
1両方向に対する一対のエコー・キャンセラEC1,E
C2が設けられており、2線−4線変換回路のエコー・
キャンセラECを共通機器として用いることにより経済
化を計っている。
Each intra-office trunk IOT includes a pair of echo cancellers EC1 and E for one direction, as shown in FIG.
C2 is provided, and the echo of the 2-wire to 4-wire conversion circuit is
Economicalization is being achieved by using canceller EC as a common device.

従来のハイブリッド・コイルを用いた2線−4線回路で
は1強制的に反響信号を戻すような原理を用いるもので
あるが、本発明によれば、反響信号はそのまま通して擬
似信号により相殺する原理を用いるから、ハイブリッド
・コイルは不要となり、加入者線インピーダンスのばら
つきにかかわらず反響減衰量を大きくすることが可能で
ある。
Conventional 2-wire to 4-wire circuits using hybrid coils use the principle of forcibly returning the echo signal, but according to the present invention, the echo signal is passed through as is and canceled out by a pseudo signal. Since this principle is used, a hybrid coil is not required, and it is possible to increase the amount of reverberation attenuation regardless of variations in subscriber line impedance.

なお、本発明は、ディジタル回路網にも、アナログ回路
網にも適用することができる。
Note that the present invention can be applied to both digital circuit networks and analog circuit networks.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の2線−4線変換回路の一例を示す接続図
、第2図は本発明の一実施例を示す2線4線変換回路の
ブロック図、第3図は第2図の動作説明図、第4図は本
発明をディジタル加入者線交換機に適用した場合の一例
を示すブロック図である。 EC:エコー・キャンセラ、BAS 、BAB、:符号
器、復号器(またはアナログ増幅器)、T:変成器、P
S:インパルス送出回路、X:受信信号記憶回路、H:
インパルス応答記憶回路、M:積回路、S:擬似反響信
号発生回路、ADD:反響信号と擬似反響信号を差引く
加算回路、TD−8W:時分割スイッチ、IOT:自局
内トランク。
FIG. 1 is a connection diagram showing an example of a conventional 2-wire to 4-wire conversion circuit, FIG. 2 is a block diagram of a 2-wire to 4-wire conversion circuit showing an embodiment of the present invention, and FIG. FIG. 4 is a block diagram showing an example of the case where the present invention is applied to a digital subscriber line exchange. EC: echo canceller, BAS, BAB,: encoder, decoder (or analog amplifier), T: transformer, P
S: impulse sending circuit, X: received signal storage circuit, H:
Impulse response storage circuit, M: product circuit, S: pseudo echo signal generation circuit, ADD: addition circuit for subtracting the echo signal and pseudo echo signal, TD-8W: time division switch, IOT: trunk within own station.

Claims (1)

【特許請求の範囲】[Claims] 1 信号を受信し一方向のみに伝送するための4線入力
端子と1分岐した2線入出力および4線出力の各端子か
らなる6端子網において、該4線入力端子には、受信信
号を一定時間、記憶する回路およびインパルスを送出す
る回路を設け、該4線出力端子には、該インパルスの反
響信号である応答を受信記憶する回路、および該受信信
号記憶回路と該インパルス応答記憶回路から作成した擬
似反響信号により、受信信号の真の反響信号を打消す回
路を設けることを特徴とする2線−4線変換回路。
1 In a 6-terminal network consisting of a 4-wire input terminal for receiving and transmitting signals in one direction only, and 1 branched 2-wire input/output and 4-wire output terminals, the 4-wire input terminal is used to receive the received signal. A circuit for storing the impulse for a certain period of time and a circuit for transmitting the impulse are provided, and the four-wire output terminal is provided with a circuit for receiving and storing a response, which is an echo signal of the impulse, and a circuit for receiving and storing a response, which is an echo signal of the impulse, from the received signal storage circuit and the impulse response storage circuit. A 2-wire to 4-wire conversion circuit comprising a circuit that cancels out a true echo signal of a received signal by a created pseudo-reverberation signal.
JP15844375A 1975-12-31 1975-12-31 2 Sen-4 Senhenkan Cairo Expired JPS5834977B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15844375A JPS5834977B2 (en) 1975-12-31 1975-12-31 2 Sen-4 Senhenkan Cairo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15844375A JPS5834977B2 (en) 1975-12-31 1975-12-31 2 Sen-4 Senhenkan Cairo

Publications (2)

Publication Number Publication Date
JPS5283147A JPS5283147A (en) 1977-07-11
JPS5834977B2 true JPS5834977B2 (en) 1983-07-30

Family

ID=15671868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15844375A Expired JPS5834977B2 (en) 1975-12-31 1975-12-31 2 Sen-4 Senhenkan Cairo

Country Status (1)

Country Link
JP (1) JPS5834977B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423015B2 (en) * 1985-12-09 1992-04-21 Toyota Jido Shotsuki Seisakusho Kk
WO2020188785A1 (en) * 2019-03-20 2020-09-24 三菱電機株式会社 Elevator operation display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423015B2 (en) * 1985-12-09 1992-04-21 Toyota Jido Shotsuki Seisakusho Kk
WO2020188785A1 (en) * 2019-03-20 2020-09-24 三菱電機株式会社 Elevator operation display device

Also Published As

Publication number Publication date
JPS5283147A (en) 1977-07-11

Similar Documents

Publication Publication Date Title
US3894200A (en) Adaptive echo canceller with digital center clipping
US3787645A (en) Echo canceller having two echo path models
US4751730A (en) Process and system for improving echo cancellation within a transmission network
US4587382A (en) Echo canceller using end delay measurement
US3721777A (en) Echo path delay simulator for use with adaptive echo cancellers
JPS6171728A (en) Digital echo canceller
US4633046A (en) Adaptive echo canceller
JPS59225626A (en) Echo canceller device for data transmitter
US3903377A (en) Echo canceller utilizing correlation
ES8205088A1 (en) Echo cancellers
JPH0744423B2 (en) Echo canceller
JPS5834977B2 (en) 2 Sen-4 Senhenkan Cairo
US4377730A (en) Tone elimination circuit
EP0246425B1 (en) Apparatus for cancelling echoes in a duplex digital transmission system
JP2615795B2 (en) Adaptive echo canceller
JPH07303067A (en) Echo canceler
JP3162461B2 (en) Variable delay echo canceller
JPS5860835A (en) Echo canceling device
JPS6288444A (en) Echo canceller control system
JPS61242127A (en) Echo canceller
JPH08251079A (en) Echo canceler
JPS61199338A (en) Echo canceller training system
JPS62110336A (en) Echo canceller
JPS6143840A (en) Adaptive type two-wire four-wire converting circuit
JPH05276071A (en) Echo canceller for linear input output code