JPS5834646A - 共通信号線伝送方式 - Google Patents
共通信号線伝送方式Info
- Publication number
- JPS5834646A JPS5834646A JP56132871A JP13287181A JPS5834646A JP S5834646 A JPS5834646 A JP S5834646A JP 56132871 A JP56132871 A JP 56132871A JP 13287181 A JP13287181 A JP 13287181A JP S5834646 A JPS5834646 A JP S5834646A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- transistor
- common signal
- voltage level
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、共通信号線伝送方式に関し、詳しく社、共通
信号線に接続されたインタフェース回路におφで、電源
電圧レベルか一定値以下になったとき（共通信号線を電
気的に切り離して、共通信号線に対する悪影響を防止す
るようにした伝送方式に関するものである・ 送受信買方性のインタフェース回路を有する機１１＃ｌ
ｌ１台で１本の信号線に接続され、これらの機器相互間
でこの共通信号線を通じて逓信を行うシステムにお−て
れ、それらの中のある１台の機Ｓが通電状ｍから電源オ
フ吠腺に切畳替見られた場合、その機器の内部のＤＯ電
源電圧の下降特性に関係して、その機器の機能が動作状
態から非動作状態に移行する過程で、ある電圧レベルの
期間中に一回路は動作するが正しく動作し得な一期間、
−わゆる異常動作をする期間が存在する・この期間に社
−機器間を結ぶ共通信号線に不要な信号出力を行う仁と
があ伽、システムの動作を製まらせる危険性が大自−０ このため、従来は、１ＩＩＷＪに示すように、コネクタ
１１で共通信号線に接続されたライン・ドライバ８とラ
イン・レシーバ９に対しては、これらの機器の電源のオ
ン／オフ動作を論理回路１０を介してＯＰＨ側（図示省
略）で管理することにより、勝手に電源がオン／オフで
き＆−ようにしている。 すなわち、共通信号線に接続
された機器の電源オン／オフ操作を、すべてＯＰＨによ
り管理する方式が採用されている。 しかし、この方式
では、システムを一体的に使用する場合に祉よいが、そ
れ以外の場合には不便であり、１８Ｍ器の使用が制限さ
れるので、操作性が悪くなる。
信号線に接続されたインタフェース回路におφで、電源
電圧レベルか一定値以下になったとき（共通信号線を電
気的に切り離して、共通信号線に対する悪影響を防止す
るようにした伝送方式に関するものである・ 送受信買方性のインタフェース回路を有する機１１＃ｌ
ｌ１台で１本の信号線に接続され、これらの機器相互間
でこの共通信号線を通じて逓信を行うシステムにお−て
れ、それらの中のある１台の機Ｓが通電状ｍから電源オ
フ吠腺に切畳替見られた場合、その機器の内部のＤＯ電
源電圧の下降特性に関係して、その機器の機能が動作状
態から非動作状態に移行する過程で、ある電圧レベルの
期間中に一回路は動作するが正しく動作し得な一期間、
−わゆる異常動作をする期間が存在する・この期間に社
−機器間を結ぶ共通信号線に不要な信号出力を行う仁と
があ伽、システムの動作を製まらせる危険性が大自−０ このため、従来は、１ＩＩＷＪに示すように、コネクタ
１１で共通信号線に接続されたライン・ドライバ８とラ
イン・レシーバ９に対しては、これらの機器の電源のオ
ン／オフ動作を論理回路１０を介してＯＰＨ側（図示省
略）で管理することにより、勝手に電源がオン／オフで
き＆−ようにしている。 すなわち、共通信号線に接続
された機器の電源オン／オフ操作を、すべてＯＰＨによ
り管理する方式が採用されている。 しかし、この方式
では、システムを一体的に使用する場合に祉よいが、そ
れ以外の場合には不便であり、１８Ｍ器の使用が制限さ
れるので、操作性が悪くなる。
本発明の■的は、このよう＆従来の欠点を除来するため
、ｖＩ数の１１！ＳＩ器間を結ぶ共通信号線に不要な信
号が出力されることなく、シかも使用上の制限がなく、
操作性の良い共通信号線伝送方式を提供することにある
。
、ｖＩ数の１１！ＳＩ器間を結ぶ共通信号線に不要な信
号が出力されることなく、シかも使用上の制限がなく、
操作性の良い共通信号線伝送方式を提供することにある
。
本発明の共通信号線伝送方式は、機器内部の回路中、少
なくとも信号出力段に！！続されるディジタル論理■路
の動作が不安定になる電圧レベルよ抄も高いレベルのあ
る一定値まで電源電圧が低下した場合、これを検出して
信号出力段と共通信号線とをフローティング状態にする
ことにより、ディジタル論理回路が不安定な動作をして
も、共通信号線に信号が出力されないようにすることを
特徴とする。
なくとも信号出力段に！！続されるディジタル論理■路
の動作が不安定になる電圧レベルよ抄も高いレベルのあ
る一定値まで電源電圧が低下した場合、これを検出して
信号出力段と共通信号線とをフローティング状態にする
ことにより、ディジタル論理回路が不安定な動作をして
も、共通信号線に信号が出力されないようにすることを
特徴とする。
以下一本発明の実施例を図面によシ説明する。
１２図は、本発明が用いられる伝送システムの構成図で
ある。
ある。
第２図では、ＯＰ Ｕ １から延長された共通信号１ｉ
６１〜６４を介していもづる式に記憶装置２、キーｌ−
ド３、表示装置番、プリンタ６が接続されている。 ７
１，７２ｔｊ、経端抵抗器である。
６１〜６４を介していもづる式に記憶装置２、キーｌ−
ド３、表示装置番、プリンタ６が接続されている。 ７
１，７２ｔｊ、経端抵抗器である。
共通信号４線６１〜６番に接続された各機器は、ドライ
バ、レシーバからなる送受信双方向性インタフェース回
路をそれぞれ備えている・−ま、電源オン状態にある複
数の機器のうち、ある１台の機器が何らかのＷ７ｔｖｉ
によ多電源オフ状態となった場合に、その機器の内部Ｄ
ｏ電源電圧の電圧下降特性の関係で、内部ディジタル＃
ｊｉ理回路等に動作不安定な期間が存在し、そのためそ
の機器のインタフェース回路から不要な信号が共通信号
線６１〜６４に出力されると、システムハ談動作を起こ
す。 そζで、本発明では、内部ディジタル論理１Ｍ８
等が動作不安定になる電源電圧レベルまで電圧が低下す
る以前に、その電圧レベルより高く設定されたある一定
の電圧レベルまで電圧が低下した時点で、それを検出し
、この検出信号にもとづψて双方向インタフェース回路
の少なくともドライバ出力段と共通信号線側とを切り離
すことによって、信号線に悪影響を与えないようにする
。
バ、レシーバからなる送受信双方向性インタフェース回
路をそれぞれ備えている・−ま、電源オン状態にある複
数の機器のうち、ある１台の機器が何らかのＷ７ｔｖｉ
によ多電源オフ状態となった場合に、その機器の内部Ｄ
ｏ電源電圧の電圧下降特性の関係で、内部ディジタル＃
ｊｉ理回路等に動作不安定な期間が存在し、そのためそ
の機器のインタフェース回路から不要な信号が共通信号
線６１〜６４に出力されると、システムハ談動作を起こ
す。 そζで、本発明では、内部ディジタル論理１Ｍ８
等が動作不安定になる電源電圧レベルまで電圧が低下す
る以前に、その電圧レベルより高く設定されたある一定
の電圧レベルまで電圧が低下した時点で、それを検出し
、この検出信号にもとづψて双方向インタフェース回路
の少なくともドライバ出力段と共通信号線側とを切り離
すことによって、信号線に悪影響を与えないようにする
。
第３図は、第２図の各機器のインタフェース回路の概略
図である０ 第３図では、−例としてキーボード３のインタフェース
を示しているが、インタフェース回路のみに限定すれば
、第２図の各機器とも同一あるいは類似の構成である０ キーボード３のインタフェース回路は、ドライバ３１．
レシーバ３２、ディジタル論理回路３３、インタフェー
ス・コネクタ３４１，３４２ 信号線６２１．６３１
から構成される。 なお、信号線６２１．６３１
は、それぞれ信号線とアース線から構成される同軸ケー
ブルの通信線６２．６３のうちの信号線を示す。
図である０ 第３図では、−例としてキーボード３のインタフェース
を示しているが、インタフェース回路のみに限定すれば
、第２図の各機器とも同一あるいは類似の構成である０ キーボード３のインタフェース回路は、ドライバ３１．
レシーバ３２、ディジタル論理回路３３、インタフェー
ス・コネクタ３４１，３４２ 信号線６２１．６３１
から構成される。 なお、信号線６２１．６３１
は、それぞれ信号線とアース線から構成される同軸ケー
ブルの通信線６２．６３のうちの信号線を示す。
信号線６２１ の先には記憶装＠２が接続され、信号線
６３１ の先には表示装置４が接続されるが、機器間の
接続は第２図の例に限定されることなく、どのような順
序で接続されてもよい。 ａ、に＋。
６３１ の先には表示装置４が接続されるが、機器間の
接続は第２図の例に限定されることなく、どのような順
序で接続されてもよい。 ａ、に＋。
６は信号を示し、また信号線上の矢印は信号の方向を示
す。
す。
第４図社、本発明の実施例を示すドライバ内部の評細構
成図である。
成図である。
第４図において、Ｑ１〜Ｑ３ はトランジスタ、Ｄ。
はツェナ・ダイオード、Ｒ８〜Ｒ５は抵抗、３２１に′
ｉアンド・ゲー）、７１１ は終端抵抗７１中の抵抗、
７２２ は終端抵抗７２中の抵抗％ＶＯＯは電源電圧で
あり、また３１１ の部分社ディジタル論理ゲー艷の
オープン中プレクタ式バッファ・ドライバであん。 第
４図において、バッファ・ドライバ３１１の部分が電圧
レベル検出器であり、またトランジスタＱｌ がドラ
イバの最＃役である。
ｉアンド・ゲー）、７１１ は終端抵抗７１中の抵抗、
７２２ は終端抵抗７２中の抵抗％ＶＯＯは電源電圧で
あり、また３１１ の部分社ディジタル論理ゲー艷の
オープン中プレクタ式バッファ・ドライバであん。 第
４図において、バッファ・ドライバ３１１の部分が電圧
レベル検出器であり、またトランジスタＱｌ がドラ
イバの最＃役である。
電源電圧Ｖａｃが低下し、て、ある一定レベル以下にな
ると、先ず電圧レベル検出５３１１ 内のトラとなっ
て、ドライバ３１と信号線とが切りｋされる。 なお、
トランジスタＱＢ、ツェナ・ダイオ−議 ドＪ）ｚ ＃−ｉ、アジタル論理回路の動作が不安定に
なる・電圧レベルよりｇｉかに高いレベルの値を設定す
るための素子である。
ると、先ず電圧レベル検出５３１１ 内のトラとなっ
て、ドライバ３１と信号線とが切りｋされる。 なお、
トランジスタＱＢ、ツェナ・ダイオ−議 ドＪ）ｚ ＃−ｉ、アジタル論理回路の動作が不安定に
なる・電圧レベルよりｇｉかに高いレベルの値を設定す
るための素子である。
第５図、＠６図は、それぞれ第４図のドライバの動作を
説明する概略図とタイムチャートである。
説明する概略図とタイムチャートである。
第４図のドライバ３１において、信号ａにかかわらず最
終トランジスタＱ０ がオフになるので、第す図に示
すように、信号線とドライバ３１と祉電気的に切＃）離
され、レシーバ３２のみが信号線に接続される状愈とな
る。したがって、信号為としてどのような値が発生して
坂、信号線に呂カされないため、キーボード３以外の機
器相互間で通イｇが可能であり、キーｌ−ド３がら照影
ＩＩＩＩ′に与えることけない。
終トランジスタＱ０ がオフになるので、第す図に示
すように、信号線とドライバ３１と祉電気的に切＃）離
され、レシーバ３２のみが信号線に接続される状愈とな
る。したがって、信号為としてどのような値が発生して
坂、信号線に呂カされないため、キーボード３以外の機
器相互間で通イｇが可能であり、キーｌ−ド３がら照影
ＩＩＩＩ′に与えることけない。
ｌｌ６１ｆｆｌ（＆）ＩＦ）ＰＯＷ ＳＷ ０Ｎ１
０Ｆａ、キーホード３のメイン電源のオフｔオフを示し
、＠６［（ｂ）のｖｃ、社内部のＤ Ｏ’！ｌ［ｊ電圧
（＋δＶ）が低下していく状態を示している。
０Ｆａ、キーホード３のメイン電源のオフｔオフを示し
、＠６［（ｂ）のｖｃ、社内部のＤ Ｏ’！ｌ［ｊ電圧
（＋δＶ）が低下していく状態を示している。
先ず、メイン電源がオフになると、ＤＯ電源亀圧ｖｃ、
は＃！６図（ｂ）に示すように、徐々にレベルをｉ下し
ていく。 電源電圧ｖ０゜がタイ（ンダＴ８でレベルｖ
１ になると、電圧レベル検出Ｗ３１１がそれを検出
して、）ランジスタ。、はｔｌ ６ Ｋ （ｏ）に示す
ようにオンとなる。、 これにより、ドライバ３１の最
終トランジスタ。、のベース電圧＃ｉ信号ａのレベルに
かかわらず−〜・レヘ＊ Ｌ ＆：ｌｋｍ）ランジスタ
Ｑ１社第６図（・）に示すようにオフとなって、ドライ
バ３１と信号線とが切抄離される。
は＃！６図（ｂ）に示すように、徐々にレベルをｉ下し
ていく。 電源電圧ｖ０゜がタイ（ンダＴ８でレベルｖ
１ になると、電圧レベル検出Ｗ３１１がそれを検出
して、）ランジスタ。、はｔｌ ６ Ｋ （ｏ）に示す
ようにオンとなる。、 これにより、ドライバ３１の最
終トランジスタ。、のベース電圧＃ｉ信号ａのレベルに
かかわらず−〜・レヘ＊ Ｌ ＆：ｌｋｍ）ランジスタ
Ｑ１社第６図（・）に示すようにオフとなって、ドライ
バ３１と信号線とが切抄離される。
第ｅ１ｗＪ（・）にむいて、信号出方不可能と記しであ
る部分は、ドライバ３１と信号線が電気的に切断されて
いる期間である。
る部分は、ドライバ３１と信号線が電気的に切断されて
いる期間である。
一方、この電源電圧レベルでは、内部ディジタル論［回
路社正常動作しており、したがって第６図（勾に示すよ
うに、信号畠の動作も「正しい動作」の範囲にある。
路社正常動作しており、したがって第６図（勾に示すよ
うに、信号畠の動作も「正しい動作」の範囲にある。
さらに、電源電圧■。。が低下し、タイミングＴｓでレ
ベルＶ、になると、内部ディジタル論理回路の動作は「
不安定動作」の領域とな９、第６図（ａ）に示すように
、信号１も正しい動作が保証されず、「不安定動作」に
なる。この状Ｓは、電源電圧ＶＣ がタイミングＴ、でレベルｖｓ になるまで１１続す
る。 さらに、電源電圧ｖ０゜が低下し、タイミングＴ
、でレベルマ４になると、電圧レベル検出器３１１
および出力段トランジスタＱ１ ｇｉもはや動作不可能
となる。これは、電源電圧Ｖ、。が落ちたためで、この
段階では信号＆の状態にかかわらず、トランジスタＱユ
は機能停止し、ドライバ３１と信号線とが切り離され
るｅ 結局、タイ之ンダＴｌ以後け、ドライバ３１と信
号線とが切り離されることになり、したがってパワーオ
フ時に不要な信号を外部に送出することはない。
ベルＶ、になると、内部ディジタル論理回路の動作は「
不安定動作」の領域とな９、第６図（ａ）に示すように
、信号１も正しい動作が保証されず、「不安定動作」に
なる。この状Ｓは、電源電圧ＶＣ がタイミングＴ、でレベルｖｓ になるまで１１続す
る。 さらに、電源電圧ｖ０゜が低下し、タイミングＴ
、でレベルマ４になると、電圧レベル検出器３１１
および出力段トランジスタＱ１ ｇｉもはや動作不可能
となる。これは、電源電圧Ｖ、。が落ちたためで、この
段階では信号＆の状態にかかわらず、トランジスタＱユ
は機能停止し、ドライバ３１と信号線とが切り離され
るｅ 結局、タイ之ンダＴｌ以後け、ドライバ３１と信
号線とが切り離されることになり、したがってパワーオ
フ時に不要な信号を外部に送出することはない。
第７図、第８図はそれぞれ本発明の他の実施例を示すイ
ンタフェース回路のドライバの構成図である。
ンタフェース回路のドライバの構成図である。
第７図においては、電圧レベル検出器３１１′ とドラ
イバ３１′の回路が、＃！養図の回路と真なる榊成であ
る・ 通常は、電圧レベル検出器３］−１’内のトラン
ジスタＱ１．Ｑ、 はオンして−るが、電源電圧ｖ６
゜が低下すると、ツェナ・ダイオードＤ。
イバ３１′の回路が、＃！養図の回路と真なる榊成であ
る・ 通常は、電圧レベル検出器３］−１’内のトラン
ジスタＱ１．Ｑ、 はオンして−るが、電源電圧ｖ６
゜が低下すると、ツェナ・ダイオードＤ。
がカッドオフと＆り、）ランジスタ。１ のベース電圧
が低下するためｓ Ｑｌ もオフとなり１トランシｘ
＃ Ｑ、 のベース電圧が高くなって。、＃１オフ
する。 これによって、ドライバ３１’のトランジスタ
Ｑ、のコレクタ電圧が低下して、Ｑ、がオフとｉｋに、
信号ａの状態にかかわらず終段トランジスタＱ４ も
オフとなるため、信号線とドライバは電気的に切断され
る。
が低下するためｓ Ｑｌ もオフとなり１トランシｘ
＃ Ｑ、 のベース電圧が高くなって。、＃１オフ
する。 これによって、ドライバ３１’のトランジスタ
Ｑ、のコレクタ電圧が低下して、Ｑ、がオフとｉｋに、
信号ａの状態にかかわらず終段トランジスタＱ４ も
オフとなるため、信号線とドライバは電気的に切断され
る。
第８図においては、電圧レベル検出器３１１′で、電源
電圧ｖ０゜が低下すると、トランジスタ。、のベース電
圧が低下するためＱユ がオフと１ｋ〉、これによりト
ランジスタＱ、のベース電圧状上昇してＱ、はオンする
ので、ドライバ３１ の最終段トランジスタＱ、のベー
ス電圧が低下して。、けオフとなる。
電圧ｖ０゜が低下すると、トランジスタ。、のベース電
圧が低下するためＱユ がオフと１ｋ〉、これによりト
ランジスタＱ、のベース電圧状上昇してＱ、はオンする
ので、ドライバ３１ の最終段トランジスタＱ、のベー
ス電圧が低下して。、けオフとなる。
なお、第８図では、信号ａとして信号入力端子１５．１
６から２人力が可能である。
６から２人力が可能である。
いずれの場合も、詳細な回路ＩＩＩＩ成は異なるか、電
源電圧Ｖ０゜の低下を検出して、信号出力段のトランジ
スタをオフにし、ドライバへの信号入力の状態にかかわ
らず、ドライバと信号線とを切り離すようにしている。
源電圧Ｖ０゜の低下を検出して、信号出力段のトランジ
スタをオフにし、ドライバへの信号入力の状態にかかわ
らず、ドライバと信号線とを切り離すようにしている。
以上説明したように、本発明によれば、１癖源電圧レベ
ルの低下を検出してドライバと信号線とを切り離すので
、複数の機器間を結ぶ共通信号線に不要な信号が出力さ
れず、他の機器に対する通信の防害がなくなり、しかも
機器の使用上の制限屯なく、操作性もよい等の効果があ
る。
ルの低下を検出してドライバと信号線とを切り離すので
、複数の機器間を結ぶ共通信号線に不要な信号が出力さ
れず、他の機器に対する通信の防害がなくなり、しかも
機器の使用上の制限屯なく、操作性もよい等の効果があ
る。
第１図は従来の共通信号線伝送方式におけるドライバ、
レシーバの接続図、第２図は本郷明が遣Ｊ１″ 用される伝送システムの構成図、第３図は第２Ｗｉの各
機器のインタフェース回路の説明図、第４Ｗｉは本発明
の実施例を示すドライバ内部の詳細回路図、第６図、第
６図はそれぞれ第４図のドライバの動４ＩＰ説ＷＡ図と
タイムチャート、第７図、第８図はそれぞれ本発明の他
の実施例を示すドライバ内部の詳細回路図である。 １：ＯＰＵ、２：記憶装置、３：キーボード、４：姓示
装置＼５：プリンタ、６１〜６４：共通３３：ディジタ
ル論理回路、
レシーバの接続図、第２図は本郷明が遣Ｊ１″ 用される伝送システムの構成図、第３図は第２Ｗｉの各
機器のインタフェース回路の説明図、第４Ｗｉは本発明
の実施例を示すドライバ内部の詳細回路図、第６図、第
６図はそれぞれ第４図のドライバの動４ＩＰ説ＷＡ図と
タイムチャート、第７図、第８図はそれぞれ本発明の他
の実施例を示すドライバ内部の詳細回路図である。 １：ＯＰＵ、２：記憶装置、３：キーボード、４：姓示
装置＼５：プリンタ、６１〜６４：共通３３：ディジタ
ル論理回路、
Claims (1)
- （１）共通信号線に複数個の機器が接続される信号伝送
システムにおいて、各機器のインタフェース回路に電源
電圧レベルを検出する手段を有し、該電圧レベル検出手
段によ勢、信号出力段に接続されるディジタル論理回路
の動作が不安定になる電圧レベルより吃＾く、かつあら
かじめ設定された値まで電源電圧か低下したことを検出
して、信号出力段と共通信号線とを電気的に切抄離すこ
とを特徴とする共通信号線伝送方式。 ■前記信号出力段をトランジスタて構成し、該トランジ
スタのエミッタに共通信号線を接続して、前記電圧レベ
ル検出手段の出力で上記トランジスタをオフすることに
よって、該トランジスタのエミッタとコレクタ、ベース
とを電気的に切りＩＩすことを特徴とする特許請求の範
囲第１項記載の共通信号線伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56132871A JPS5834646A (ja) | 1981-08-25 | 1981-08-25 | 共通信号線伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56132871A JPS5834646A (ja) | 1981-08-25 | 1981-08-25 | 共通信号線伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834646A true JPS5834646A (ja) | 1983-03-01 |
Family
ID=15091494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56132871A Pending JPS5834646A (ja) | 1981-08-25 | 1981-08-25 | 共通信号線伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191644U (ja) * | 1985-05-22 | 1986-11-28 |
-
1981
- 1981-08-25 JP JP56132871A patent/JPS5834646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191644U (ja) * | 1985-05-22 | 1986-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257099A (en) | Communication bus coupler | |
| US5228072A (en) | Multiwire-pair telecommunications test system | |
| GB2211329A (en) | Event detection system | |
| US5231658A (en) | Telephone privacy device | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| US4712176A (en) | Serial channel interface with method and apparatus for handling data streaming and data interlocked modes of data transfer | |
| US5301360A (en) | Digital option select system | |
| US5194758A (en) | Automatic switching circuit | |
| EP0651513A1 (en) | Integrated circuit with bidirectional pin | |
| US5067076A (en) | Circuit arrangement for serial data transfer | |
| JPS5834646A (ja) | 共通信号線伝送方式 | |
| US4680431A (en) | Data network interface module with circuitry for disconnecting a module that has lost supply voltage | |
| KR100806670B1 (ko) | 데이터 전송 시스템 | |
| JPH03278744A (ja) | Ｒｓ２３２ｃラインレシーバｉｃ | |
| US5031212A (en) | Dialer circuit | |
| US5691947A (en) | Multiplexed programming voltage and status over single conductor | |
| CN217739749U (zh) | 一种开关控制电路 | |
| KR100212736B1 (ko) | 키폰시스템에서 도어폰 호출신호 검출회로 | |
| US4232188A (en) | Circuit arrangement for receiving simplex and duplex current telegraph characters | |
| JP3853138B2 (ja) | モデム装置 | |
| JPS6220586B2 (ja) | ||
| JPS59191943A (ja) | ケ−ブル未接続検出方式 | |
| JPH0440667B2 (ja) | ||
| JPH0736576B2 (ja) | 電話システム | |
| CN117708033A (zh) | 总线释放装置 |