JPS5832424B2 - Dual hierarchy system - Google Patents

Dual hierarchy system

Info

Publication number
JPS5832424B2
JPS5832424B2 JP54028702A JP2870279A JPS5832424B2 JP S5832424 B2 JPS5832424 B2 JP S5832424B2 JP 54028702 A JP54028702 A JP 54028702A JP 2870279 A JP2870279 A JP 2870279A JP S5832424 B2 JPS5832424 B2 JP S5832424B2
Authority
JP
Japan
Prior art keywords
computer
computers
dual
transmission
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54028702A
Other languages
Japanese (ja)
Other versions
JPS55121568A (en
Inventor
栄二 遠山
彰 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP54028702A priority Critical patent/JPS5832424B2/en
Publication of JPS55121568A publication Critical patent/JPS55121568A/en
Publication of JPS5832424B2 publication Critical patent/JPS5832424B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は二重系の上位計算機と複数台の下位計算機より
なる二重系ハイアラーキシステムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dual-system hierarchical system comprising a dual-system host computer and a plurality of low-order computers.

従来、二重系ハイアラーキシステムにおいては第1図に
示す通り、上位計算機IA、IBと下位計算機31,3
□、・・・・・・、3n間に切換装置2を備え、下位計
算機3には一方の上位計算機1A又は1Bのみが常時接
続されている。
Conventionally, in a dual hierarchy system, as shown in Figure 1, upper computers IA and IB and lower computers 31 and 3
A switching device 2 is provided between □, .

ここで、7は信号の検出端、13は操作端である。Here, 7 is a signal detection end, and 13 is an operation end.

このため上位計算機IA、IB間の切換をバンプレスに
円滑に行なうためには、二重系上位計算機IA、IB間
に常時情報交換を行なう別の伝送線4と計算機の相互診
断機能が必要である。
Therefore, in order to perform bumpless switching between the host computers IA and IB, a separate transmission line 4 that constantly exchanges information between the dual-system host computers IA and IB and a computer mutual diagnosis function are required. be.

また上位計算機1と下位計算機3間に切要装置2が存在
するため、二重系上位計算機1の信頼性が切換装置2に
依存し、信頼性の低いシステムとなる。
Furthermore, since the essential device 2 exists between the upper computer 1 and the lower computer 3, the reliability of the dual-system upper computer 1 depends on the switching device 2, resulting in an unreliable system.

本発明の目的は伝送機能を効果的に利用することにより
、簡単で信頼性の高い切換機構を有する二重系ハイアラ
ーキシステムを提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a dual hierarchical system having a simple and reliable switching mechanism by effectively utilizing transmission functions.

本発明は上位計算機と下位計算機間を伝送線で接続し、
計算機間の伝送をして制御装置を構成する場合において
、二重系上位計算機は常時2台とも同一信号を受信し、
同一の演算、処理をするが下位計算機への信号送信は、
マスクとなった一方のみしか行なわないようにすること
により、二重系の切換を簡単に実現したものである。
The present invention connects a higher-level computer and a lower-level computer with a transmission line,
When configuring a control device by transmitting data between computers, both dual-system host computers always receive the same signal.
The same calculations and processing are performed, but the signal transmission to the lower-level computer is
Dual system switching is easily realized by only performing one masked system.

以下本発明による二重系ハイアラーキシステムをプロセ
ス制御に応用した実施例について説明する。
An embodiment in which the dual hierarchical system according to the present invention is applied to process control will be described below.

第2図に本システムの全体構成を示す。検出端7□1.
・・・・・・7.7 ・・・・・・72に、・・・・・
・。
Figure 2 shows the overall configuration of this system. Detection end 7□1.
・・・・・・7.7 ・・・・・・72、・・・・・・
・.

121 7nl、・・・・・・7 nmから取り込んだプロセス
信号は信号処理用計算機81,8□、・・・・・・、8
nにより補正、スケール変換等の信号処理がなされ、デ
ィジタルシリアル信号に変換された後、伝送線9を通し
て上位計算機10、上位計算機11.ループ制御用計算
機12,122.・・・・・・、12nに伝送される。
The process signals taken in from 121 7nl, 7 nm are sent to signal processing computers 81, 8□, 8
After signal processing such as correction and scale conversion is performed by n, and the signal is converted into a digital serial signal, it is sent to the host computer 10, host computer 11, etc. through the transmission line 9. Loop control computer 12, 122. ......, transmitted to 12n.

ループ制御用計算機12はマイナーな閉ループの制御を
行ない操作端130. 、・・・・・・、 13.l!
The loop control computer 12 performs minor closed loop control and operates the operating terminal 130. ,..., 13. l!
.

13.2.、・・・・・・、13□に、・・・・・・、
13nl、・・・・・・。
13.2. ,..., 13□,...
13nl...

13nmを制御する。13nm control.

上位計算機1o、i iはループ制御用計算機12に対
する目標値、たとえばボ11は伝送信号を受信すると第
4図のフローに従い送受信処理を行なう。
When the host computers 1o and ii receive a target value for the loop control computer 12, for example, the board 11 receives a transmission signal, it performs a transmission/reception process according to the flow shown in FIG.

上位計算機10と上位計算機11は共に同じアドレスを
持っているため受信アドレスが自己アドレスと一致する
と、共に以下の信号を受信する。
Since both the host computer 10 and the host computer 11 have the same address, when the received address matches their own address, both receive the following signal.

送信指令か受信指令かを判定し、受信指令である場合は
再計算機共に同一信号を受信する。
It is determined whether it is a transmission command or a reception command, and if it is a reception command, both computers receive the same signal.

送信指令であった場合は、次に自計算機がマスクモード
であるか、バックアップモードであるかを判定し、マス
クモードである場合のみ送信処理を行ない、バックアッ
プモード時はそのまま受信を終了し、次の受信に備える
If it is a transmission command, next it determines whether the own computer is in mask mode or backup mode, performs the transmission process only if it is in mask mode, and if it is in backup mode, it just ends reception, and then Prepare for reception.

以上の伝送方式により上位計算機10.11が同じ演算
、処理機能を持っていれば、同一の信号を受信している
ため、常に同一の演算、処理を行ない、同一の出力信号
を得ることができる。
With the above transmission method, if the host computers 10 and 11 have the same calculation and processing functions, they receive the same signals, so they can always perform the same calculations and processing and obtain the same output signals. .

二重系の切換はこの出力信号を送信するか否かで行なえ
るため、切換は常に円滑にバンプレスに行なえる。
Since switching between dual systems can be performed by transmitting or not transmitting this output signal, switching can always be performed smoothly and without bumps.

切換時の状況を簡単に説明すると次のようである。The situation at the time of switching is briefly explained as follows.

第3図で示すT、の期間に、例えばA系が使用されてい
るときに、A系での故障が自己診断されると、後述する
第5図の例のように直ちに健全側に切換えられる。
During the period T shown in Figure 3, for example, when system A is used, if a failure in system A is self-diagnosed, it is immediately switched to the healthy side as in the example in Figure 5, which will be described later. .

このとき、異常を生じた上位計算機は例えば出力を停止
するから、下位計算機は一時的に信号が不足することに
なるが、その期間はたかだか1サイクルであり、次の周
期T2からは正常な上位計算機とのやりとりが行なわれ
るので問題となることはない。
At this time, the higher-level computer that has experienced the error will, for example, stop outputting, so the lower-level computer will temporarily lack a signal, but this period is at most one cycle, and from the next cycle T2, the higher-level computer will return to normal. This does not pose a problem since the communication is with the computer.

ここで上位計算機選択器15での上位計算機10.11
の選択ロジックの一例を第5図に示す。
Here, the upper computer selector 15 selects the upper computer 10.11.
An example of the selection logic is shown in FIG.

すなわち上位計算機to、iiの自己診断結果による自
己に故障なしの条件と選択ボタンのアンド条件(AND
Al又はANDB、)により、選択を行なうものである
In other words, the condition that there is no failure according to the self-diagnosis results of the host computers to and ii and the AND condition of the selection button.
Selection is made by A1 or ANDB, ).

ここでFFはフリップフロップであり、セット側Sに信
号が入ればQに1を出力し、Rに信号が入ればQに1を
出力する。
Here, FF is a flip-flop, and if a signal enters the set side S, it outputs 1 to Q, and if a signal enters R, it outputs 1 to Q.

又、ORはオア条件である。Also, OR is an OR condition.

尚、一旦選択された後に自己に異常が判定されれば、こ
れがアンド条件ANDA2又はANDB2により判定さ
れ互いに他系を選択するようにされる。
Incidentally, if it is determined that there is an abnormality in the self after being once selected, this is determined by the AND condition ANDA2 or ANDB2, and the other systems are mutually selected.

本発明によれば、上位計算機が常時同一信号を受信して
いるため、上位計算機では同時に2つの演算を実行でき
ており、異常時等においては切換選択器の出力モードの
みによって切換が可能であり、簡単で信頼性の高いシス
テムが実現できる。
According to the present invention, since the host computer always receives the same signal, the host computer can execute two operations at the same time, and in the event of an abnormality, it is possible to switch only by the output mode of the switching selector. , a simple and highly reliable system can be realized.

イラ制御におけるボイラマスタ信号、給水マスク信号を
計算し、伝送線9を通してループ制御用計算機12に伝
送しカスケード制御を行なう。
The boiler master signal and water supply mask signal for boiler control are calculated and transmitted to the loop control computer 12 through the transmission line 9 to perform cascade control.

以上のプロセス信号、目標値等の信号伝送を制御するた
め伝送制御装置14を備える。
A transmission control device 14 is provided to control the transmission of signals such as the above process signals and target values.

ここで伝送制御装置14による信号伝送の方式を第3図
により説明する、本図は伝送制御装置14からの送信々
号、計算機■、■・・・・・・N(これらは信号処理用
計算機8□、8□、・・・・・・、8n、上位計算機1
0゜11あるいはループ制御用計算機12..12□。
Here, the method of signal transmission by the transmission control device 14 will be explained with reference to FIG. 3. This figure shows the transmission numbers from the transmission control device 14, computers 8□, 8□, ......, 8n, upper computer 1
0°11 or loop control computer 12. .. 12□.

・・・・・・、12nのいずれでもよい)の送信、受信
信号のタイムチャートを示し、横線の上側が送信々号、
下側が受信々号を表わす。
..., 12n) is shown, and the upper side of the horizontal line is the transmission number,
The lower side represents the received number.

伝送制御装置14からはあらかじめ決められた順番で周
期的に各計算機に対し送信指令を送信する。
The transmission control device 14 periodically transmits transmission commands to each computer in a predetermined order.

図のT1サイクルは計算機Iに対する送信指令であり、
受信アドレスの部分に各計算機にあらかじめ与えられた
アドレスのうち、計算機Iのアドレスをセットし送信指
令コマンドを付けて送信する。
T1 cycle in the figure is a transmission command to computer I,
Among the addresses given to each computer in advance, the address of computer I is set in the reception address field, and a transmission command is attached, and the data is transmitted.

各計算機はこの信号を受信し、受信アドレスを解読し自
己のアドレスと一致するかを判定する。
Each computer receives this signal, decodes the received address, and determines whether it matches its own address.

この場合は計算機Iのみが自己アドレスと一致し信号を
受信する。
In this case, only computer I matches its own address and receives the signal.

そしてこの信号が送信指令であることを解読し、送信体
制にはいる。
It then decodes this signal to be a transmission command and enters the transmission system.

他の計算機は自己アドレスと一致しないため受信を打ち
切り、次の受信体制にはいる。
Since the other computers do not match their own addresses, they stop receiving and start the next reception system.

計算機Iは自計算機がどの計算機にどのデータを送信す
べきかを記憶しており、このT1サイクルでは計算機I
から計算機■への送信であれば、受信アドレスに計算機
■のアドレスをセットし、受信指令とさらに送信アドレ
スとして自計算機のアドレスをセットし、データと共に
送信する、この信号を受信した各計算機は計算機■のみ
がアドレスの一致により受信指令以下の信号を受信し、
受信した信号を受信指令と判定し、データ受信を行なう
Computer I remembers which data it should send to which computer, and in this T1 cycle, computer I
If sending from a computer to a computer ■, set the address of the computer ■ as the receiving address, set the receive command and the address of the own computer as the sending address, and send it along with the data. Each computer that receives this signal Only ■ receives a signal that is lower than the receive command due to address matching,
The received signal is determined to be a reception command and data reception is performed.

ここで、信号のフォーマット、同期信号の入れ方等は種
々のものが採用できる。
Here, various formats of signals, methods of inputting synchronization signals, etc. can be adopted.

さて以上の信号伝送方式において、上位計算機io、i
iの切換は次のようにして実現する。
Now, in the above signal transmission method, the host computers io, i
The switching of i is realized as follows.

上位計算機10と上位計算機11に共に同じアドレスを
割り当てる。
The same address is assigned to both the host computer 10 and the host computer 11.

さらに外部に第2図に示す上位計算機選択器15を設け
、上位計算機10.11のいずれかをマスクモード、他
をバックアップモードとするための論理選択を行い上位
計算機10゜11に指◆する。
Furthermore, a higher-level computer selector 15 shown in FIG. 2 is provided externally, and logical selection is made to set one of the higher-level computers 10, 11 to mask mode and the other to backup mode, and the result is given to the higher-level computers 10, 11.

上位計算機10と上位計算機Top computer 10 and top computer

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の二重系ハイアラーキシステム、第2図は
本発明による二重系ハイアラーキシステムの全体構成図
である。 第3図は本発明における伝送方式のタイムチャート、第
4図は上位計算機における伝送方式のフローチャート、
第5図は上位計算際選択器のロジックブロックの一例で
ある。 7・・・・・・検出端、8,12・・・・・・下位計算
機、9・・・・・・伝送線、10.11・・・・・・二
重系上位計算機、13・・・・・・操作端、14・・・
・・・伝送制御装置。
FIG. 1 is an overall configuration diagram of a conventional dual system hierarchy system, and FIG. 2 is an overall configuration diagram of a dual system hierarchy system according to the present invention. FIG. 3 is a time chart of the transmission method in the present invention, FIG. 4 is a flow chart of the transmission method in the host computer,
FIG. 5 is an example of the logic block of the upper-level calculation selector. 7...Detection end, 8, 12...Lower computer, 9...Transmission line, 10.11...Double system upper computer, 13... ...Operation end, 14...
...Transmission control device.

Claims (1)

【特許請求の範囲】[Claims] 1 二重系の上位計算機と複数台の下位計算機よりなる
二重系ハイアラーキシステムにおいて、前記上位計算機
と複数の下位計算機との間を接続する伝送線と、該伝送
線による計算機間の信号伝送を制御する伝送制御装置と
、前記二重系の上位計算機のうち、いずれかの計算機を
マスクモード、他をバックアップモードとするための論
理演算を行ない、夫々のモードを前記上位計算機に指令
する上位計算機選択器とを備え、二重系上位計算機の各
々は常時同一信号を受信し、同一演算を行ない、前記上
位計算機選択器によってマスクモードが選択された前記
上位計算機のうちの一方の上位計算機のみが前記下位計
算機に演算結果を送信することを特徴とする二重系ハイ
アラーキシステム。
1. In a dual-system hierarchical system consisting of a dual-system upper computer and multiple lower-order computers, there is a transmission line that connects the upper-level computer and multiple lower-order computers, and a signal transmission between the computers via the transmission line. a transmission control device to control, and a higher-level computer that performs a logical operation to set one of the dual-system higher-level computers to mask mode and the other to backup mode, and instructs each mode to the higher-level computer; selector, each of the dual-system high-level computers always receives the same signal and performs the same operation, and only one of the high-level computers whose mask mode is selected by the high-level computer selector A dual hierarchy system characterized in that a calculation result is sent to the lower-level computer.
JP54028702A 1979-03-14 1979-03-14 Dual hierarchy system Expired JPS5832424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54028702A JPS5832424B2 (en) 1979-03-14 1979-03-14 Dual hierarchy system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54028702A JPS5832424B2 (en) 1979-03-14 1979-03-14 Dual hierarchy system

Publications (2)

Publication Number Publication Date
JPS55121568A JPS55121568A (en) 1980-09-18
JPS5832424B2 true JPS5832424B2 (en) 1983-07-13

Family

ID=12255784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54028702A Expired JPS5832424B2 (en) 1979-03-14 1979-03-14 Dual hierarchy system

Country Status (1)

Country Link
JP (1) JPS5832424B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152225U (en) * 1984-09-08 1986-04-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152225U (en) * 1984-09-08 1986-04-08

Also Published As

Publication number Publication date
JPS55121568A (en) 1980-09-18

Similar Documents

Publication Publication Date Title
US4366535A (en) Modular signal-processing system
US5423024A (en) Fault tolerant processing section with dynamically reconfigurable voting
EP0760973B1 (en) Method and apparatus for implementing a databus voter to select the command signals from one of several redundant asynchronous digital processing units
CN107347018A (en) A kind of triple redundance 1553B bus dynamic switching methods
US4631661A (en) Fail-safe data processing system
JPS5832424B2 (en) Dual hierarchy system
JPS6321929B2 (en)
JP4477739B2 (en) Redundant information processing system
JPS6027041B2 (en) How to switch lower control devices in Hiaraki control system
JP2573297B2 (en) Digital controller for power control
JPS61213932A (en) Decentralized duplex computer system and its control method
JP2941387B2 (en) Multiplexing unit matching control method
JPS62293441A (en) Data outputting system
JP2956385B2 (en) Bus line monitoring method
JPH0799516B2 (en) Multiple control method for computer controller
JPS584427A (en) Multi-computer system having plural serial bus loops
JPS62187901A (en) Method for controlling duplex controller
JPS5917467B2 (en) Control computer backup method
JPH0755179Y2 (en) Parallel multiple electronic interlocking device
JPS5838808B2 (en) Data transfer method in multiprocessor system
JPH08123503A (en) Plant controller
JPS5847058B2 (en) Multiple system switching control method
JP3065184B2 (en) Fault monitoring device for redundant system
JPS639691B2 (en)
JPS58105649A (en) Data trnsmitting method for double loop-like trasnmission system