JPS583178A - 記憶状態分割制御方式 - Google Patents
記憶状態分割制御方式Info
- Publication number
- JPS583178A JPS583178A JP56102000A JP10200081A JPS583178A JP S583178 A JPS583178 A JP S583178A JP 56102000 A JP56102000 A JP 56102000A JP 10200081 A JP10200081 A JP 10200081A JP S583178 A JPS583178 A JP S583178A
- Authority
- JP
- Japan
- Prior art keywords
- section
- storage space
- page
- virtual
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子計算機によるデータ処理を行なう際の仮
想記憶制御方式に関し、高速でプログラムの実行が可能
なデマンド・ページング処理方式を実現するものである
。
想記憶制御方式に関し、高速でプログラムの実行が可能
なデマンド・ページング処理方式を実現するものである
。
従来の仮想記憶制御方式では、１つの実記憶領域（実ペ
ージの集り）に、データやテーブル、入出力バッファ等
のための変更が行なわれるページ（データ部）と、命令
の集りのように参照だけしか行なわれないページ（手続
部）が混在している。
ージの集り）に、データやテーブル、入出力バッファ等
のための変更が行なわれるページ（データ部）と、命令
の集りのように参照だけしか行なわれないページ（手続
部）が混在している。
そのため、必要となる仮想ページを実記憶上に読み込む
ために追い出すべき最も不必要となるページを、実ペー
ジの参照及び変更キイの状態と読み込んだ順番の関係を
調べた上でしか決められないという欠点がある。しかも
、１つのページ要求に対して総てのページを調べて優先
順位の低いページを見付けるための処理を、ＬＲＵ（Ｌ
ｅａｓｔＲｅｃｅｎｔｙ Ｕｓｅｄ）方式で全ページ
に渡って行なうと、走行ステップが長くなり、見付ける
ための所要時間がかかり過ぎる問題がある。
ために追い出すべき最も不必要となるページを、実ペー
ジの参照及び変更キイの状態と読み込んだ順番の関係を
調べた上でしか決められないという欠点がある。しかも
、１つのページ要求に対して総てのページを調べて優先
順位の低いページを見付けるための処理を、ＬＲＵ（Ｌ
ｅａｓｔＲｅｃｅｎｔｙ Ｕｓｅｄ）方式で全ページ
に渡って行なうと、走行ステップが長くなり、見付ける
ための所要時間がかかり過ぎる問題がある。
特に最近のように実記憶空間のメモリ容量が膨大なシス
テムでは、メモリ全体からＬＲＵ処理するとなると処理
速度の低下は甚大である。また実記憶空間上の参照部の
情報が誤って破壊される恐れもある。
テムでは、メモリ全体からＬＲＵ処理するとなると処理
速度の低下は甚大である。また実記憶空間上の参照部の
情報が誤って破壊される恐れもある。
本発明は、従来の仮想記憶記憶制御方式におけるこのよ
うな問題を解消することを目的とするものであり、この
目的を達成するために本発明は、仮想記憶方式を備えた
システムにおいて、仮想記憶空間上を、参照や実行のみ
が行なわれ変更は行なわれない参照部と、参照や実行と
共に変更も行なわれる変更部に分割すると共に、これら
の参照部と変更部に対応するように実記憶空間上も参照
区画と変更区画とに分割することにより、ページング処
理を仮想記憶空間上および実記憶空間上、参照部と変更
部とで独立して行なう構成を採っている。即ち本発明は
、プログラムのうち実行部とデータ部を分割できること
、及び実行部は参照だけしか行なわれないことに着目し
、実行部（手続部）を総て仮想記憶上の参照部に格納す
る一方データ部を仮想記憶上の変更部に格納するように
した上で、これらの仮想記憶上の参照部及び変更部に対
応するように、実記憶上も参照区画と変更区画を分ける
ようにしたものである。
うな問題を解消することを目的とするものであり、この
目的を達成するために本発明は、仮想記憶方式を備えた
システムにおいて、仮想記憶空間上を、参照や実行のみ
が行なわれ変更は行なわれない参照部と、参照や実行と
共に変更も行なわれる変更部に分割すると共に、これら
の参照部と変更部に対応するように実記憶空間上も参照
区画と変更区画とに分割することにより、ページング処
理を仮想記憶空間上および実記憶空間上、参照部と変更
部とで独立して行なう構成を採っている。即ち本発明は
、プログラムのうち実行部とデータ部を分割できること
、及び実行部は参照だけしか行なわれないことに着目し
、実行部（手続部）を総て仮想記憶上の参照部に格納す
る一方データ部を仮想記憶上の変更部に格納するように
した上で、これらの仮想記憶上の参照部及び変更部に対
応するように、実記憶上も参照区画と変更区画を分ける
ようにしたものである。
次に本発明による記憶状態分割制御方式の実施例を説明
する。第１図は本発明の基本思想を示す概念図であり、
１は仮想記憶空間、２は実記憶空間、３はＰＦＴ （Ｐ
ａｇｅ Ｆｒａｍｅ ＴａｂＩｅ、ページ フレー
ム テーブル）である。仮想記憶空間１は、参照部１ｒ
と変更部１ｃとに分割されており、参照部１ｒは、参照
や実行のみが行なわれ、変更は行なわれない。これに対
し変更部ＩＣは、参照や実行の他に変更も行なわれる。
する。第１図は本発明の基本思想を示す概念図であり、
１は仮想記憶空間、２は実記憶空間、３はＰＦＴ （Ｐ
ａｇｅ Ｆｒａｍｅ ＴａｂＩｅ、ページ フレー
ム テーブル）である。仮想記憶空間１は、参照部１ｒ
と変更部１ｃとに分割されており、参照部１ｒは、参照
や実行のみが行なわれ、変更は行なわれない。これに対
し変更部ＩＣは、参照や実行の他に変更も行なわれる。
実記憶空間２も参照区画２ｒと変更区画２ｃとに分割さ
れており、夫々仮想記憶空間上の参照部１ｒと変更部１
ｃとに対応している。更にこれに対応して、ＰＦＴ３も
参照部３ｒと変更部３ｃとに分割されている。
れており、夫々仮想記憶空間上の参照部１ｒと変更部１
ｃとに対応している。更にこれに対応して、ＰＦＴ３も
参照部３ｒと変更部３ｃとに分割されている。
第２図は区分けされたＰＦＴで処理するための管理テー
ブルの相関関係を示す図である。ポインタテーブル４は
、各ページを参照部と変更部とに区分けするためのもの
で、仮想アドレス空間１を例えば６４ｋＢのセグメント
単位に分割し、仮想アドレス順に区画管理テーブル５を
指すようになっている。区画管理テーブル５は、参照区
画用部５ｒと変更区画用部５ｃとからなり、夫々が管理
する使用中ページの先１ＰＦＴポインタ５１．５１を備
えている。また参照空間用部及び変更空間用部の夫々に
、ページ要求カウンタ５２．５２を備えていて、夫々ペ
ージ要求回数をカウントする。
ブルの相関関係を示す図である。ポインタテーブル４は
、各ページを参照部と変更部とに区分けするためのもの
で、仮想アドレス空間１を例えば６４ｋＢのセグメント
単位に分割し、仮想アドレス順に区画管理テーブル５を
指すようになっている。区画管理テーブル５は、参照区
画用部５ｒと変更区画用部５ｃとからなり、夫々が管理
する使用中ページの先１ＰＦＴポインタ５１．５１を備
えている。また参照空間用部及び変更空間用部の夫々に
、ページ要求カウンタ５２．５２を備えていて、夫々ペ
ージ要求回数をカウントする。
ＰＦＴ３は、実ページの状態を表すものであり、実アド
レス順に並べられ、実ページが仮想記憶空間上のどのペ
ージと対応しているかを表すテーブルで、順／逆両方向
のポインタをもっていて、実ページをページ要求のあっ
た順番に番付して連鎖させるものである。第３図はこの
ＰＦＴの動作を示す図であり、先１１ＰＦＴポインタ５
１は常に、最初に読み込まれた先頭のページを指してお
り、ページ要求が来ると、当該先頭のページを追い出し
てその後に、読込み要求のあった情報が読み込まれる。
レス順に並べられ、実ページが仮想記憶空間上のどのペ
ージと対応しているかを表すテーブルで、順／逆両方向
のポインタをもっていて、実ページをページ要求のあっ
た順番に番付して連鎖させるものである。第３図はこの
ＰＦＴの動作を示す図であり、先１１ＰＦＴポインタ５
１は常に、最初に読み込まれた先頭のページを指してお
り、ページ要求が来ると、当該先頭のページを追い出し
てその後に、読込み要求のあった情報が読み込まれる。
そしてポインタは、実線矢印ａ２で示す位置から破線矢
印ａ１で示す位置を指すことにより、先に追い出された
ページの次に古いページを指し、常に先頭の古いページ
から追い出されるようにＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ
ＦｉｒｓｔＯｕ ｔ）処理する。
印ａ１で示す位置を指すことにより、先に追い出された
ページの次に古いページを指し、常に先頭の古いページ
から追い出されるようにＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ
ＦｉｒｓｔＯｕ ｔ）処理する。
第４図はページ要求の発生から読み込み処理ま５−
での動作をフローチャートで示したものである。
いま成る仮想アドレスでページ要求が起きると、ポイン
タ・テーブル４で参照部へのページ要求か変更部へのペ
ージ要求かが判断され、指定された仮想アドレスの区画
に対応する区画管理テーブル５ｒまたは５ｃが選択され
る。このとき変更区画であれば、記憶キイの状態を調べ
て、ページの内容が変更されていれば、置き換えるべき
先頭の古いページをページアウト後、要求ページをペー
ジインする。そして使用中ページ先頭ＰＦＴポインタを
次の、ＰＦＴ要索を指すように更新する。したがって、
変更部にページ要求が来たときは、変更部のみを調べれ
ばよく、従来のように総てのページを調べる必要がない
ので、それだけ書き変えるべきページを調べる時間が短
縮される。同様に参照部にページ要求が来たときも、参
照部のページのみを調べれば足りる。このようにＦＩＦ
Ｏ処理が、ポインタテーブルで指定された参照区画２ｒ
のみ又は変更区画２ｃのみ行なわれるので、ページング
処理のための所要時間が大幅に短縮され、６− ＬＲＵ方式に近い高速で能率的なデマンド・ベージング
処理（不要ページの決定）が可能となる。
タ・テーブル４で参照部へのページ要求か変更部へのペ
ージ要求かが判断され、指定された仮想アドレスの区画
に対応する区画管理テーブル５ｒまたは５ｃが選択され
る。このとき変更区画であれば、記憶キイの状態を調べ
て、ページの内容が変更されていれば、置き換えるべき
先頭の古いページをページアウト後、要求ページをペー
ジインする。そして使用中ページ先頭ＰＦＴポインタを
次の、ＰＦＴ要索を指すように更新する。したがって、
変更部にページ要求が来たときは、変更部のみを調べれ
ばよく、従来のように総てのページを調べる必要がない
ので、それだけ書き変えるべきページを調べる時間が短
縮される。同様に参照部にページ要求が来たときも、参
照部のページのみを調べれば足りる。このようにＦＩＦ
Ｏ処理が、ポインタテーブルで指定された参照区画２ｒ
のみ又は変更区画２ｃのみ行なわれるので、ページング
処理のための所要時間が大幅に短縮され、６− ＬＲＵ方式に近い高速で能率的なデマンド・ベージング
処理（不要ページの決定）が可能となる。
また区画ごとにページ要求カウンタ５２でページ要求回
数をカウントしておき、カウント値がある一定回数に達
すると参照区画５ｒと変更区画５Ｃのカウント値を比較
して、差が一定回数以上の場合には、追い出しページを
ページ要求回数の少ない区画から求める。そしてページ
要求回数カウンタを初期化（ゼロ クリア）する。した
がってどちらの区画がページ要求が多いか監視し、ペー
ジ要求の頻度がアンバランスすると、ページ要求の多い
方の区画にページの割当を増やすことにより、実区画ペ
ージをシステム可動状況に応じて常にバランスさせ安定
した動作を保証できる第５図は参照部の内容保護を示す
図であり、参照区画２ｒのページは、ページアウトされ
ることはないので、誤って参照部＊２ｒのページが実記
憶上破壊されたとしても、ページデータセット６上は、
書き変えられることがないので、参照区画２ｒの内容が
保証される効果もある。
数をカウントしておき、カウント値がある一定回数に達
すると参照区画５ｒと変更区画５Ｃのカウント値を比較
して、差が一定回数以上の場合には、追い出しページを
ページ要求回数の少ない区画から求める。そしてページ
要求回数カウンタを初期化（ゼロ クリア）する。した
がってどちらの区画がページ要求が多いか監視し、ペー
ジ要求の頻度がアンバランスすると、ページ要求の多い
方の区画にページの割当を増やすことにより、実区画ペ
ージをシステム可動状況に応じて常にバランスさせ安定
した動作を保証できる第５図は参照部の内容保護を示す
図であり、参照区画２ｒのページは、ページアウトされ
ることはないので、誤って参照部＊２ｒのページが実記
憶上破壊されたとしても、ページデータセット６上は、
書き変えられることがないので、参照区画２ｒの内容が
保証される効果もある。
以上のように本発明によれば、仮想記憶空間を参照部と
変更部に分け、夫々に対応する実記憶区画を分けて、こ
の実記憶区画内のページの集合に対してＦＩＦＯ方式で
不要ページを見付けることにより、全体として高速でか
つ能率的な擬似ＬＲＵ方式のデマンド・ページングを実
現することができる。従って実記憶容量（実ページ総量
）に左右されることなしに、不要ページの決定処理を簡
単かつ迅速に行なうことができる。
変更部に分け、夫々に対応する実記憶区画を分けて、こ
の実記憶区画内のページの集合に対してＦＩＦＯ方式で
不要ページを見付けることにより、全体として高速でか
つ能率的な擬似ＬＲＵ方式のデマンド・ページングを実
現することができる。従って実記憶容量（実ページ総量
）に左右されることなしに、不要ページの決定処理を簡
単かつ迅速に行なうことができる。
図は本発明による記憶状態分割制御方式の実施例を示す
もので、第１図は本発明の基本思想を示す概念図、第２
図は管理テーブルの相関関係を示す図、第３図はＰＦＴ
要素の連鎖状紡を示す図、第４図はページング動作を示
すフローチャート、第５図は参照部の内容保護を示す図
である。 図において、ｌは仮想記憶空間、１ｒは参照部、ＩＣは
変更部、２は実記憶空間、２ｒは参照区画、２Ｃは変更
区画、３はＰＦＴ、３ｒは参照部、３Ｃは変更部、４は
ポインタテーブル、５は区画管理テーブルである。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔９−
もので、第１図は本発明の基本思想を示す概念図、第２
図は管理テーブルの相関関係を示す図、第３図はＰＦＴ
要素の連鎖状紡を示す図、第４図はページング動作を示
すフローチャート、第５図は参照部の内容保護を示す図
である。 図において、ｌは仮想記憶空間、１ｒは参照部、ＩＣは
変更部、２は実記憶空間、２ｒは参照区画、２Ｃは変更
区画、３はＰＦＴ、３ｒは参照部、３Ｃは変更部、４は
ポインタテーブル、５は区画管理テーブルである。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔９−
Claims (1)
- 仮想記憶方式を備えたシステムにおいて、仮想記憶空間
上を、参照や実行のみが行なわれ変更は行なわれない参
照部と、参照や実行と共に変更も行なわれる変更部に分
割すると共に、これらの参照部と変更部に対応するよう
に実記憶空間上も参照区画と変更区画とに分割すること
により、ページング処理を仮想記憶空間上および実記憶
空間上、参照部と変更部とで独立して行なうことを特徴
とする記憶状態分割制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102000A JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102000A JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583178A true JPS583178A (ja) | 1983-01-08 |
| JPH0246971B2 JPH0246971B2 (ja) | 1990-10-18 |
Family
ID=14315530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102000A Granted JPS583178A (ja) | 1981-06-30 | 1981-06-30 | 記憶状態分割制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583178A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271550A (ja) * | 1985-04-09 | 1986-12-01 | テクトロニツクス・インコ−ポレイテツド | 仮想メモリ方法 |
| JPH01112674A (ja) * | 1987-09-11 | 1989-05-01 | Cgee Alsthom Sa | 同軸ケーブル用の絶縁体貫通接続器 |
-
1981
- 1981-06-30 JP JP56102000A patent/JPS583178A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271550A (ja) * | 1985-04-09 | 1986-12-01 | テクトロニツクス・インコ−ポレイテツド | 仮想メモリ方法 |
| JPH0519177B2 (ja) * | 1985-04-09 | 1993-03-16 | Tektronix Inc | |
| JPH01112674A (ja) * | 1987-09-11 | 1989-05-01 | Cgee Alsthom Sa | 同軸ケーブル用の絶縁体貫通接続器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0246971B2 (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| US6493800B1 (en) | Method and system for dynamically partitioning a shared cache | |
| US6490671B1 (en) | System for efficiently maintaining translation lockaside buffer consistency in a multi-threaded, multi-processor virtual memory system | |
| US5630097A (en) | Enhanced cache operation with remapping of pages for optimizing data relocation from addresses causing cache misses | |
| US4903234A (en) | Memory system | |
| JP3640978B2 (ja) | ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 | |
| US5761536A (en) | System and method for reducing memory fragmentation by assigning remainders to share memory blocks on a best fit basis | |
| US5991847A (en) | Data pattern caching for speeding up write operations | |
| US7783859B2 (en) | Processing system implementing variable page size memory organization | |
| US5182805A (en) | Method and system for determining copy-on-write condition | |
| JPH0364890B2 (ja) | ||
| JP3439167B2 (ja) | コンピュータ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置 | |
| US5829018A (en) | Apparatus and method for writing data from a cache to a storage device | |
| Benveniste et al. | Cache-memory interfaces in compressed memory systems | |
| JPS583178A (ja) | 記憶状態分割制御方式 | |
| JPS60214060A (ja) | 外部記憶キヤツシユ制御方式 | |
| EP0058846B1 (en) | Multiprocessing system with variably shared paging storage | |
| US20050015568A1 (en) | Method and system of writing data in a multiple processor computer system | |
| JP3020512B2 (ja) | フアイルデータ管理方法 | |
| Lee et al. | APR: adaptive page replacement scheme for scientific applications | |
| JP4520139B2 (ja) | キャッシュ制御装置のヒット／ミス判定方法及び装置 | |
| JPH05158793A (ja) | 並列キャッシュメモリ | |
| JPH01125638A (ja) | キャッシュメモリ装置 | |
| JPH0363741A (ja) | ディスク・キャッシュ装置 | |
| JPH0455959A (ja) | 記憶装置 |