JPS5831600U

JPS5831600U - Reverberation sound addition device

Info

Publication number: JPS5831600U
Application number: JP12514181U
Authority: JP
Inventors: 二間瀬　剛; 加藤　充美
Original assignee: ヤマハ株式会社
Priority date: 1981-08-26
Filing date: 1981-08-26
Publication date: 1983-03-01
Also published as: JPH0112320Y2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

[Brief explanation of the drawing]

第１図はこの考案の一実施例を示すブロック図、第２図
〜第６図はこの考案の他の実施例を示すブロック図およ
び残響特性図、第７図はこの考案による残響音付加装置
の具体的な一実施例を示すブロック図、第８図は第７図
の実施例を機能的に表わした機能ブロック図、第９図お
よび第１０図は遅延回路の基本的構成を示すブロック図
、第１１は第９図の遅延回路の動作を説明するためのタ
イムチャート、第１２図は第７図の実施例において発生
される初期反射音の特性図、第１３図および第１４図は
第７図の実施例において発生される残響音の特性図、第
１５図は第７図の実施例におけるデータメモリの構造を
示す図、第１６図は第７図の実施例におけるディレィレ
ングスデータメモリの構造を示す図、第１７図は第７図
の実施例におけるアドレスカウンタの構造を示す図であ
る。ＢＰＦ・・・・・・バンドパスフィルタ、ＨＰＦ・・・
・・・バイパスフィルタ、ＬＰＦ・・・・・・ローパス
フィルタ、ＲＥＶ−Ｇ□〜ＲＥＶ−６３・・・・・・残
響音形成回路、１・・・・・・初期反射音形成部、２・
・・・・・第１残響音形成部、３・・・・・・第２残響
音形成部、２Ａ〜２Ｃ，３Ａ〜３Ｃ・・・・・・遅延回
路、１Ｇ・・・・・・記憶部、２０・・・・・・時間情
報発生部、３０・・・・・・アドレス情報発生部、４０
・・・・・・演算部。ｉ」ト／５ＰＤ（ｔ−ｘｔ　）１本ｙ、　　　　　　　′ 第１５図：巨； −−Ｊ／００第１４図＼〜＼、〜■＼ＳＥＩ　Ｉ；し７卯（−」：Fig. 1 is a block diagram showing one embodiment of this invention, Figs. 2 to 6 are block diagrams and reverberation characteristic diagrams showing other embodiments of this invention, and Fig. 7 is a reverberation sound adding device according to this invention. 8 is a functional block diagram functionally representing the embodiment of FIG. 7, and FIGS. 9 and 10 are block diagrams showing the basic configuration of the delay circuit. , 11 is a time chart for explaining the operation of the delay circuit of FIG. 9, FIG. 12 is a characteristic diagram of early reflected sound generated in the embodiment of FIG. 7, and FIGS. 13 and 14 are FIG. 15 is a diagram showing the structure of the data memory in the embodiment of FIG. 7, and FIG. 16 is a diagram showing the structure of the delay length data memory in the embodiment of FIG. 7. FIG. 17 is a diagram showing the structure of the address counter in the embodiment of FIG. 7. BPF...Band pass filter, HPF...
...Bypass filter, LPF...Low pass filter, REV-G□~REV-63...Reverberant sound forming circuit, 1...Early reflected sound forming section, 2.
...First reverberant sound forming section, 3... Second reverberant sound forming section, 2A to 2C, 3A to 3C... Delay circuit, 1G... Memory Part, 20...Time information generation part, 30...Address information generation part, 40
・・・・・・Calculation section. i' t/5PD(t-xt) 1 y, ' Fig. 15: Huge; --J/00 Fig. 14 \~ \, ~ ■\ SE I I;

Claims

[Scope of utility model registration request]

A filter circuit that divides an input signal into multiple series with different frequency characteristics, and multiple reverberation sound forming channels that independently form reverberant sound with desired reverberation characteristics for each series of signals divided by this filter circuit. A reverberation sound adding device comprising: